CN107170481B - 一种三维存储器适应性操作装置以及方法 - Google Patents

一种三维存储器适应性操作装置以及方法 Download PDF

Info

Publication number
CN107170481B
CN107170481B CN201710343097.XA CN201710343097A CN107170481B CN 107170481 B CN107170481 B CN 107170481B CN 201710343097 A CN201710343097 A CN 201710343097A CN 107170481 B CN107170481 B CN 107170481B
Authority
CN
China
Prior art keywords
voltage
circuit
dimensional memory
output
gating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710343097.XA
Other languages
English (en)
Other versions
CN107170481A (zh
Inventor
曹华敏
付祥
王颀
霍宗亮
叶甜春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201710343097.XA priority Critical patent/CN107170481B/zh
Publication of CN107170481A publication Critical patent/CN107170481A/zh
Application granted granted Critical
Publication of CN107170481B publication Critical patent/CN107170481B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种三维存储器适应性操作装置以及方法，该三维存储器适应性操作装置包括：三维存储器、字线译码器、电压选通电路、电压产生电路以及控制电路；三维存储器具有存储阵列；电压产生电路依次通过电压选通电路以及字线译码器与存储阵列连接；控制电路分别与电压产生电路、电压选通电路、字线译码器以及存储阵列连接；控制电路用于调节电压产生电路的输出电压的幅值，并通过控制电压选通电路在所述输出电压中进行选择，控制选中输出电压的选通时间，以调节存储阵列的读取、编程和擦除信号的准确性。本发明技术方案通过调节输出电压的幅值以及选通时间，调节存储阵列的读取、编程和擦除信号的准确性，提高了存储数据的可靠性。

Description

一种三维存储器适应性操作装置以及方法
技术领域
本发明涉及集成电路技术领域，更具体的说，涉及一种三维存储器适应性操作装置以及方法。
背景技术
随着科学技术的进步，半导体存储器件在人类社会中所起到的作用越来越重要，与此同时，人们对半导体存储器性能、成本等的要求也越来越高。由于半导体技术和工艺的发展，具有垂直沟道晶体管的半导体存储器被开发出并成功用于产业之中，这样的存储器件通常会被称为三维存储器。与之前仅仅具有平面沟道晶体管的存储器相比，三维存储器可以在相同芯片面积上获得更多的存储节点，从而增加存储器的集成度，降低成本。
三维存储器在制造过程中，由于工艺误差，必然导致三维存储器的字线、位线以及沟道通孔的实际参数均与标准参数存在差异性，所述差异性将影响三维存储器的数据读取、编程和擦除操作的可靠性。
发明内容
为了解决上述问题，本发明提供了一种三维存储器适应性操作装置以及方法，通过调节所述电压产生电路的输出电压的幅值，通过所述电压选通电路选择所述输出电压并且控制选中输出电压的选通时间，调节所述存储阵列的读取、编程和擦除信号的准确性，提高了存储器数据的可靠性。
为了实现上述目的，本发明提供如下技术方案：
一种三维存储器适应性操作装置，所述三维存储器适应性操作装置包括：三维存储器、字线译码器、电压选通电路、电压产生电路以及控制电路；所述三维存储器具有存储阵列；
所述电压产生电路依次通过所述电压选通电路以及所述字线译码器与所述存储阵列连接；
所述控制电路分别与所述电压产生电路、所述电压选通电路、所述字线译码器以及所述存储阵列连接；
其中，所述控制电路用于调节所述电压产生电路的输出电压的幅值，并通过控制所述电压选通电路在所述输出电压中进行选择，控制选中输出电压的选通时间，以调节所述存储阵列的读取、编程和擦除信号的准确性。
优选的，在上述三维存储器适应性操作装置中，所述控制电路包括：可配置操作算法装置、核心控制器、页面缓冲器以及输入输出缓冲器；
所述可配置操作算法装置分别与所述电压产生电路、所述电压选通电路、所述字线译码器以及所述核心控制器连接；
所述页面缓冲器分别与所述电压选通电路、所述存储阵列、所述核心控制器以及所述输入输出缓冲器连接；
所述核心控制器与所述输入输出缓冲器连接。
优选的，在上述三维存储器适应性操作装置中，所述可配置操作算法装置包括：
与所述电压产生电路连接的第一电路，所述第一电路用于通过第一信号调节所述电压产生电路的输出电压的幅值；
与所述电压选通电路连接的第二电路，所述第二电路用于通过第二信号调节所述电压选通电路的开关状态，以选择所述输出电压并且控制选中输出电压的选通时间；
与所述字线译码器连接的第三电路，所述第三电路用于通过第三信号控制所述字线译码器的开关状态。
优选的，在上述三维存储器适应性操作装置中，所述第二电路包括：
寄存器堆，所述寄存器堆具有N个寄存器组，每个寄存器组具有M个寄存器；
多路选通器，所述多路选通器具有控制端、输入端以及输出端；所述控制端与所述核心处理器连接，所述输入端与所述寄存器堆连接，所述输出端通过译码电路与所述电压选通电路连接。
优选的，在上述三维存储器适应性操作装置中，所述电压产生电路包括多个高压发生器；
所述电压选通电路包括多个与所述高压发生器一一对应的开关管，所述开关管具有控制电极、输入电极以及输出电极；
其中，所述开关管的控制电极与所述译码电路连接，输入电极与对应的所述高压发生器连接，输入电极与对应的所述高压发生器连接。
优选的，在上述三维存储器适应性操作装置中，所述开关管为PMOS、或CMOS、或NMOS。
本发明实施例还提供了一种三维存储器适应性操作方法，用于上述三维存储器适应性操作装置，所述三维存储器适应性操作方法包括：
通过调节输出到字线或者位线的电压的幅值以及选通时间，以调节所述存储阵列的读取、编程和擦除信号的准确性。
通过上述描述可知，本发明技术方案提供的三维存储器适应性操作装置包括：三维存储器、字线译码器、电压选通电路、电压产生电路以及控制电路；所述三维存储器具有存储阵列；所述电压产生电路依次通过所述电压选通电路以及所述字线译码器与所述存储阵列连接；所述控制电路分别与所述电压产生电路、所述电压选通电路、所述字线译码器以及所述存储阵列连接；其中，所述控制电路用于调节所述电压产生电路的输出电压的幅值，并通过控制所述电压选通电路在所述输出电压中进行选择，控制选中输出电压的选通时间，以调节所述存储阵列的读取、编程和擦除信号的准确性。可见，本发明技术方案所述三维存储器适应性操作装置以及方法通过调节所述电压产生电路的输出电压的幅值，通过所述电压选通电路选择所述输出电压并且控制选中输出电压的选通时间，调节所述存储阵列的读取、编程和擦除信号的准确性，提高了存储器数据的可靠性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种三维存储器适应性操作装置的结构示意图；
图2为本发明实施例提供的另一种三维存储器适应性操作装置的结构示意图；
图3为本发明实施例提供的又一种三维存储器适应性操作装置的结构示意图；
图4为本发明实施例提供的一种可配置操作算法装置的结构示意图；
图5为本发明实施例提供的一种输出到字线或者位线的电压的波形图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。
参考图1，图1为本发明实施例提供的一种三维存储器适应性操作装置的结构示意图，所述三维存储器适应性操作装置包括：三维存储器、字线译码器13、电压选通电路12、电压产生电路11以及控制电路15；所述三维存储器具有存储阵列14。
如图1所示，所述电压产生电路11依次通过所述电压选通电路12以及所述字线译码器13与所述存储阵列连接14。所述控制电路15分别与所述电压产生电路11、所述电压选通电路12、所述字线译码器13以及所述存储阵列14连接。所述字线译码器13与所述存储阵列连接14通过字线WL连接。所述控制电路15与所述存储阵列连接14通过位线BL连接。
具体的，所述控制电路15分别通过独立的端口与所述电压产生电路11、所述电压选通电路12、所述字线译码器13以及所述存储阵列14连接。所述电压产生电路11分别通过独立的端口与所述电压选通电路12以及所述控制电路15连接。所述电压选通电路12分别通过独立的端口与所述电压产生电路11、所述字线译码器13以及所述控制电路15连接。所述字线译码器13分别通过独立的端口与所述电压选通电路12、所述存储阵列连接14以及所述控制电路15连接。所述存储阵列连接14分别通过独立的端口与所述字线译码器13以及所述控制电路15连接。
其中，所述控制电路15用于调节所述电压产生电路11的输出电压的幅值，并通过控制所述电压选通电路12在所述输出电压中进行选择，控制选中输出电压的选通时间，以调节所述存储阵列14的读取、编程和擦除信号的准确性。
所述控制电路15通过第一信号VG_Control调节所述电压产生电路11的输出电压的幅值，通过第二信号SW_Control调节所述电压选通电路12的开关状态，以选择所述输出电压，控制选中输出电压的选通时间，通过第三信号WD_Control控制所述字线译码器13的开关状态。
本发明实施例所述三维存储器适应性操作装置中，所述控制电路15的结构如图2所示。
参考图2，图2为本发明实施例提供的另一种三维存储器适应性操作装置的结构示意图，图2所示三维存储器适应性操作装置在图1所示三维存储器适应性操作装置的基础上，所述控制电路15包括：可配置操作算法装置151、核心控制器152、页面缓冲器153以及输入输出缓冲器154。
如图2所示，所述可配置操作算法装置151分别与所述电压产生电路11、所述电压选通电路12、所述字线译码器13以及所述核心控制器连接152。所述页面缓冲器153分别与所述电压选通电路12、所述存储阵列14、所述核心控制器152以及所述输入输出缓冲器连接154。所述核心控制器152与所述输入输出缓冲器154连接。所述可配置操作算法装置151根据所述核心控制器152的指令生成所述第一信号VG_Control、所述第二信号SW_Control以及所述第三信号WD_Control。所述核心控制器152还通过第四信号PB_Control控制所述页面缓冲器153的开关状态。
具体的，所述页面缓冲器153通过所述位线BL与所述存储阵列14连接。所述可配置操作算法装置151分别通过独立的端口与所述电压产生电路11、所述电压选通电路12、所述字线译码器13以及所述核心控制器152连接。所述核心控制器152分别通过独立的端口与所述可配置操作算法装置151、所述页面缓冲器153以及所述输入输出缓冲器154连接。所述页面缓冲器153分别通过独立的端口与所述电压选通电路12、所述存储阵列14、所述核心控制器152以及所述输入输出缓冲器154连接。所述输入输出缓冲器154分别通过独立的端口与所述核心控制器152以及所述页面缓冲器153连接。
在本发明实施例所述三维存储器适应性操作装置中，所述可配置操作算法装置151如图3所示。
参考图3，图3为本发明实施例提供的又一种三维存储器适应性操作装置的结构示意图，图3所示三维存储器适应性操作装置在图2所示三维存储器适应性操作装置的基础上，所述可配置操作算法装置151包括：与所述电压产生电路连接的第一电路a，所述第一电路a用于通过第一信号VG_Control调节所述电压产生电路的输出电压的幅值；与所述电压选通电路连接的第二电路b，所述第二电b路用于通过第二信号SW_Control调节所述电压选通电路的开关状态，以选择所述输出电压，控制选中输出电压的选通时间；与所述字线译码器连接的第三电路c，所述第三电路c用于通过第三信号WD_Control控制所述字线译码器的开关状态。
所述核心控制器152分别通过独立的端口与所述第一电路a、第二电路b以及第三电路c连接。所述第二电路b分别通过独立的端口与所述第一电路a以及第三电路c连接。
本发明实施例所述三维存储器适应性操作装置中，所述第二电路b的结构可以如图4所示。
参考图4，图4为本发明实施例提供的一种可配置操作算法装置的结构示意图，图4中示出了151中第二电路b的电路构造，未示出第一电路a以及第三电路c的详细结构。第一电路a以及第三电路c的详细结构可以通过具有相应功能的集成电路实现，本发明实施例中，不限定第一电路a以及第三电路c的具体实现方式。第一电路a以及第三电路c可以通过寄存器堆实现与第二电路b的连接。
如图4所示，所示第二电路包括：寄存器堆，多路选通器Mux以及译码电路DEC。
所述寄存器堆具有N个寄存器组，每个寄存器组具有M个寄存器。图4所示实施方式中，示出了第一寄存器组Stage Reg1、第二寄存器组Stage Reg2、…、第N寄存器组StageRegN。M与N均为正整数。M等于寄存器的宽度，N等于时间段总数。
所述多路选通器Mux具有控制端、输入端以及输出端。所述控制端与所述核心处理器152连接，以获取与读取、编程和擦除操作过程的时间信息。所述输入端与所述寄存器堆连接，一个输入端对应一组寄存器组。所述输出端通过译码电路DEC与所述电压选通电路12连接。
图4所示实施方式中，所述电压产生电路11包括多个高压发生器HV generator。所述电压选通电路包括多个与所述高压发生器HV generator一一对应的开关管SW，所述开关管SW具有控制电极、输入电极以及输出电极。其中，所述开关管SW的控制电极与所述译码电路DEC连接，输入电极与对应的所述高压发生器HV generator连接。所述开关管SW与所述DEC的输出端一一对应连接。
图4中，所述电压产生电路11具有2M个所述高压发生器HV generator，依次输出信号V1、V2、…、V2M-1、V2M。译码电路DEC具有2M个输出端。
可选的，在本发明实施例中，所述开关管SW可以为PMOS、或CMOS、或NMOS。
本发明实施例所述三维存储器适应性操作装置中，控制器可以根据三维存储器的字线WL的阻抗值以及三维存储器的位线BL的阻抗值调节输出到字线或者位线的电压的幅值以及选通时间，以调节所述存储阵列的读取、编程和擦除信号的准确性。此时，所述三维存储器适应性操作装置还包括：与字线WL连接的第一测试电路，用于测试字线WL的阻抗值；与位线BL连接的第二测试电路，用于测试位线BL的阻抗值。
在其他实施方式中，也可以无需设置第一测试电路以及第二测试电路。控制电路15也可以直接通过调节输出电压的幅值以及持续时间，向所述三维存储器的存储阵列14输入多个不同的输出电压。控制电路15基于存储阵列14在不同输入电压下的读取、编程和擦除的数据可靠性，调节输出电压的幅值以及持续时间。
一种具体实施方式中，假设电压产生电路11可以输出两个电压信号Voltage1以及Voltage2。控制电路15通过控制电压产生电路11控制输出电压信号的幅值，通过控制电压选通电路12选择Voltage1或者Voltage2以及选通时间，可以生成多个不同的输出电压，多个不同的输出电压的波形如图5所示。
参考图5，图5为本发明实施例提供的一种输出电压的波形图。图5中示出了电压波形1、电压波形2、电压波形3以及电压波形4共四个电压波形，电压持续时间段Time1以及电压持续时间段Time2共两个时间段，通过控制选通时间控制电压持续时间。调整电压产生电路11的输出电压的幅值以及电压持续时间Time1和Time2，可以实现更多的操作电压波形，包括但不局限于图5所示实施方式，使得三维存储器的存储阵列14的操作具有灵活性以及适应性。
通过上述描述可知，本发明实施例所述三维存储器适应性操作装置中，通过对输出电压的幅值以及持续时间的调节，可以输出多个不同的输出电压波形，以实现字线WL以及位线BL上电压的幅值以及持续时间的灵活配置，以保证存储阵列的读取、编程和擦除数据的准确性，可以有效弥补制作工艺偏差对三维存储器整体功能和性能的影响。
本发明实施例所述三维存储器适应性操作装置可以通过往寄存器中写不同的配置数据，实现电压选通电路12的控制，从而实现对电压产生电路11不同电压输出的选择。
基于上述三维存储器适应性操作装置的实施例，本发明另一实施例还提供了一种三维存储器适应性操作方法，用于上述三维存储器适应性操作装置的实施例，所述三维存储器适应性操作方法包括：通过调节输出到字线或者位线的电压的幅值以及持续时间，调节所述存储阵列的读取、编程和擦除信号的准确性。
如上述，可以根据三维存储器的字线WL的阻抗值以及三维存储器的位线BL的阻抗值调节输出电压的幅值以及持续时间；或是，基于存储阵列14在不同输入电压下的读写信号，调节输出电压的幅值以及持续时间。
本发明实施例所述三维存储器适应性操作方法，通过调节所述电压产生电路的输出电压的幅值以及持续时间，调节所述存储阵列的读写信号的准确性，提高了存储器数据的可靠性。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的三维存储器适应性操作方法而言，由于其与实施例公开的三维存储器适应性操作装置相对应，所以描述的比较简单，相关之处参见三维存储器适应性操作装置相关部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种三维存储器适应性操作装置，其特征在于，包括：三维存储器、字线译码器、电压选通电路、电压产生电路以及控制电路；所述三维存储器具有存储阵列；
所述电压产生电路依次通过所述电压选通电路以及所述字线译码器与所述存储阵列连接；
所述控制电路分别与所述电压产生电路、所述电压选通电路、所述字线译码器以及所述存储阵列连接；
其中，所述控制电路用于调节所述电压产生电路的输出电压的幅值，并通过控制所述电压选通电路在所述输出电压中进行选择，控制选中输出电压的选通时间，以调节所述存储阵列的读取、编程、擦除信号的准确性。
2.根据权利要求1所述的三维存储器适应性操作装置，其特征在于，所述控制电路包括：可配置操作算法装置、核心控制器、页面缓冲器以及输入输出缓冲器；
所述可配置操作算法装置分别与所述电压产生电路、所述电压选通电路、所述字线译码器以及所述核心控制器连接；
所述页面缓冲器分别与所述电压选通电路、所述存储阵列、所述核心控制器以及所述输入输出缓冲器连接；
所述核心控制器与所述输入输出缓冲器连接；
所述可配置操作算法装置包括：
与所述电压产生电路连接的第一电路，所述第一电路用于通过第一信号调节所述电压产生电路的输出电压的幅值；
与所述电压选通电路连接的第二电路，所述第二电路用于通过第二信号调节所述电压选通电路的开关状态，以选择所述输出电压并且控制选中输出电压的选通时间；
与所述字线译码器连接的第三电路，所述第三电路用于通过第三信号控制所述字线译码器的开关状态。
3.根据权利要求2所述的三维存储器适应性操作装置，其特征在于，所述第二电路包括：
寄存器堆，所述寄存器堆具有N个寄存器组，每个寄存器组具有M个寄存器；
多路选通器，所述多路选通器具有控制端、输入端以及输出端；所述控制端与所述核心处理器连接，所述输入端与所述寄存器堆连接，所述输出端通过译码电路与所述电压选通电路连接。
4.根据权利要求3所述的三维存储器适应性操作装置，其特征在于，所述电压产生电路包括多个高压发生器；
所述电压选通电路包括多个与所述高压发生器一一对应的开关管，所述开关管具有控制电极、输入电极以及输出电极；
其中，所述开关管的控制电极与所述译码电路连接。
5.根据权利要求4所述的三维存储器适应性操作装置，其特征在于，所述开关管为PMOS、或CMOS、或NMOS。
6.一种三维存储器适应性操作方法，用于如权利要求1-5任一项所述的三维存储器适应性操作装置，其特征在于，所述三维存储器适应性操作方法包括：
通过调节输出到字线或者位线的电压的幅值以及选通时间，调节所述存储阵列的读取、编程、擦除信号的准确性。
CN201710343097.XA 2017-05-16 2017-05-16 一种三维存储器适应性操作装置以及方法 Active CN107170481B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710343097.XA CN107170481B (zh) 2017-05-16 2017-05-16 一种三维存储器适应性操作装置以及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710343097.XA CN107170481B (zh) 2017-05-16 2017-05-16 一种三维存储器适应性操作装置以及方法

Publications (2)

Publication Number Publication Date
CN107170481A CN107170481A (zh) 2017-09-15
CN107170481B true CN107170481B (zh) 2020-03-31

Family

ID=59816213

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710343097.XA Active CN107170481B (zh) 2017-05-16 2017-05-16 一种三维存储器适应性操作装置以及方法

Country Status (1)

Country Link
CN (1) CN107170481B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009006275A1 (en) * 2007-06-29 2009-01-08 Sandisk Corporation Non-volatile storage with source bias all bit line sensing
CN102339643B (zh) * 2011-05-06 2016-06-08 上海华虹宏力半导体制造有限公司 存储器及其读取电路
JP5742508B2 (ja) * 2011-06-27 2015-07-01 富士通セミコンダクター株式会社 半導体メモリ、システムおよび半導体メモリの動作方法
CN102270507B (zh) * 2011-06-28 2016-08-10 上海华虹宏力半导体制造有限公司 可自调节字线电压的闪存
KR101930779B1 (ko) * 2012-04-04 2018-12-20 에스케이하이닉스 주식회사 반도체 메모리 회로 및 이를 이용한 데이터 처리 시스템
JP5975811B2 (ja) * 2012-09-12 2016-08-23 レノボ・エンタープライズ・ソリューションズ（シンガポール）プライベート・リミテッド 計測した信号トレースデータのインテグリティ・チェック
US20160314844A1 (en) * 2015-04-22 2016-10-27 Sandisk Technologies Inc. Natural threshold voltage compaction with dual pulse program for non-volatile memory

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
适用于编译器的高速SRAM阵列及外围设计;曹华敏;《微电子学》;20130228;90-93 *

Also Published As

Publication number Publication date
CN107170481A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN107785050B (zh) 半导体存储装置及其读出方法
KR970004069B1 (ko) 반도체 집적회로
US10103716B2 (en) Data latch circuit
KR102407689B1 (ko) Nor 플래시 메모리 회로 및 데이터의 기입, 판독 및 소거 방법
CN112447246B (zh) 用于减轻编程干扰的设备和方法
KR20150134438A (ko) 메모리에서의 지지 회로 공유
WO2015013128A1 (en) Resistance variable element methods and apparatuses
JP2018133118A (ja) 半導体装置
US20130242641A1 (en) Semiconductor device
JP6239078B1 (ja) 半導体記憶装置および読出し方法
JP3359404B2 (ja) 不揮発性半導体記憶装置の記憶データの消去方法
KR20130001525A (ko) 자기 메모리 소자 및 자기 메모리 소자의 데이터 기록 방법
KR20000076844A (ko) 반도체 기억 장치
CN107170481B (zh) 一种三维存储器适应性操作装置以及方法
CN107799146B (zh) 存储器阵列及其读、编程、擦除操作方法
JP5183677B2 (ja) 半導体記憶装置
KR100827700B1 (ko) 불휘발성 메모리 장치에서의 내부 고전압 측정 방법 및전압 출력회로
CN110619919B (zh) Flash器件耐久性能测试方法
CN105304129A (zh) 电阻可变型存储器及其写入方法
JP3294153B2 (ja) 半導体メモリ
CN108206039B (zh) 存储器装置与其相关的控制方法
JP2008251102A (ja) 半導体記憶装置およびそのデータ書込方法
JP2006024342A (ja) 不揮発性半導体記憶装置、不揮発性半導体記憶装置の書き込み方法、メモリカード及びｉｃカード
KR101081874B1 (ko) 불휘발성 메모리 소자의 전압 제공 방법
CN113436661B (zh) 用于flash型可编程逻辑器件的数据读写控制电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant