CN102270503A - 一种半导体存储器阵列及其编程方法 - Google Patents

一种半导体存储器阵列及其编程方法 Download PDF

Info

Publication number
CN102270503A
CN102270503A CN2011100743509A CN201110074350A CN102270503A CN 102270503 A CN102270503 A CN 102270503A CN 2011100743509 A CN2011100743509 A CN 2011100743509A CN 201110074350 A CN201110074350 A CN 201110074350A CN 102270503 A CN102270503 A CN 102270503A
Authority
CN
China
Prior art keywords
storage unit
flash memory
adjacent
bit lines
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100743509A
Other languages
English (en)
Other versions
CN102270503B (zh
Inventor
蔡一茂
黄如
唐粕人
秦石强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201110074350.9A priority Critical patent/CN102270503B/zh
Priority to DE112011102962T priority patent/DE112011102962T5/de
Priority to PCT/CN2011/072400 priority patent/WO2012129816A1/zh
Priority to US13/146,005 priority patent/US8593848B2/en
Publication of CN102270503A publication Critical patent/CN102270503A/zh
Application granted granted Critical
Publication of CN102270503B publication Critical patent/CN102270503B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供一种闪存存储器的阵列结构及其编程方法，属于超大规模集成电路制造技术中的非易失存储器技术领域。本发明的闪存存储器阵列，包括存储单元，连接存储单元的字线和位线，其中连接存储单元漏端的位线和连接存储单元控制栅的字线不是互相垂直，而是成角度交叉，每两条位线之间两个沿沟道方向相邻的存储单元的控制栅分别由两条字线控制，漏端分别由两条位线控制，源端共享。本发明还提供了该闪存存储器阵列结构的编程方法，可实现低功耗编程。

Description

一种半导体存储器阵列及其编程方法
技术领域
本发明属于超大规模集成电路制造技术中的非易失存储器技术领域，具体涉及一种非易失存储器阵列及其编程方法。
背景技术
以闪存为代表的非易失存储器因为其断电情况下的数据保持能力以及可多次擦写数据等优点被广泛应用于各种产品中，比如手机、笔记本、掌上电脑和固态硬盘等存储及通讯设备。如今闪存已经占据了非易失半导体存储器的大部分市场份额，其中NOR闪存因为其随机读取速度快而被广泛应用在手机等移动终端的代码存储芯片中。然而普通的NOR型闪存采用的沟道热电子注入方式，这种编程方式存在两个重要的限制：一是沟道热电子编程的效率很低，因此功耗很大；二是这种编程方式需要较高的位线电压(通常在4～5V)，因此为了防止在这个高位线电压的穿通现象发生，普通NOR闪存阵列中的存储单元的沟道长度不能急剧缩小，限制了存储单元尺寸的减小和NOR闪存的存储密度的提高。这两个限制使得NOR型闪存难于满足人们对大容量、低成本、低功耗非易失存储技术的需求。
针对NOR闪存沟道热电子编程功耗大的缺点，文献[1][2][3]采用了分裂栅(split-gate)的编程方法来减小功耗。该技术利用在栅上采用不同的电压，即靠近源端的栅接较低的电压，而靠近漏端的栅接高电压，因此可以提高编程效率，从而降低功耗。但是现有的分裂栅技术都是针对一个单元进行设计，带来了工艺的复杂程度，特别是这种基于存储单元的需要较大的源漏两端的编程电压差，从而限制了闪存存储单元的沟道缩小。
针对NOR闪存沟道热电子编程所需位线电压高导致的单元沟道缩小受到限制这个挑战，文献[4][5]采用同一字线上的两个相邻的单元共同参与编程的方法，这样编程的位线电压被两个相邻的单元共同承担，因此可以有效避免单个器件的源漏穿通问题。但是这种技术都是基于传统的NOR型阵列(如图1所示)或者NROM阵列，阵列中的字线和位线互相垂直，因此共同参与编程的两个相邻单元共用一根字线，该字线控制控制栅的电压，所以这些阵列无法采用分裂栅的编程方式，故存在编程功耗限制的问题。
总而言之，如何能够提高闪存的尺寸缩小及降低功耗的能力是闪存技术亟待解决的难题。
【参考文献】：
[1]S.Kianian，A.Levi，D.Lee，and Y.-W.Hu，“A novel 3 volts-only，small sector erase，highdensity Flash EEPROM，”in Symp.VLSI Tech.Dig.，1994，pp.71-72.；
[2]B.Yeh，“Single transistor non-volatile electrically alterable semiconductor memorydevice，”U.S.Patent 5 029 130，Jul.1991.；
[3]Ma，Y.；Pang，C.S.；Pathak，J.；Tsao，S.C.；Chang，C.F.；Yamauchi，Y.；Yoshimi，M.；“Anovel high density contactless flash memory array using split-gate sources-side-injection cell for 5V-only applications”Symposium on VLSI Technology，1994.Page(s)：49-50.；
[4]Wen-Jer Tsai，Ou T.F.，Huang J.S.，Cheng C.H.，Chun-Yuan Lu，Wang T.，Chen K.F.，HanT.T.，Lu T.C.，Chen K.C.，Chih-Yuan Lu，“A highly punch through-immune operation method foran ultra-short-channel hot-carrier-injection type non-volatile memory cell”Electron DevicesMeeting，IEEE International 2008.Page(s)：1-4；
[5]Tahui Wang，Chun-Jung Tang，Li，C.-W.，Chih Hsiung Lee，Ou，T.-F.，Yao-Wen Chang，Wen-Jer Tsai，Tao-Cheng Lu，Chen，K.-C.，Chih-Yuan Lu，“A Novel Hot-Electron ProgrammingMethod in a Buried Diffusion Bit-Line SONOS Memory by Utilizing Nonequilibrium ChargeTransport”Electron Device Letters，IEEE Volume：30，Issue：22009，Page(s)：165-167。
发明内容
本发明提供一种闪存存储器的阵列结构及其编程方法，可以同时提高闪存的尺寸缩小能力及降低其功耗。
一种闪存存储器的阵列结构，包括：多个存储单元，连接存储单元控制栅的字线，连接存储单元的漏端的位线，位线和字线是成角度交叉，其相交的角度范围在0～180°之内，但不包括90，即位线和字线相互不垂直。其中沿沟道方向相邻的每两个存储单元共享源端，行方向的字线连接阵列中同一行中的所有存储单元的控制栅，位线连接同一列中的所有存储单元的漏端。在这个阵列中，每两条位线之间沿沟道方向相邻的两个存储单元的控制栅分别由两条相邻字线控制，漏端分别由两条位线控制，源端共享。
上述阵列对闪存存储单元无特殊要求，可以是浮栅类闪存单元，也可以是陷阱类闪存。对字线和位线材料也无特殊要求，可以是金属也可以是金属化合物或者半导体材料导线。
一种闪存存储器的编程方法，该编程方法利用热电子注入机制。在上述阵列中，对选定的单元编程的时候，与它沿沟道方向共源的相邻存储单元共同参与编程，两个存储单元成串联的关系。其中选定的存储单元的位线接偏置电压(3～5V)，字线接偏置电压(7～10V)，和它沿沟道方向相邻的存储单元位线接地，字线接偏置电压(3～7V)，两个串联的存储单元共享的源端悬浮，实现低功耗编程。在此编程方法中，电子在相邻的单元的沟道内被加速，然后在被选定的存储单元的沟道内被字线电压偏置产生的纵向电场吸引，注入到电荷存储层中。
本发明阵列结构中，连接存储单元漏端的位线和连接存储单元控制栅的字线不是互相垂直，而是成角度交叉。每两条位线之间两个沿沟道方向相邻的存储单元的控制栅分别由两条字线控制，漏端分别由两条位线控制，源端共享。本发明提供该闪存存储器的阵列结构的编程方法，可以降低编程功耗。该编程方法中，对选定的单元编程的时候，与它沿沟道方向共源的相邻存储单元共同参与编程，其中选定的存储单元的位线接偏置电压(3～5V)，字线接偏置电压(7～10V)，和它串联的存储单元位线接地，字线接偏置电压(3～7V)，两个串联的存储单元共享的源端悬浮，实现低功耗编程。
与现有技术相比，本发明提出的闪存存储器阵列结构及其编程方法有如下优势：两个相邻位线之间的沿沟道方向相邻的存储单元分别由两条字线连接控制栅。因此该阵列可以采用本发明所提供的编程方法，两个相邻存储单元串联共同参与编程，编程所需的高位线电压分配在两个存储单元中，可以有效避免穿通效应，因此存储单元的尺寸缩小能力得到提升，从而提高存储密度。同时，由于本发明提供的阵列，能够使得沿沟道方向相邻的存储单元分别由两条字线控制，对两个字线施加不同的电压，因此可以在阵列中实现分裂栅编程，有效降低编程功耗。
因此，上述存储器阵列及其编程方法可有效提高闪存存储器的尺寸缩小能力及降低其功耗。
附图说明
图1为现有技术的闪存存储器阵列示意图，其中：
1-位线，2-字线
图2为本发明的闪存存储器阵列示意图，其中：
01-位线，02-字线，03-漏端接触孔，04-两条位线之间沿沟道方向相邻的两个存储单元
图3为本发明中阵列中条位线之间沿沟道方向相邻的两个存储单元的示意图，其中：
001-位线N，002-位线N+1，003-字线N，004-字线N+1，005-共源端，006-单元电荷存储层，007-存储单元N，008-存储单元N+1
具体实施方式
下面结合三个实施例来进一步说明本发明，但本发明的用途并不仅限于下面的具体实施例子。
本发明提供的闪存存储器阵列如图2所示，包括：01-位线，02-字线，03-漏端接触孔，04-两条位线之间沿沟道方向相邻的两个存储单元。两条位线之间的存储单元如图3所示，包括：001-位线N，002-位线N+1，003-字线N，004-字线N+1，005-共源端，006-单元电荷存储层，007-存储单元N，008-存储单元N+1。该阵列的特征在于：行方向的字线连接阵列中同一行中的所有存储单元的控制栅。列方向的位线和字线是成角度交叉，连接同一列中的所有存储单元的漏端。在这个阵列中，每两条位线之间沿沟道方向相邻的两个存储单元的控制栅分别由两条相邻字线控制，漏端分别由两条位线控制，源端共享。
基于上述闪存阵列，提出新的编程方法，包括：两个相邻位线之间的沿沟道方向相邻的存储单元串联共同参与编程，其中一条位线接地，另外一条位线接高位线编程电压，共源端悬浮，因此编程所需的高位线电压分配在两个存储单元中，可以有效避免穿通效应。与此同时两个单元的控制栅分别由两条字线连接，编程时对两个字线施加不同的电压，因此可以在阵列中实现分裂栅编程，有效降低编程功耗。
下面结合图3详细说明本发明提供的编程方法的优选实施例。假定要对图3中的第N+1存储单元(008)进行编程：
(1)和它相邻的存储单元(007)的位线N(001)接地，字线N(003)接3～7V电压；
(2)被选择编程的存储单元(008)的位线N+1接(3～5V)的电压，字线N+1(004)接7～10V的电压；
(3)相邻两单元N和N+1的共源端(005)悬浮。
最后需要注意的是，公布实施例的目的在于帮助进一步理解本发明，但是本领域的技术人员可以理解：在不脱离本发明及所附的权利要求的精神和范围内，各种替换和修改都是可能的。因此，本发明不应局限于实施例所公开的内容，本发明要求保护的范围以权利要求书界定的范围为准。

Claims (6)

1.一种闪存存储器的阵列结构，包括多个存储单元组成阵列，其特征在于，位线和字线相交，但相互不垂直，字线连接阵列中同一行中的所有存储单元的控制栅，位线连接同一列中的所有存储单元的漏端，沿沟道方向相邻的每两个存储单元共享源端。
2.如权利要求1所述的闪存存储器阵列的存储单元，其特征在于：两条位线之间沿沟道方向相邻的两个存储单元的控制栅分别由两条相邻字线控制，漏端分别由两条位线控制，源端共享。
3.如权利要求1所述的闪存存储器阵列的存储单元，其特征在于：所述存储单元是浮栅类闪存存储单元或陷阱类闪存存储单元。
4.一种如权利要求1所述闪存存储器阵列的编程方法，其特征在于，两个相邻位线之间的沿沟道方向相邻的存储单元串联共同参与编程，其中一条位线接地，另外一条位线接高位线编程电压，共源端悬浮，与此同时上述两个存储单元的控制栅分别由两条字线连接，编程时对两个字线施加不同的电压。
5.如权利要求4所述的编程方法，其特征在于：被选择编程的存储单元的位线接3～5V的电压，字线接7～10V的电压，源端悬浮。
6.如权利要求5所述的编程方法，其特征在于：和被选择编程的存储单元串联相邻的存储单元的位线接地，字线接3～7V电压。
CN201110074350.9A 2011-03-25 2011-03-25 一种半导体存储器阵列及其编程方法 Expired - Fee Related CN102270503B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201110074350.9A CN102270503B (zh) 2011-03-25 2011-03-25 一种半导体存储器阵列及其编程方法
DE112011102962T DE112011102962T5 (de) 2011-03-25 2011-04-21 Halbleiterspeichermatrix und Verfahren zu ihrer Programmierung
PCT/CN2011/072400 WO2012129816A1 (zh) 2011-03-25 2011-04-21 一种半导体存储器阵列及其编程方法
US13/146,005 US8593848B2 (en) 2011-03-25 2011-04-21 Programming method for programming flash memory array structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110074350.9A CN102270503B (zh) 2011-03-25 2011-03-25 一种半导体存储器阵列及其编程方法

Publications (2)

Publication Number Publication Date
CN102270503A true CN102270503A (zh) 2011-12-07
CN102270503B CN102270503B (zh) 2014-01-08

Family

ID=45052759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110074350.9A Expired - Fee Related CN102270503B (zh) 2011-03-25 2011-03-25 一种半导体存储器阵列及其编程方法

Country Status (3)

Country Link
CN (1) CN102270503B (zh)
DE (1) DE112011102962T5 (zh)
WO (1) WO2012129816A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935258A (zh) * 2015-12-29 2017-07-07 旺宏电子股份有限公司 存储器装置
CN112201295A (zh) * 2020-09-11 2021-01-08 中天弘宇集成电路有限责任公司 Nand闪存编程方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252623A (zh) * 1998-09-24 2000-05-10 西门子公司 存贮单元装置及其制造方法
CN1262525A (zh) * 1999-02-05 2000-08-09 富士通株式会社 具有公共位接触区的半导体器件
CN101079438A (zh) * 2006-05-24 2007-11-28 旺宏电子股份有限公司 单掩模相变化存储元件
US20080239782A1 (en) * 2006-10-03 2008-10-02 Yoshiaki Asao Semiconductor memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5029130A (en) 1990-01-22 1991-07-02 Silicon Storage Technology, Inc. Single transistor non-valatile electrically alterable semiconductor memory device
JP3247573B2 (ja) * 1995-04-12 2002-01-15 株式会社東芝 ダイナミック型半導体記憶装置
US7608504B2 (en) * 2006-08-30 2009-10-27 Macronix International Co., Ltd. Memory and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1252623A (zh) * 1998-09-24 2000-05-10 西门子公司 存贮单元装置及其制造方法
CN1262525A (zh) * 1999-02-05 2000-08-09 富士通株式会社 具有公共位接触区的半导体器件
CN101079438A (zh) * 2006-05-24 2007-11-28 旺宏电子股份有限公司 单掩模相变化存储元件
US20080239782A1 (en) * 2006-10-03 2008-10-02 Yoshiaki Asao Semiconductor memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106935258A (zh) * 2015-12-29 2017-07-07 旺宏电子股份有限公司 存储器装置
CN112201295A (zh) * 2020-09-11 2021-01-08 中天弘宇集成电路有限责任公司 Nand闪存编程方法
CN112201295B (zh) * 2020-09-11 2021-09-17 中天弘宇集成电路有限责任公司 Nand闪存编程方法
US11355196B2 (en) 2020-09-11 2022-06-07 China Flash Co., Ltd. Method for programming NAND flash memory

Also Published As

Publication number Publication date
DE112011102962T5 (de) 2013-08-22
WO2012129816A1 (zh) 2012-10-04
CN102270503B (zh) 2014-01-08

Similar Documents

Publication Publication Date Title
US9552884B2 (en) Nonvolatile memory and erasing method thereof
TWI518693B (zh) 非揮發性記憶體裝置、其操作方法以及包含該些標的之記憶體系統
US9620246B2 (en) Operating method of memory system
US8953376B2 (en) Nonvolatile memory device and read method thereof
US9147492B2 (en) Control method of nonvolatile memory device
US9704583B2 (en) Memory system and operating method thereof
US9312008B2 (en) Nonvolatile memory device and method of operating the same
US9093157B2 (en) Nonvolatile memory device and related method of programming
US8493789B2 (en) Nonvolatile memory devices, channel boosting methods thereof, programming methods thereof, and memory systems including the same
US9595333B2 (en) Nonvolatile memory device and programming method thereof
KR101916718B1 (ko) 불휘발성 메모리 장치 및 그것의 메모리 관리 방법
US20110317489A1 (en) Nonvolatile Memory Devices, Read Methods Thereof And Memory Systems Including The Nonvolatile Memory Devices
CN105321569A (zh) 半导体存储器件及其操作方法
US20090086548A1 (en) Flash memory
TWI518689B (zh) 具有垂直結構之非揮發性記憶體元件以及其操作方法
US8593848B2 (en) Programming method for programming flash memory array structure
CN102270503B (zh) 一种半导体存储器阵列及其编程方法
CN101740120A (zh) 一种共享字线的分栅式闪存的编程方法
CN106611617B (zh) 非挥发性闪存的有效编程方法
CN101866928B (zh) 共享字线的无触点sonos分栅式闪存

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140108

Termination date: 20200325

CF01 Termination of patent right due to non-payment of annual fee