CN105513642B - Otp存储器 - Google Patents

Abstract

本发明提供了一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅极连接在字线上，所述选择管的源极或漏极连接在位线上，在所述字线上、所述位线上和/或所述用于接入编程电压的电压总线上设置有限流电阻；所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个相邻的存储单元。该限流电阻能够抑制热载流子的产生，防止闩锁效应的发生。另外，由于一个衬底保护环能够至少包围两个相邻的存储单元，所以，相较于现有的OTP存储器，该OTP存储器的面积减小。

Description

OTP存储器

技术领域

本发明涉及存储器技术领域，尤其涉及一种OTP存储器。

背景技术

在嵌入式非挥发性存储器领域，基于反熔丝结构的OTP(one time programmable，一次可编程)存储器因其高稳定性、与CMOS工艺完全兼容、编程容易等优点被广泛应用。

基于反熔丝结构的OTP存储器的一个存储单元的电路连接结构示意图如图1所示，存储单元包括两个MOS管，其分别为选择管M1和反熔丝存储管M2，其中，所述选择管M1和反熔丝存储管M2的栅极与字线WL0相连，选择管M1的漏极与位线BL0相连。组成图1所示的存储单元的MOS管以NMOS管为例进行说明。

在执行编程操作时，选中的存储单元的字线WL0被偏置到高压VPP，位线BL0被偏置到0V。当反熔丝存储管被击穿后，会有很大的编程电流从选择管M1的漏端流向源端。选择管M1沟道中的电子在横向电场的作用下获得很高的能量成为热电子，热电子在漏极附近碰撞电离产生电子-空穴对，其中，空穴被衬底收集形成漏电流Isub。

存储管M2被击穿后，如果击穿点下面的衬底未反型，也会有很大的漏电流流向衬底。

由于衬底上的寄生电阻，较大的衬底电流会导致衬底电位升高，造成衬底、源端以及周边的N阱形成NPN寄生三极管导通，发生闩锁效应进而导致芯片失效。

现有技术中，为了防止闩锁效应的发生，在每个存储单元的周围设置一圈衬底保护环。但是这种设置有衬底保护环的存储单元结构，使得相邻存储单元之间的间距增大，导致整个存储阵列的面积大大增加，使得芯片的成本提高。

发明内容

为了解决现有技术中OTP存储器的面积较大的问题，本发明提供了一种OTP存储器，以防止存储器的闩锁效应的发生。

为了解决上述技术问题，本发明采用了如下技术方案：

一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅极连接在字线上，所述选择管的源极或漏极连接在位线上，在所述字线上、所述位线上和/或所述电压总线上设置有限流电阻；

所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个相邻的存储单元。

优选地，所述用于接入编程电压的电压总线只有一根，其用于向整个所述存储单元阵列提供编程电压。

优选地，所述存储单元阵列包括m个存储单元块，每个所述存储单元块包括多个存储单元，所述用于接入编程电压的电压总线为m根，每个所述存储单元块对应一根所述用于接入编程电压的电压总线。

优选地，位于同一所述衬底保护环内的相邻存储单元共享同一个漏极。

优选地，所述限流电阻的电阻值范围在100Ω～100kΩ之间。

相较于现有技术，本发明具有以下有益效果：

本发明提供的OTP存储器，在字线上、位线上和/或用于接入编程电压的电压总线上设置有限流电阻。在流过限流电阻的电流较小时，限流电阻几乎不分压，当流过限流电阻的电流较大时，限流电阻分压增加。因而，在执行编程操作时，当存储管未被击穿时，限流电阻上没有压降，当存储管被击穿后，较大的电流流过限流电阻，产生压降，从而限制了存储管被击穿后流进存储单元的电流，因而被编程的存储单元的热载流子的产生大大抑制，从而有效降低了衬底漏电，进而防止了闩锁效应的发生。

另外，在本发明实施例中，一个衬底保护环至少包围两个相邻的存储单元，相较于现有技术中每个存储单元的外围均设置有衬底保护环的结构，本发明提供的存储单元阵列的面积较小，有利于降低OTP存储器的成本。

附图说明

为了更清楚地理解本发明和现有技术的技术方案，下面将对描述现有技术和本发明实施例中所需要用到的附图做一简要说明。显而易见地，下面描述的附图仅是本发明的一部分实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以获得其它的附图。

图1是反熔丝结构的OTP存储器的一个存储单元的电路连接示意图；

图2是OTP存储器的一个存储单元的剖面结构示意图；

图3是OTP存储器的存储单元的存储管被击穿后发生闩锁效应的示意图；

图4(1)和图4(2)是本发明第一个实施例提供的OTP存储器的结构示意图；

图5是本发明第二个实施例提供的OTP存储器的结构示意图；

图6是本发明第三个实施例提供的OTP存储器的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了更加清楚地理解本发明的发明构思，在描述本发明的技术方案之前首先介绍OTP存储器的每个存储单元的结构以及电路连接结构。

下面以组成存储单元的MOS管以NMOS管为例进行说明。其中，每个存储单元cell的剖面结构如图2所示，其包括P型衬底301，形成于P型衬底301内部且靠近上表面的P阱302。形成于P阱302内的多个N+有源区303，形成于两个有源区303之间的衬底301表面上方的第一栅极G1和第二栅极G2，其中第一栅极G1的栅氧化层304的厚度较厚，第二栅极G2的栅氧化层305较薄。第一栅极G1对应存储单元的选择管M1的栅极，第二栅极G2对应存储单元的存储管M2的栅极。所以，选择管M1为厚栅高压MOS管，存储管M2为薄栅存储管，并且，进一步地，存储管M2为反熔丝存储管。

存储单元的电路连接示意图如背景技术部分所述的图1所示，选择管M1的栅极和存储管M2的栅极与字线WL连接，选择管M1的源极或漏极连接在位线BL上。

当对选中的存储单元执行编程操作时，选中的存储单元的字线WL0被偏置到高压VPP，位线BL0被偏置到0V。当反熔丝存储管M2被击穿后，会有很大的编程电流从选择管M1的漏端流向源端。选择管M1沟道中的电子在横向电场的作用下获得很高的能量成为热电子，热电子在漏极附近碰撞电离产生电子-空穴对，其中，空穴被衬底收集形成漏电流Isub，其结构示意图如3所示。

存储管M2被击穿后，如果击穿点下面的衬底301未反型，也会有很大的漏电流流向衬底。

由于衬底上的寄生电阻，较大的衬底电流会导致衬底电位升高，造成衬底、源端以及周边的N阱形成NPN寄生三极管导通，发生闩锁效应进而导致芯片失效。

基于此，本发明提供了一种OTP存储器的新结构，其能够防止执行编程操作时产生的闩锁效应。本发明提供的OTP存储器的结构示意图如图4至图6所示。

在图4所示的结构中只表示出与本发明有关的结构，与本发明不相关的结构没有在图4中表示出来。如图4所示，该OTP存储器包括由若干个存储单元cell组成的存储单元阵列以及外围电路结构。在图4所示的存储单元阵列为3×4的阵列。其中，外围电路结构主要包括4条位线BL(BL0至BL3)和3条字线WL(WL0至WL2)，其中，在每根位线BL上和每根字线WL上均连接有一个电平转换电路(图4中未示出)。其中，每个存储单元cell的选择管M1和存储管M2的各个电极端(包括源漏极以及栅极)与位线、字线的连接方式如上述所述。当对该OTP存储器的某个存储单元执行编程操作或读取操作时，通过该存储单元对应的字线WL和位线BL向该存储单元的栅极和源/漏极施加相应的电压。另外，在该外围电路结构中还包括接入编程电压的电压总线。需要说明的是，图4所示的电压装置用于提供编程电压。

另外，上述所述的3×4的阵列是作为示例对本发明实施例进行说明的，而不应理解为是本发明实施例的限定。实际上，本发明实施例所述的存储单元阵列可以为N×M阵列，其中，N、M均为正整数。

为了防止编程操作时产生的闩锁效应的发生，作为本发明提供的OTP存储器的第一个实施例，该OTP存储器的结构如图4(1)和图4(2)所示，在本发明提供的OTP存储器中还包括：设置在接入编程电压的电压总线上的限流电阻RL。该限流电阻RL能够调整流向存储单元阵列中的各个存储单元的电流，进而抑制被编程存储单元的热载流子的产生，减小衬底漏电。

需要说明的是，当OTP存储器的容量较小时，其包括的存储单元的个数较少，此时，在整个OTP存储器中可以只包括一根用于接入编程电压的电压总线，该用于接入编程电压的电压总线可以用于向整个存储单元阵列内的每个存储单元提供编程电压。此时，为了防止闩锁效应，在一根用于接入编程电压的电压总线上设置限流电阻RL。其具体结构如图4(1)所示。

然而，通常情况下，OTP存储器的容量一般都很大，其包括的存储单元的个数较多。在这种情况下，为了更好地实现对存储单元的编程操作或读操作，一般要将存储单元阵列划分为多个存储单元块，每个存储单元块包括多个存储单元。并且，每个存储单元块对应一根用于接入编程电压的电压总线。例如，当存储单元阵列包括m个存储单元块时，所述用于接入编程电压的电压总线为m根，每个所述存储单元块对应一根所述用于接入编程电压的电压总线。

这样，当需要对这m个存储单元块的某一个存储单元进行编程时，需要在这m个存储单元块对应的接入编程电压的电压总线上施加编程电压。当其中一个存储单元块的存储单元被击穿后，不会影响到其它存储单元块的编程电压。而如果存储阵列上仅对应一个接入编程电压的电压总线时，当对该存储阵列的多个存储单元进行编程时，当其中一个存储单元被击穿，就会影响到编程电压，进而影响到其它存储单元的编程效果。另外，如果对某个存储单元进行编程操作时，只需向其所属的存储单元块对应的编程电压总线上施加编程电压即可。在这种结构下，如果想利用本发明的发明构思来防止闩锁效应，需要在每个存储单元块对应的用于接入编程电压的电压总线上设置一个限流电阻，其具体结构如图4(2)所示。

作为上述第一个实施例的替代方案，本发明还提供了本发明提供的OTP存储器的第二个实施例。

本发明第二个实施例提供的OTP存储器结构如图5所示。图5所示的OTP存储器的结构与第一个实施例中的OTP存储器结构基本相同，其不同之处仅在于限流电阻设置的位置。在图5所示的OTP存储器结构中，所述限流电阻设置在在每根字线WL上的限流电阻RL，每根字线WL上的限流电阻RL设置在电平转换电路的前面。所谓前后，是根据电流的流向确定的，所谓“前”就是电流先流过的意思。

另外，作为第一个实施例和第二个实施例的替代方案，本发明还提供了OTP存储器的第三个实施例。

该第三个实施例提供的OTP存储器结构如图6所示。图6所示的OTP存储器的结构与第一个实施例中的OTP存储器结构基本相同，其不同之处仅在于限流电阻设置的位置。在图6所示的OTP存储器结构中，所述限流电阻设置在每根位线BL上的限流电阻RL，每根位线BL上的限流电阻RL设置在电平转换电路的前面。所谓前后，是根据电流的流向确定的，所谓“前”就是电流先流过的意思。

需要说明的是，在本发明提供的OTP存储器结构中可以仅在每根字线上设置限流电阻，也可以仅在每根位线上设置限流电阻，当然也可以仅在接入编程电压的电压总线上设置。然而通常情况下，OTP存储器中包括多条位线和多条字线，而接入编程电压的电压总线的根数最多与存储单元块的个数相同，如果仅在字线上或位线上设置限流电阻时，需要设置多个限流电阻，而如果在接入编程电压的电压总线上设置限流电阻时，需要设置的个数最多与存储单元块的个数相同。然而，一般情况下，存储单元块的个数比位线或字线的数量要小。而且，当需要对多根位线或多根字线上的存储单元进行同时编程时，需要对待编程的存储单元对应的所有位线或字线上均设置限流电阻。所以，为了简便起见，优选仅在接入编程电压的电压总线上设置限流电阻。

另外，也可以将上述三个实施例相互结合，形成多个技术方案：如：限流电阻同时设置在字线和位线上，或者，字线和电压总线上，或者，位线和电压总线上，或者字线、位线和电压总线上。

进一步地，该限流电阻RL的电阻值范围优选在100Ω～100kΩ之间。

限流电阻RL的工作原理如下：

当流过限流电阻RL的电流较小时，限流电阻RL上的分压很小，当流过限流电阻RL的电流较大时，限流电阻上的分压增大，从而能够限制过大的电流。

具体在本发明实施例中，在执行编程操作，存储管M2未被击穿时，流过限流电阻RL的电流较小，此时，限流电阻RL上几乎没有压降，不会分压，当存储管M2被击穿后，此时会有很大的电流流过限流电阻，限流电阻会产生分压效果，经过限流电阻RL后的电压减小，从而调整了流向存储单元的电流。由于流向存储单元的电流减小，位于选择管M1沟道中的电子不会获得很高的能量，因而不会成为热电子，因而不会在选择管M1的漏端附近发生碰撞电离产生电子-空穴对。所以，也就不会形成流向衬底的漏电流。

由于衬底上的电流较小，所以衬底的电位变化不大，因而在衬底、源端以及周边N阱之间不会形成寄生三极管导通，进而不会发生闩锁效应。

所以，本发明实施例在所述字线WL、所述位线BL和/或用于接入编程电压的电压总线上设置的限流电阻RL能够防止闩锁效应的发生。

另外，为了减小衬底上的电阻，在本发明提供的OTP存储器中设置有衬底保护环(图4中未示出)，为了减小存储阵列的面积，在本发明提供的OTP存储器中的一个衬底保护环至少包围两个相邻的存储单元cell。然而现有技术中为了防止闩锁效应的发生，在每个存储单元的外围均设置有衬底保护环，这就导致相邻存储单元的间距较大，从而导致OTP存储器的面积较大。因此，相较于现有技术的OTP存储器的面积，本发明提供的OTP存储器的面积相对缩小，有利于降低OTP存储器的硬件成本。

为了尽可能地缩小OTP存储器的面积，作为本发明的一个优选实施例，在整个OTP存储器中只包括一个衬底保护环，该衬底保护环包围整个存储单元阵列。但是，对于存储容量较大的OTP存储器来说，如果只设置一个衬底保护环，该存储器上的寄生电阻会很大，从而会影响存储器的电性能。综合考虑存储器面积和寄生电阻两个因素，进一步优选地，每个衬底保护环内包括预设个存储单元，以使所述OTP存储器的寄生电阻满足预定要求，从而使存储器具有较好的电性能。

另外，在本发明实施例中，一个衬底保护环内至少包括两个相邻的存储单元，因而位于衬底保护环内的相邻存储单元的漏极可以为同一个有源区，即相邻存储单元可以共享一个漏极。相较于现有技术中相邻存储单元的漏极不能共用一根位线的结构，本发明提供的OTP存储器的结构有利于减小存储器的面积。经过试验验证，当存储单元阵列包括四个存储单元时，在每相邻两个存储单元的外围设置一个衬底保护环的OTP存储器的面积相较于现有技术中每个存储单元的外围均设置衬底保护环的OTP存储器的面积减少了50％左右。

需要说明的是，上述实施例中的存储单元是以NMOS管为例进行说明的。实际上，本发明实施例所述存储单元的MOS管也可以为PMOS管。当MOS管为PMOS管时，上述所述的导电类型需要相应地变化，同时MOS管内的载流子也需要有原来的电子替换为空穴。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (4)

1.一种OTP存储器，包括由若干个存储单元组成的存储单元阵列和外围电路结构，每个存储单元包括选择管和存储管，所述外围电路结构包括位线、字线以及用于接入编程电压的电压总线，所述选择管的栅极和所述存储管的栅极连接在字线上，所述选择管的源极或漏极连接在位线上，其特征在于，在所述位线上和/或所述电压总线上设置有限流电阻；

所述OTP存储器还包括衬底保护环，一个所述衬底保护环至少包围两个相邻的存储单元；位于同一所述衬底保护环内的相邻存储单元共享同一个漏极。

2.根据权利要求1所述的OTP存储器，其特征在于，所述用于接入编程电压的电压总线只有一根，其用于向整个所述存储单元阵列提供编程电压。

3.根据权利要求1所述的OTP存储器，其特征在于，所述存储单元阵列包括m个存储单元块，每个所述存储单元块包括多个存储单元，所述用于接入编程电压的电压总线为m根，每个所述存储单元块对应一根所述用于接入编程电压的电压总线。

4.根据权利要求1-3任一项所述的OTP存储器，其特征在于，所述限流电阻的电阻值范围在100Ω～100kΩ之间。