CN106531742B - 改进三维或非门闪存的栅极电容的结构与操作方法 - Google Patents

改进三维或非门闪存的栅极电容的结构与操作方法 Download PDF

Info

Publication number
CN106531742B
CN106531742B CN201510742532.7A CN201510742532A CN106531742B CN 106531742 B CN106531742 B CN 106531742B CN 201510742532 A CN201510742532 A CN 201510742532A CN 106531742 B CN106531742 B CN 106531742B
Authority
CN
China
Prior art keywords
conductive layer
layer
storage unit
dimensional memory
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510742532.7A
Other languages
English (en)
Other versions
CN106531742A (zh
Inventor
程政宪
李致维
古绍泓
吕文彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN106531742A publication Critical patent/CN106531742A/zh
Application granted granted Critical
Publication of CN106531742B publication Critical patent/CN106531742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明实施例提供了一种改进的三维存储单元、阵列、装置及/或类似物以及其方法。该三维存储单元包括一第一导电层与一第三导电层。第三导电层与第一导电层分离。三维存储单元还包括一通道导电层。通道导电层连接第一导电层与第三导电层。通道导电层、第一导电层与第三导电层形成一具有内表面的开口。一介电层沿着开口的内表面设置，开口被第一导电层、通道导电层与第三导电层所围绕。三维存储单元还包括一第二导电层，第二导电层插入且实质上填满一剩余开口部分，剩余开口部分由介电层所形成。第一导电层、介电层与第二导电层被配置以形成阶梯结构。

Description

改进三维或非门闪存的栅极电容的结构与操作方法
技术领域
本发明实施例是有关于一种半导体元件，且特别是有关于一种具有改进栅极电容的三维存储器。
背景技术
半导体元件典型可区分为易失性半导体元件(volatile semiconductor device)或非易失性半导体元件(non-volatile semiconductor device)，易失性半导体元件需要功率(power)以维持存储数据，非易失性半导体元件极限移除功率来源仍可保留资料。非易失性半导体元件的一例子为一闪存装置，通常包括排列于列与行的一存储单元矩阵。矩阵中的每一存储单元包括一晶体管结构，晶体管结构具有一栅极、一漏极以及一定义于漏极与源极之间的通道。每一存储单元位于一字线与一位线的交会(intersection)，其中栅极连接至字线，漏极连接至位线，而源极连接至一源极线，并逐个地连接至共享接地(commonground)。传统快闪存储单元的栅极一般包括一双栅极结构，双栅极结构包括一控制栅极与一浮动栅极，其中浮动栅极悬置(suspend)于两层氧化层之间，以捕捉编程存储单元的电荷。
快闪存储装置可分为或非门(NOR)或与非门(NAND)快闪存储装置。在两者之中，或非门存储装置通过将每个存储单元的一端连接至接地，另一端连接至位线，典型地提供较快的编程与读取速度。利用传统的制造方法，或非门与与非门闪存为二维型态，存储单元存在于一硅基板的二维阵列中。然而，二维结构已展现出其限制，例如由于工艺与装置限制所遭遇的缩放限制(scaling limitation)。因此，提供更快编程与抹除的三维与非门闪存，已发展出堆叠存储单元于彼此顶部的三维结构。因而，本领域中需要增加读取操作的可扩展性(scalability)表现与最大化数据容量特性的三维或非门装置。
发明内容
本发明实施例提供半导体元件，且特别是一种用于例如是三维或非门存储器，具有改进栅极电容的栅极结构。
根据本发明的一方面，提出一种三维存储单元。在一实施例中，三维存储单元包括一第一导电层与一第三导电层。第三导电层与第一导电层分离。三维存储单元还包括一通道导电层。通道导电层连接第一导电层与第三导电层。通道导电层、第一导电层与第三导电层形成一具有内表面的开口。一介电层沿着开口的内表面设置，开口被第一导电层、通道导电层与第三导电层所围绕。三维存储单元还包括一第二导电层，第二导电层插入且实质上填满一剩余开口部分，剩余开口部分由介电层所形成。第一导电层、介电层与第二导电层被配置以形成阶梯结构。
根据本发明的另一方面，提出一种用以改进一非易失性存储元件的栅极电容的装置。在一实施例中，此装置包括一三维存储阵列。三维存储阵列包括多个存储串列。每个存储串列包括多个存储单元及连接一通道线的一端。每个存储单元具有连接一位线的一第一端、连接一源极线的一第二端及连接一字线的一第三端。每对相邻的存储单元共享一位线与一源极线的其中之一。
根据本发明的又一方面，提出一种三维存储器的一存储单元串列的制造方法。在一实施例中，此方法包括提供一叠层结构，叠层结构包括一盖层，一或多个第三导电层、一或多个牺牲层、一或多个第一导电层及一绝缘层；形成一孔洞通过叠层结构的多层；沉积一通道导电层于孔洞中；移除一或多个牺牲层的至少其中之一，以提供一或多个开口，每个开口具有多个内表面；沿着每个开口的内表面沉积一介电层，并形成一剩余开口；沉积一第二导电层于剩余开口中，第二导电层实质上填满剩余开口，其中第一导电层、第二导电层、第三导电层、介电层及绝缘层配置以形成一阶梯结构。
上面的概述仅用于总结一些实施例，以提供对本发明的基本理解。因此，应当理解上述实施例仅为示例，不应该以任何方式被解释为限缩本发明的范围或精神。应当理解除此处总结的实施例，本发明的范围包括许多潜在的实施例，其中一些将在下方进一步描述。
为了对本发明的上述及其他方面有更好的了解，下文特举实施例，并配合所附附图，作详细说明如下：
附图说明
由于已经以一般用语描述本发明的某些实施例，现在将参考附图，附图不一定按比例绘制。
图1A绘示依据本发明实施例的一三维存储器的存储单元串列的剖面图。
图1B绘示依据本发明实施例的存储单元串列的阶梯面示意图。
图1C绘示依据本发明实施例的栅极结构的俯视图。
图2A绘示依据本发明一实施例的电路示意图。
图2B绘示依据本发明一实施例的电路示意图。
图2C、图2D绘示依据本发明一实施例的编程电路示意图。
图2E、图2F绘示依据本发明一实施例的读取电路示意图。
图2G、图2H绘示依据本发明一实施例的抹除电路示意图。
图3A至图3F绘示依据本发明实施例形成一三维存储器的存储单元串列的某些步骤的剖面图。
图4为依据本发明实施例制造存储单元串列的步骤的流程图。
【符号说明】
100、110：存储单元串列
5：盖层
10：绝缘层
20：第一导电层
40：通道导电层
45：介电层
46：下氧化膜
47：氮化膜
48：上氧化膜
50：剩余开口
60：第二导电层
65：第三导电层
202：阶梯
101：开口
115：第二端
120：第一端
130、BL1：位线
140、142、CS1、CS2：共享源极线
150：通道线
160：第一终端
310～360：流程步骤
2000：多维存储阵列
C1、C2、C3：存储单元
WL1、WL2、WL3、WL4：字线
VBL1：位线偏压
VCS1、VCS2：共享源极电压
Vb：电压偏压
VWL1、VWL2：字线电压
具体实施方式
本发明某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本发明的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本发明满足适用的法律要求。
在本说明书与所附的权利要求中，除非上下文内容中明确指出，否则单数形式的「一」、「该」包括多个。举例来说，「一栅极结构」包括多个此栅极结构。
尽管在本文中采用特定的术语，这些术语仅以通用且描述性的意义使用，并非用于限制的目的。除非术语已经被另外定义，否则在此使用的所有术语，包括技术和科学术语，是具有本领域技术人员对本发明所属通常所理解的含义相同的意义。将进一步理解，例如在常用词典中定义的术语，应解释为具有本领域技术人员对本发明所属通常所理解的含义相同的意义。将进一步理解，例如在常用词典中定义的术语，应该被解释为具有与相关领域和本发明的上下文一致的含义。除非本文的公开内容明确地如此定义，否则这种常用术语将不会以理想化或过于正式的意义解释。
在此所用的「一存储单元串列」指的是半导体元件的一种组成，例如一存储装置。存储器装置的非限制性实例包括快闪存储装置(例如，一或非门(NOR)快闪存储装置)。可抹除可编程只读存储器(Erasable programmable read-only memory,EPROM)和电子抹除式只读存储器(electrically erasable read-only memory,EEPROM)装置为快闪存储装置的非限制性例子。本发明的存储单元串列可为一三维存储阵列及/或装置的结构部分，或此三维存储器结构部件的子组件(sub-assembly)的结构部分。
在此所用的「非易失性存储装置」指的是一种即便移除电力供应仍可存储数据的半导体元件。非易失性存储器包括，但并限制于掩模式只读存储器(Mask Read-OnlyMemory)、可编程只读存储器(Programmable Read-Only Memory)、可抹除可编程只读存储器(Erasable Programmable Read-Only Memory)、电子式可抹除可编程只读存储器(Electrically Erasable Programmable Read-Only Memory)以及闪存，例如与非门(NAND)与或非门(NOR)闪存。
在此所用的「基板」可包括任一基本的材料，或装置、电路、外延层(epitaxiallayer)或半导体可形成于其上的材料。一般来说，基板可用于定义构成一半导体元件的基础，或甚至形成半导体元件的基础层的一或多层。基板可包括硅、掺杂硅、锗、硅锗、半导体化合物或其它半导体材料之一或任何组合。
本发明的三维存储器的存储单元串列与其制造方法可改善存储单元串列的电容。因而，提供了一种改善可扩展性的存储结构，例如为三维或非门(NOR)闪存。反过来说，这样的扩充性减少或消除三维存储器产生漏电流的程度。本发明提供一种三维存储器(例如一三维或非门存储器的非易失性存储装置)的存储单元串列及其制造方法，提供随机存取的可扩展的高密度三维存储器。
图1A绘示依据本发明实施例的存储单元串列100的剖面图，存储单元串列100包括一共享源极线、字线与位线。在所绘示的实施例中，存储单元串列100包括存储单元C1、C2与C3。存储单元串列100包括一盖层5、一或多个第三导电层65、一或多个介电层45、一或多个第二导电层60、一或多个第一导电层20以及绝缘层10。存储单元串列100可还包括通道导电层40。
在各种实施例中，盖层5及/或绝缘层10配置以包围(enclose)存储单元串列于两者之间。举例来说，在某些实施例中，盖层5可盖于存储单元串列100的一端，而绝缘层10可绝缘存储单元串列100与三维存储组件/阵列/装置的金属布线(metal routing)。在各种实施例中，盖层5可为及/或作为一基板。举例来说，盖层5可由氧、硅、掺杂硅、锗、硅锗、半导体化合物或其它半导体材料所制造。绝缘层10在各种实施例中可为一氧化层。
在各种实施例中，每个第一导电层20可对应于一共享源极线。在各种实施例中，每个第二导电层60可对应于一或多个字线。第二导电层60可配置以对应(例如包括)多条字线，最高到N条字线的等级。每个第三导电层65可连接至位线，而源极可连接至一源极线，并逐个地连接于共享接地(common ground)。每一第一导电层20、第二导电层60与第三导电层65可由n+多晶、多晶硅层、金属或其他导电材料所制造。
如图所示，介电层45包括阻障层(block layer)、存储层(storage layer)或隧穿层(tunnel layer)至少其中之一。介电层45可包括氧/氮/氧(ONO)层，使阻障层可对应于此处所述的氧化层，存储层可对应于此处所述的氮化层，而隧穿层可对应于此处所述的氧化层。在各种实施例中，介电层45由置换(replacement)所形成。
如图1A所示，存储单元串列包括多个存储单元。举例来说，在此串列中至少有两个存储单元(存储单元C1与存储单元C2)。存储单元C1包括一第一导电层20、一介电层45、一第二导电层60及一第三导电层65。第一导电层20可被称为共享源极线(例如CS1)。第二导电层60可被称为一字线。第三导电层65可被称为一位线。存储单元C2包括一第三导电层65、一介电层45、一第二导电层60及一第一导电层20。第一导电层20可被称为共享源极线(例如CS1)。第二导电层60可被称为一字线。第三导电层65可被称为一位线。存储单元C1与存储单元C2共享(share)相同的第三导电层65(例如具有一共享位线)。同样地，存储单元C2与存储单元C3共享相同的一相同的共享源极线(例如CS1)20。
图1B绘示依据本发明实施例的存储单元串列的阶梯(staircase)面示意图。第一导电层20、介电层45、第二导电层60与第三导电层65构成于一存储单元C1的一阶梯中。同样地，存储单元C2具有如存储单元C1类似的阶梯结构，且共享一相同的位线65。
图1C绘示依据本发明实施例的栅极结构的俯视图。如图所示，栅极结构(例如一非易失性存储装置)包括多条字线(如绘示的WL1、WL2、WL3与WL4)，多条字线与多条位线(例如BL1)交会(intersect)。存储单元位于每条字线与位线的交会点。如图所示，栅极结构包括多条共享源极线(如绘示的CS1与CS2)，多条共享源极线与多条位线(例如BL1)交会。如上所述的各层，举例来说，可绘示为如图1B所述的阶梯202。
因此，多个存储单元串列100可混合成为一三维存储阵列。三维存储阵列可为一非易失性存储装置的一部分，以改善栅极电容(gate capacity)。每个存储单元串列包括多个存储单元(例如C1、C2、C3)。每个存储单元串列如图2A至图2H所示，通过通道导电层40有效地连接至(attach to)通道线150。每个存储单元串列具有一第一端/终端(terminal)/电极有效地连接至一位线。举例来说，存储单元C1可通过一位线端/终端/电极连接至一位线130，位线端/终端/电极包括至少一部分第三导电层65。每个存储单元串列具有一第二端/终端/电极有效地连接至一源极线。举例来说，存储单元C1可通过一源极线端/终端/电极连接至一共享源极线140、142，源极线端/终端/电极包括至少一部分第二导电层60。此外，每个存储单元串列具有一第三端/终端/电极有效地连接至一字线。举例来说，存储单元C1可通过一字线端/终端/电极连接至一字线WL1，字线端/终端/电极包括至少一部分第二导电层60。在各种实施例中，每对相邻的存储单元共享一位线与一源极线其中之一。举例来说，存储单元C1与存储单元C2共享相同的第三导电层65，由于它们共享的位线端/终端/电极，因而共享一位线130。在另一例中，存储单元C2与存储单元C3共享相同的第一导电层20，由于它们共享的源极线端/终端/电极，因而共享一源极线140、142。
图2A绘示依据本发明一实施例的电路示意图。如图2A所示，一多维(multi-dimensional)存储阵列1000包括多个存储单元串列110。在一实施例中，每个存储单元串列110以如图1A至图1C所示的存储单元串列100相同的方式构成。然而，每个存储单元串列110相较于存储单元串列100可具有更多或更少的存储单元(例如每个存储单元串列110可包括多于或少于三个存储单元关联于其中)。每个存储单元串列110包括一第一端120与一第二端115，在一预定方向(例如一垂直方向)中，第一端120构成以连接至一通道线150，第二端115构成以连接至至一位线130。通道线150可连接至每个存储单元串列的通道导电层40。通道线150可提供一操作电压至存储单元串列的每个存储单元的通道导电层40，存储单元串列包括存储单元串列110。
图2B绘示依据本发明一实施例的电路示意图。多维存储阵列2000包括多个存储单元串列110。此存储单元串列110包括一第一端120与一第二端115，在一预定方向中，第一端120构成以连接至一通道线150，第二端115构成以连接至至一位线130。每个存储单元串列110包括至少一存储单元。此至少一存储单元的一第一终端160配置以连接至位线130。
在某些实施例中，此至少一存储单元的第二终端170配置以连接至一共享源极线140、142。如图所示，多个存储单元构成于一平面，此平面包括x平面、y平面或z平面至少其中之一。
图2C至图2H绘示依据本发明实施例的各种电路示意图，例如本发明实施例的编程、读取与抹除电路示意图。如图所示的多维存储单元阵列可选择地包括多个存储单元串列、一第一端与一第二端，如图2A、图2B所述在一预定方向中，第一端构成以连接至一通道线，第二端构成以连接至至一位线。
参照图2C，绘示本发明一实施例的编程电路示意图。如图下方的图例所示，存储单元210包括一编程存储单元(program cell)，而存储单元212包括一抑制存储单元(inhibited cell)。在某些实施例中，非易失性存储装置可操作以执行基于至少部分通道热电子注入(channel hot electron injection)的一编程操作，使得一载流子(carrier)可自通道被注入至介电层。在一实施例中，供应一共享源极电压(例如VCS1＝0V，V为量测单位伏特)至存储单元210(例如编程存储单元)，而未供应一电压偏压(voltage bias)(Vb)，编程操作可于一预定字线电压(例如VWL2＝9.5V)及/或一预定位线电压(例如VBL1＝4.5V)下发生。可选择地，非易失性存储装置可配置通过一抑制操作(inhibition operation)抑制热电子注入，以响应在某些存储单元中施加一不同的电压偏压。抑制操作可防止漏电流(current leakage)以及载流子冲击介电结构对介电(例如介电层45)所造成的伤害。举例来说，施加一共享源极电压(例如VCS1＝0V)于存储单元212(例如抑制存储单元)以及施加一电压偏压(例如Vb＝0、Vb＝3)，抑制操作可于一预定的例如VWL1＝0～Vt-1、VWL2＝9.5V的字线电压及/或例如VBL1＝4.5V的位线电压下发生。
图2D绘示本发明一实施例的编程电路示意图。在某些实施例中，非易失性存储装置可操作以执行基于至少部分FN注入(例如Fowler-Nordheim电子注入或隧穿注入)的一编程操作，使得电荷载流子例如通过一绝缘层注入至一电导体。在一实施例中，供应一共享源极电压(例如VCS1＝0V)至编程存储单元，而未供应一电压偏压，编程操作可于一预定字线电压(例如VWL2＝15V)及/或一预定位线电压(例如VBL1＝0V)下发生。可选择地，非易失性存储装置可配置通过一抑制操作(inhibition operation)抑制FN注入，以回应在此所述在某些存储单元中施加一不同的电压偏压。抑制操作可弱化对应于隧穿层的电场。举例来说，施加一共享源极电压(例如分别施加VCS2＝5V、VCS1＝0V、VCS1＝0V)于存储单元(例如抑制存储单元)以及施加一电压偏压(例如Vb＝0、Vb＝0、Vb＝8)，抑制操作可于一预定的例如VWL2＝15V、VWL1＝0V、VWL2＝15V的字线电压及/或例如VBL2＝5V、VBL1＝0V、VBL1＝0V的位线电压下发生。
图2E、图2F绘示本发明一实施例的读取电路示意图。在某些实施例中，非易失性存储装置可操作以执行一读取操作，使得当一预定电压施加于对应此非易失性存储装置的栅极时，电流可流经通道至位线。在此，位线电压降低(例如下拉)。在一实施例中，供应一共享源极电压(例如VCS1＝0V)至读取存储单元，而未供应一电压偏压，读取操作可于一预定字线电压(例如VWL2＝5～7V)及/或一预定位线电压(例如VBL1＝1V)下发生。可选择地，非易失性存储装置可配置通过一抑制操作减少电流，以响应在某些存储单元中施加一不同的电压偏压。举例来说，施加一共享源极电压(例如分别施加VCS2＝1V、VCS1＝0V、VCS1＝0V)于存储单元(例如抑制存储单元)以及施加一电压偏压(例如Vb＝0、Vb＝0、Vb＝-1)，抑制操作可于一预定的字线电压(例如VWL2＝5～7V、VWL1＝0V、VWL2＝5～7V)及/或位线电压(例如VBL1＝1V、VBL1＝1V、VBL1＝1V)下发生。
图2G至图2H绘示本发明一实施例的抹除电路示意图。在某些实施例中，非易失性存储装置可被配置以执行基于至少部分FN注入的一抹除操作。在此，非易失性存储装置可被配置以设定偏压至一预定值(例如0)以通过一抑制操作抑制FN注入。举例来说，供应一共享源极电压(例如VCS＝0V)至存储单元(例如抑制区块(inhibited block))以及一电压偏压(例如Vb＝8)，抑制操作可于一预定字线电压(例如VWL＝0V)及/或一预定位线电压(例如VBL＝0V)下发生。
图3A至图3F绘示依据本发明实施例形成一三维存储器的存储单元串列100的某些步骤的剖面图。图4提供图3A至图3F所绘示描述的步骤的流程图。始于步骤310，如图3A所示，提供一叠层结构(layered structure)300。叠层结构300包括盖层5、一或多个第三导电层65、一或多个牺牲层15、一或多个第一导电层20及绝缘层10。牺牲层15可由氮化硅(SiN)或其他合适的材料制造。举例来说，叠层结构300包括一盖层5。相邻于盖层5为一第三导电层65。相邻于第三导电层65，但与盖层5位于第三导电层65的相反侧为一牺牲层15。相邻于牺牲层15的侧且相对于第三导电层65为一第一导电层20。叠层结构以一牺牲层15、一第三导电层65、一牺牲层15及一第一导电层20接续下去。叠层结构300可以此方式接续直到终止于一相邻于第一导电层20的绝缘层10中。
参照图4，在步骤320中，如图3B所示形成通道。举例来说，可刻蚀一孔洞30通过叠层结构300，使孔洞30穿过绝缘层10、一或多个第一导电层20、一或多个牺牲层15、及一或多个第三导电层65。在某些实施例中，刻蚀工艺造成了孔洞30，使孔洞30在之后被填满导电材料，以作为每个存储单元的垂直通道。在某些实施例中，孔洞30可垂直于叠层结构300的多层中的至少一层的边界线(boundary line)。
如图4所示，步骤330包括插入或沉积通道导电层40于孔洞30中。举例来说，如图3C所示，通道导电层40可实质上填满孔洞30。在至少一实施例中，通道导电层40包括多晶硅。在某些实施例中，通道导电层40可为金属、硅、或其他合适的材料。
回到图4，在步骤340中，移除一或多个牺牲层15的至少其中之一。图3D绘示移除牺牲层15后的叠层结构300。牺牲层15，例如一氮化硅层可通过一刻蚀工艺移除。移除牺牲层15造成了多个开口101。每个开口由一第一导电层20、一第三导电层65与通道导电层40沿着一边缘围绕。
参照图4，在步骤350中，设置一或多个介电层45。举例来说，如第3E图所示，介电层45可沉积于开口101中。举例来说，介电层45可沿着开口101的内表面沉积。举例来说，介电层45可沿着开口101沉积于开口101中，使一部分介电层45与第一导电层20有共同边界，另一部分介电层45与第三导电层65有共同边界，而又一部分介电层45与通道导电层40有共同边界。可沉积介电层45产生一剩余开口50。如图所示，介电层45包括一ONO层(例如氧/氮/氧层或替代物)。介电层45类似于一层叠结构，具有包括一下氧化膜46、一氮化膜47与一上氧化膜48的多层。
回到图4，在步骤360中，第二导电层60插入或沉积于剩余开口50中。步骤360形成的存储单元串列的剖面图如图3F所绘示。第二导电层60可插入剩余开口50中，以实质上填满剩余开口50。
在本发明一实施例中，第二导电层60可作为例如一字线或一栅极电极。字线或栅极电极可配置以进行读取、抹除或其他编程功能。
本领域所熟知任何额外的步骤接续这些步骤及/或散布期间，用于完成制造存储单元串列。此些步骤可包括形成一第二导电层或一控制栅极层，且可依照栅极结构的设计与期望的属性包括其他额外的步骤。
本发明的一方面提供一存储单元串列、、一三维存储阵列及/或装置，其是依照本发明的方法所制造。
本领域技术人员将想到，于此提出的本发明的多数修改及其他实施例，具有上述说明及相关附图中所提供的教导的益处。因此，应理解本发明并非受限于所揭露的具体实施例，且修改及其他实施例包括于以下的权利要求的范畴内。此外，虽然上述说明及相关附图描述在元件及/或功能的某些例示组合的上下文中的实施例，但应可理解到元件及/或功能的不同组合，可在不违背以下的权利要求的范畴下由替代实施例所提供。于此，举例而言，不同于上面详述的元件及/或功能的组合，亦被考虑为可在某些以下的权利要求中提出。虽然于此采用特定的用语，但它们仅以一通用且描述性的意义使用，不具有限制的目的。
综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作各种的更改与修饰。因此，本发明的保护范围当视权利要求所界定者为准。

Claims (15)

1.一种三维存储单元，其特征在于，包括：
一第一导电层；
一第三导电层，与该第一导电层分离；
一通道导电层，连接该第一导电层与该第三导电层，以形成具有多个内表面的一开口；
一介电层，沿着该开口的该些内表面设置，该开口被该第一导电层、该通道导电层与该第三导电层所围绕；以及
一第二导电层，插入且填满一剩余开放部分，该剩余开放部分由该介电层所形成，
其中该第一导电层、该介电层与该第二导电层配置以形成一阶梯结构。
2.根据权利要求1所述的三维存储单元，其中该第一导电层对应于至少一共享源极线。
3.根据权利要求1所述的三维存储单元，其中该第三导电层对应于至少一位线。
4.根据权利要求1所述的三维存储单元，其中该第二导电层对应于至少一字线。
5.根据权利要求1所述的三维存储单元，其中该介电层包括至少一阻障层、一存储层或一隧穿层。
6.根据权利要求1所述的三维存储单元，其中该第一导电层、该介电层与该第三导电层构成阶梯形，以连接该通道导电层。
7.一种用以改进一非易失性存储元件的栅极电容的装置，其特征在于，该装置包括：
一包括多个存储串列的三维存储阵列，其中每该多个存储串列包括多个存储单元及连接一通道线的一端，每该存储单元具有连接一位线的一第一端、连接一源极线的一第二端及连接一字线的一第三端，且每对相邻的存储单元共享一位线与一源极线的其中之一。
8.根据权利要求7所述的装置，其中对应于该多个存储串列的每个存储串列包括至少一存储单元。
9.根据权利要求8所述的装置，其中至少一该存储单元的一第一终端配置以连接该位线。
10.根据权利要求8所述的装置，其中至少一该存储单元的一第二终端配置以连接一共享源极线。
11.根据权利要求7所述的装置，其中该非易失性存储元件可操作的，以执行一或多个操作，该一或多个操作选自由一编程操作及一读取操作所组成的群组，该编程操作与该读取操作至少部分基于通道热电子注入。
12.根据权利要求11所述的装置，其中该非易失性存储元件配置以通过一抑制操作，抑制该热电子注入操作，响应一不同的电压偏压。
13.根据权利要求7所述的装置，其中该非易失性存储元件是可操作的，以执行一或多个操作，该一或多个操作选自由一编程操作、一读取操作及一抹除操作所组成的群组，该编程操作、该读取操作及该抹除操作至少部分基于FN注入。
14.一种三维存储器的一存储单元串列的制造方法，其特征在于，包括：
提供一叠层结构，该叠层结构包括一盖层，一或多个第三导电层、一或多个牺牲层、一或多个第一导电层及一绝缘层；
形成一孔洞通过该叠层结构的多层；
沉积一通道导电层于该孔洞中；
移除该一或多个牺牲层的至少其中之一，以提供一或多个开口，每个开口具有多个内表面；
沿着每个开口的内表面沉积一介电层，并形成一剩余开口；以及
沉积一第二导电层于该剩余开口中，该第二导电层实质上填满该剩余开口，
其中该第一导电层、该第二导电层、该第三导电层、该介电层及该绝缘层配置以形成一阶梯结构。
15.根据权利要求第14项所述的方法，其特征在于，还包括：
有效地连接该通道导电层至一三维存储阵列的一通道线；
有效地连接该第一导电层至该三维存储阵列的一共享源极；
有效地连接该第二导电层至该三维存储阵列的一字线；及
有效地连接该第三导电层至该三维存储阵列的一位线。
CN201510742532.7A 2015-09-15 2015-11-05 改进三维或非门闪存的栅极电容的结构与操作方法 Active CN106531742B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/854,383 2015-09-15
US14/854,383 US9589982B1 (en) 2015-09-15 2015-09-15 Structure and method of operation for improved gate capacity for 3D NOR flash memory

Publications (2)

Publication Number Publication Date
CN106531742A CN106531742A (zh) 2017-03-22
CN106531742B true CN106531742B (zh) 2019-04-19

Family

ID=58162391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510742532.7A Active CN106531742B (zh) 2015-09-15 2015-11-05 改进三维或非门闪存的栅极电容的结构与操作方法

Country Status (3)

Country Link
US (1) US9589982B1 (zh)
CN (1) CN106531742B (zh)
TW (1) TWI584411B (zh)

Families Citing this family (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910364B2 (en) 2009-10-12 2021-02-02 Monolitaic 3D Inc. 3D semiconductor device
US12027518B1 (en) 2009-10-12 2024-07-02 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11984445B2 (en) 2009-10-12 2024-05-14 Monolithic 3D Inc. 3D semiconductor devices and structures with metal layers
US11374118B2 (en) 2009-10-12 2022-06-28 Monolithic 3D Inc. Method to form a 3D integrated circuit
US10366970B2 (en) 2009-10-12 2019-07-30 Monolithic 3D Inc. 3D semiconductor device and structure
US11018133B2 (en) 2009-10-12 2021-05-25 Monolithic 3D Inc. 3D integrated circuit
US10388863B2 (en) 2009-10-12 2019-08-20 Monolithic 3D Inc. 3D memory device and structure
US11482440B2 (en) 2010-12-16 2022-10-25 Monolithic 3D Inc. 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits
US10497713B2 (en) 2010-11-18 2019-12-03 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11315980B1 (en) 2010-10-11 2022-04-26 Monolithic 3D Inc. 3D semiconductor device and structure with transistors
US11227897B2 (en) 2010-10-11 2022-01-18 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11257867B1 (en) 2010-10-11 2022-02-22 Monolithic 3D Inc. 3D semiconductor device and structure with oxide bonds
US11600667B1 (en) 2010-10-11 2023-03-07 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11024673B1 (en) 2010-10-11 2021-06-01 Monolithic 3D Inc. 3D semiconductor device and structure
US10896931B1 (en) 2010-10-11 2021-01-19 Monolithic 3D Inc. 3D semiconductor device and structure
US11018191B1 (en) 2010-10-11 2021-05-25 Monolithic 3D Inc. 3D semiconductor device and structure
US11158674B2 (en) 2010-10-11 2021-10-26 Monolithic 3D Inc. Method to produce a 3D semiconductor device and structure
US11469271B2 (en) 2010-10-11 2022-10-11 Monolithic 3D Inc. Method to produce 3D semiconductor devices and structures with memory
US11327227B2 (en) 2010-10-13 2022-05-10 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US10943934B2 (en) 2010-10-13 2021-03-09 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11163112B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with electromagnetic modulators
US11694922B2 (en) 2010-10-13 2023-07-04 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11855114B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11133344B2 (en) 2010-10-13 2021-09-28 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11984438B2 (en) 2010-10-13 2024-05-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10998374B1 (en) 2010-10-13 2021-05-04 Monolithic 3D Inc. Multilevel semiconductor device and structure
US10833108B2 (en) 2010-10-13 2020-11-10 Monolithic 3D Inc. 3D microdisplay device and structure
US11855100B2 (en) 2010-10-13 2023-12-26 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US10978501B1 (en) 2010-10-13 2021-04-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US11043523B1 (en) 2010-10-13 2021-06-22 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11437368B2 (en) 2010-10-13 2022-09-06 Monolithic 3D Inc. Multilevel semiconductor device and structure with oxide bonding
US11404466B2 (en) 2010-10-13 2022-08-02 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors
US11063071B1 (en) 2010-10-13 2021-07-13 Monolithic 3D Inc. Multilevel semiconductor device and structure with waveguides
US10679977B2 (en) 2010-10-13 2020-06-09 Monolithic 3D Inc. 3D microdisplay device and structure
US11869915B2 (en) 2010-10-13 2024-01-09 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11929372B2 (en) 2010-10-13 2024-03-12 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11164898B2 (en) 2010-10-13 2021-11-02 Monolithic 3D Inc. Multilevel semiconductor device and structure
US11605663B2 (en) 2010-10-13 2023-03-14 Monolithic 3D Inc. Multilevel semiconductor device and structure with image sensors and wafer bonding
US11495484B2 (en) 2010-11-18 2022-11-08 Monolithic 3D Inc. 3D semiconductor devices and structures with at least two single-crystal layers
US11508605B2 (en) 2010-11-18 2022-11-22 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11164770B1 (en) 2010-11-18 2021-11-02 Monolithic 3D Inc. Method for producing a 3D semiconductor memory device and structure
US11854857B1 (en) 2010-11-18 2023-12-26 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11107721B2 (en) 2010-11-18 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure with NAND logic
US11901210B2 (en) 2010-11-18 2024-02-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11031275B2 (en) 2010-11-18 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11923230B1 (en) 2010-11-18 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11443971B2 (en) 2010-11-18 2022-09-13 Monolithic 3D Inc. 3D semiconductor device and structure with memory
US11735462B2 (en) 2010-11-18 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11784082B2 (en) 2010-11-18 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11862503B2 (en) 2010-11-18 2024-01-02 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11482439B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors
US11018042B1 (en) 2010-11-18 2021-05-25 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11615977B2 (en) 2010-11-18 2023-03-28 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11121021B2 (en) 2010-11-18 2021-09-14 Monolithic 3D Inc. 3D semiconductor device and structure
US11482438B2 (en) 2010-11-18 2022-10-25 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11610802B2 (en) 2010-11-18 2023-03-21 Monolithic 3D Inc. Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes
US11569117B2 (en) 2010-11-18 2023-01-31 Monolithic 3D Inc. 3D semiconductor device and structure with single-crystal layers
US11355381B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11004719B1 (en) 2010-11-18 2021-05-11 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11804396B2 (en) 2010-11-18 2023-10-31 Monolithic 3D Inc. Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers
US11521888B2 (en) 2010-11-18 2022-12-06 Monolithic 3D Inc. 3D semiconductor device and structure with high-k metal gate transistors
US11211279B2 (en) 2010-11-18 2021-12-28 Monolithic 3D Inc. Method for processing a 3D integrated circuit and structure
US11094576B1 (en) 2010-11-18 2021-08-17 Monolithic 3D Inc. Methods for producing a 3D semiconductor memory device and structure
US11355380B2 (en) 2010-11-18 2022-06-07 Monolithic 3D Inc. Methods for producing 3D semiconductor memory device and structure utilizing alignment marks
US11088050B2 (en) 2012-04-09 2021-08-10 Monolithic 3D Inc. 3D semiconductor device with isolation layers
US11594473B2 (en) 2012-04-09 2023-02-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11694944B1 (en) 2012-04-09 2023-07-04 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11476181B1 (en) 2012-04-09 2022-10-18 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11881443B2 (en) 2012-04-09 2024-01-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US10600888B2 (en) 2012-04-09 2020-03-24 Monolithic 3D Inc. 3D semiconductor device
US11735501B1 (en) 2012-04-09 2023-08-22 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11616004B1 (en) 2012-04-09 2023-03-28 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and a connective path
US11410912B2 (en) 2012-04-09 2022-08-09 Monolithic 3D Inc. 3D semiconductor device with vias and isolation layers
US11164811B2 (en) 2012-04-09 2021-11-02 Monolithic 3D Inc. 3D semiconductor device with isolation layers and oxide-to-oxide bonding
US11217565B2 (en) 2012-12-22 2022-01-04 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11961827B1 (en) 2012-12-22 2024-04-16 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11967583B2 (en) 2012-12-22 2024-04-23 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11063024B1 (en) 2012-12-22 2021-07-13 Monlithic 3D Inc. Method to form a 3D semiconductor device and structure
US11018116B2 (en) 2012-12-22 2021-05-25 Monolithic 3D Inc. Method to form a 3D semiconductor device and structure
US11916045B2 (en) 2012-12-22 2024-02-27 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11784169B2 (en) 2012-12-22 2023-10-10 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US11309292B2 (en) 2012-12-22 2022-04-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10600657B2 (en) 2012-12-29 2020-03-24 Monolithic 3D Inc 3D semiconductor device and structure
US11087995B1 (en) 2012-12-29 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10892169B2 (en) 2012-12-29 2021-01-12 Monolithic 3D Inc. 3D semiconductor device and structure
US10651054B2 (en) 2012-12-29 2020-05-12 Monolithic 3D Inc. 3D semiconductor device and structure
US11177140B2 (en) 2012-12-29 2021-11-16 Monolithic 3D Inc. 3D semiconductor device and structure
US11430667B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11004694B1 (en) 2012-12-29 2021-05-11 Monolithic 3D Inc. 3D semiconductor device and structure
US10903089B1 (en) 2012-12-29 2021-01-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11430668B2 (en) 2012-12-29 2022-08-30 Monolithic 3D Inc. 3D semiconductor device and structure with bonding
US11935949B1 (en) 2013-03-11 2024-03-19 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US10325651B2 (en) 2013-03-11 2019-06-18 Monolithic 3D Inc. 3D semiconductor device with stacked memory
US11869965B2 (en) 2013-03-11 2024-01-09 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers and memory cells
US8902663B1 (en) 2013-03-11 2014-12-02 Monolithic 3D Inc. Method of maintaining a memory state
US11398569B2 (en) 2013-03-12 2022-07-26 Monolithic 3D Inc. 3D semiconductor device and structure
US11088130B2 (en) 2014-01-28 2021-08-10 Monolithic 3D Inc. 3D semiconductor device and structure
US10840239B2 (en) 2014-08-26 2020-11-17 Monolithic 3D Inc. 3D semiconductor device and structure
US11923374B2 (en) 2013-03-12 2024-03-05 Monolithic 3D Inc. 3D semiconductor device and structure with metal layers
US10224279B2 (en) 2013-03-15 2019-03-05 Monolithic 3D Inc. Semiconductor device and structure
US11574109B1 (en) 2013-04-15 2023-02-07 Monolithic 3D Inc Automation methods for 3D integrated circuits and devices
US9021414B1 (en) 2013-04-15 2015-04-28 Monolithic 3D Inc. Automation for monolithic 3D devices
US11270055B1 (en) 2013-04-15 2022-03-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11341309B1 (en) 2013-04-15 2022-05-24 Monolithic 3D Inc. Automation for monolithic 3D devices
US11030371B2 (en) 2013-04-15 2021-06-08 Monolithic 3D Inc. Automation for monolithic 3D devices
US11720736B2 (en) 2013-04-15 2023-08-08 Monolithic 3D Inc. Automation methods for 3D integrated circuits and devices
US11487928B2 (en) 2013-04-15 2022-11-01 Monolithic 3D Inc. Automation for monolithic 3D devices
US11031394B1 (en) 2014-01-28 2021-06-08 Monolithic 3D Inc. 3D semiconductor device and structure
US10297586B2 (en) 2015-03-09 2019-05-21 Monolithic 3D Inc. Methods for processing a 3D semiconductor device
US11107808B1 (en) 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
US11056468B1 (en) 2015-04-19 2021-07-06 Monolithic 3D Inc. 3D semiconductor device and structure
US11011507B1 (en) 2015-04-19 2021-05-18 Monolithic 3D Inc. 3D semiconductor device and structure
US10381328B2 (en) 2015-04-19 2019-08-13 Monolithic 3D Inc. Semiconductor device and structure
US10825779B2 (en) 2015-04-19 2020-11-03 Monolithic 3D Inc. 3D semiconductor device and structure
US11956952B2 (en) 2015-08-23 2024-04-09 Monolithic 3D Inc. Semiconductor memory device and structure
US11937422B2 (en) 2015-11-07 2024-03-19 Monolithic 3D Inc. Semiconductor memory device and structure
DE112016004265T5 (de) 2015-09-21 2018-06-07 Monolithic 3D Inc. 3d halbleitervorrichtung und -struktur
US11978731B2 (en) 2015-09-21 2024-05-07 Monolithic 3D Inc. Method to produce a multi-level semiconductor memory device and structure
US11114427B2 (en) 2015-11-07 2021-09-07 Monolithic 3D Inc. 3D semiconductor processor and memory device and structure
US11120884B2 (en) 2015-09-30 2021-09-14 Sunrise Memory Corporation Implementing logic function and generating analog signals using NOR memory strings
US9892800B2 (en) * 2015-09-30 2018-02-13 Sunrise Memory Corporation Multi-gate NOR flash thin-film transistor strings arranged in stacked horizontal active strips with vertical control gates
US10522225B1 (en) 2015-10-02 2019-12-31 Monolithic 3D Inc. Semiconductor device with non-volatile memory
US12016181B2 (en) 2015-10-24 2024-06-18 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US10418369B2 (en) 2015-10-24 2019-09-17 Monolithic 3D Inc. Multi-level semiconductor memory device and structure
US10847540B2 (en) 2015-10-24 2020-11-24 Monolithic 3D Inc. 3D semiconductor memory device and structure
US11296115B1 (en) 2015-10-24 2022-04-05 Monolithic 3D Inc. 3D semiconductor device and structure
US11991884B1 (en) 2015-10-24 2024-05-21 Monolithic 3D Inc. 3D semiconductor device and structure with logic and memory
US11114464B2 (en) 2015-10-24 2021-09-07 Monolithic 3D Inc. 3D semiconductor device and structure
US10256248B2 (en) * 2016-06-07 2019-04-09 Sandisk Technologies Llc Through-memory-level via structures between staircase regions in a three-dimensional memory device and method of making thereof
US11711928B2 (en) 2016-10-10 2023-07-25 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11251149B2 (en) 2016-10-10 2022-02-15 Monolithic 3D Inc. 3D memory device and structure
US11812620B2 (en) 2016-10-10 2023-11-07 Monolithic 3D Inc. 3D DRAM memory devices and structures with control circuits
US11930648B1 (en) 2016-10-10 2024-03-12 Monolithic 3D Inc. 3D memory devices and structures with metal layers
US11869591B2 (en) 2016-10-10 2024-01-09 Monolithic 3D Inc. 3D memory devices and structures with control circuits
US11329059B1 (en) 2016-10-10 2022-05-10 Monolithic 3D Inc. 3D memory devices and structures with thinned single crystal substrates
CN108666319B (zh) * 2017-03-30 2021-09-28 三星电子株式会社 半导体存储器件和制造该半导体存储器件的方法
US10608008B2 (en) 2017-06-20 2020-03-31 Sunrise Memory Corporation 3-dimensional nor strings with segmented shared source regions
US10777566B2 (en) 2017-11-10 2020-09-15 Macronix International Co., Ltd. 3D array arranged for memory and in-memory sum-of-products operations
US10381315B2 (en) * 2017-11-16 2019-08-13 Samsung Electronics Co., Ltd. Method and system for providing a reverse-engineering resistant hardware embedded security module
US10957392B2 (en) 2018-01-17 2021-03-23 Macronix International Co., Ltd. 2D and 3D sum-of-products array for neuromorphic computing system
US10719296B2 (en) 2018-01-17 2020-07-21 Macronix International Co., Ltd. Sum-of-products accelerator array
US10242737B1 (en) 2018-02-13 2019-03-26 Macronix International Co., Ltd. Device structure for neuromorphic computing system
US10635398B2 (en) 2018-03-15 2020-04-28 Macronix International Co., Ltd. Voltage sensing type of matrix multiplication method for neuromorphic computing system
CN109075172B (zh) 2018-06-28 2019-09-03 长江存储科技有限责任公司 用于三维存储器件双侧布线的阶梯结构
WO2020000315A1 (en) * 2018-06-28 2020-01-02 Yangtze Memory Technologies Co., Ltd. Method of forming staircase structures for three-dimensional memory device double-sided routing
US10664746B2 (en) 2018-07-17 2020-05-26 Macronix International Co., Ltd. Neural network system
US11138497B2 (en) 2018-07-17 2021-10-05 Macronix International Co., Ltd In-memory computing devices for neural networks
CN109256391A (zh) * 2018-09-19 2019-01-22 长江存储科技有限责任公司 存储器结构的形成方法
US10622367B1 (en) * 2018-09-26 2020-04-14 Sandisk Technologies Llc Three-dimensional memory device including three-dimensional bit line discharge transistors and method of making the same
US11636325B2 (en) 2018-10-24 2023-04-25 Macronix International Co., Ltd. In-memory data pooling for machine learning
US11562229B2 (en) 2018-11-30 2023-01-24 Macronix International Co., Ltd. Convolution accelerator using in-memory computation
US10672469B1 (en) 2018-11-30 2020-06-02 Macronix International Co., Ltd. In-memory convolution for machine learning
US11934480B2 (en) 2018-12-18 2024-03-19 Macronix International Co., Ltd. NAND block architecture for in-memory multiply-and-accumulate operations
CN109903799B (zh) * 2019-01-29 2021-08-03 华中科技大学 一种可变编程级数的三维闪存阵列单元操作方法
US11119674B2 (en) 2019-02-19 2021-09-14 Macronix International Co., Ltd. Memory devices and methods for operating the same
US10783963B1 (en) 2019-03-08 2020-09-22 Macronix International Co., Ltd. In-memory computation device with inter-page and intra-page data circuits
US11132176B2 (en) 2019-03-20 2021-09-28 Macronix International Co., Ltd. Non-volatile computing method in flash memory
US11296106B2 (en) 2019-04-08 2022-04-05 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11763864B2 (en) 2019-04-08 2023-09-19 Monolithic 3D Inc. 3D memory semiconductor devices and structures with bit-line pillars
US11018156B2 (en) 2019-04-08 2021-05-25 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US10892016B1 (en) 2019-04-08 2021-01-12 Monolithic 3D Inc. 3D memory semiconductor devices and structures
US11158652B1 (en) 2019-04-08 2021-10-26 Monolithic 3D Inc. 3D memory semiconductor devices and structures
WO2020206681A1 (en) * 2019-04-12 2020-10-15 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory device with deposited semiconductor plugs and methods for forming the same
US10910393B2 (en) 2019-04-25 2021-02-02 Macronix International Co., Ltd. 3D NOR memory having vertical source and drain structures
JP2021034486A (ja) * 2019-08-21 2021-03-01 キオクシア株式会社 半導体記憶装置
US11024644B2 (en) 2019-08-22 2021-06-01 Micron Technology, Inc. Integrated assemblies having vertically-spaced channel material segments, and methods of forming integrated assemblies
US11081443B1 (en) 2020-03-24 2021-08-03 Sandisk Technologies Llc Multi-tier three-dimensional memory device containing dielectric well structures for contact via structures and methods of forming the same
US11201169B2 (en) 2020-03-31 2021-12-14 Macronix International Co., Ltd. Memory device and method of fabricating the same
TWI796557B (zh) * 2020-03-31 2023-03-21 旺宏電子股份有限公司 記憶元件及其製造方法
TWI788653B (zh) * 2020-04-07 2023-01-01 旺宏電子股份有限公司 立體記憶體裝置及其製造方法
US11145674B1 (en) 2020-04-07 2021-10-12 Macronix International Co., Ltd. 3D memory device and method of manufacturing the same
US11502128B2 (en) * 2020-06-18 2022-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device and method of forming the same
US11538827B2 (en) * 2020-07-23 2022-12-27 Macronix International Co., Ltd. Three-dimensional memory device with increased memory cell density
US11527553B2 (en) 2020-07-30 2022-12-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional memory device and method
US11737274B2 (en) 2021-02-08 2023-08-22 Macronix International Co., Ltd. Curved channel 3D memory device
US11626517B2 (en) * 2021-04-13 2023-04-11 Macronix International Co., Ltd. Semiconductor structure including vertical channel portion and manufacturing method for the same
US11916011B2 (en) 2021-04-14 2024-02-27 Macronix International Co., Ltd. 3D virtual ground memory and manufacturing methods for same
US11710519B2 (en) 2021-07-06 2023-07-25 Macronix International Co., Ltd. High density memory with reference memory using grouped cells and corresponding operations
TWI795866B (zh) 2021-08-10 2023-03-11 力晶積成電子製造股份有限公司 記憶體結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483194A (zh) * 2007-11-08 2009-07-15 三星电子株式会社 垂直型非易失性存储器器件及其制造方法
CN101651144A (zh) * 2008-06-11 2010-02-17 三星电子株式会社 包括竖直立柱的存储器件及制造和操作该存储器件的方法
CN103855181A (zh) * 2012-11-28 2014-06-11 三星电子株式会社 具有可变电阻层的电阻式随机存取存储器及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101498676B1 (ko) * 2008-09-30 2015-03-09 삼성전자주식회사 3차원 반도체 장치
US8013389B2 (en) * 2008-11-06 2011-09-06 Samsung Electronics Co., Ltd. Three-dimensional nonvolatile memory devices having sub-divided active bars and methods of manufacturing such devices
TWI433302B (zh) * 2009-03-03 2014-04-01 Macronix Int Co Ltd 積體電路自對準三度空間記憶陣列及其製作方法
KR101045073B1 (ko) * 2009-08-07 2011-06-29 주식회사 하이닉스반도체 수직채널형 비휘발성 메모리 소자 및 그 제조 방법
US9000509B2 (en) * 2010-05-31 2015-04-07 Hynix Semiconductor Inc. Three dimensional pipe gate nonvolatile memory device
KR101083637B1 (ko) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 제조 방법
KR20110135692A (ko) * 2010-06-11 2011-12-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101519130B1 (ko) * 2010-10-05 2015-05-12 삼성전자주식회사 비휘발성 메모리 소자 및 그 형성방법
KR101733571B1 (ko) * 2010-11-08 2017-05-11 삼성전자주식회사 3차원 반도체 장치
KR101845954B1 (ko) * 2011-08-23 2018-05-18 에스케이하이닉스 주식회사 수직 구조의 메모리셀을 구비한 비휘발성메모리장치 및 그 제조 방법
KR20130102893A (ko) * 2012-03-08 2013-09-23 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR20130130480A (ko) * 2012-05-22 2013-12-02 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 형성 방법
KR20140134178A (ko) * 2013-05-13 2014-11-21 에스케이하이닉스 주식회사 반도체 장치
KR102061694B1 (ko) * 2013-10-14 2020-01-02 삼성전자주식회사 3차원 크로스 포인트 어레이를 갖는 반도체 메모리 소자
US9236131B1 (en) * 2014-08-04 2016-01-12 Sandisk Technologies Inc. Bias to detect and prevent short circuits in three-dimensional memory device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101483194A (zh) * 2007-11-08 2009-07-15 三星电子株式会社 垂直型非易失性存储器器件及其制造方法
CN101651144A (zh) * 2008-06-11 2010-02-17 三星电子株式会社 包括竖直立柱的存储器件及制造和操作该存储器件的方法
CN103855181A (zh) * 2012-11-28 2014-06-11 三星电子株式会社 具有可变电阻层的电阻式随机存取存储器及其制造方法

Also Published As

Publication number Publication date
US9589982B1 (en) 2017-03-07
TW201711138A (zh) 2017-03-16
US20170077118A1 (en) 2017-03-16
TWI584411B (zh) 2017-05-21
CN106531742A (zh) 2017-03-22

Similar Documents

Publication Publication Date Title
CN106531742B (zh) 改进三维或非门闪存的栅极电容的结构与操作方法
TWI582953B (zh) 半導體記憶裝置及其製造方法
JP3651689B2 (ja) Ｎａｎｄ型不揮発性半導体記憶装置及びその製造方法
US5397726A (en) Segment-erasable flash EPROM
CN102842339B (zh) 一种三维阵列存储器装置及其操作方法
US6191975B1 (en) Non-volatile NAND type semiconductor memory device with stacked gate memory cells and a stacked gate select transistor
CN103258826B (zh) 非易失性存储器件及其操作方法和制造方法
US5173436A (en) Method of manufacturing an EEPROM with trench-isolated bitlines
US9362302B1 (en) Source line formation in 3D vertical channel and memory
JP5172920B2 (ja) 不揮発性半導体記憶装置
CN102709269B (zh) 改良位线电容单一性的3d阵列存储器装置
CN101432820B (zh) 用于擦除及程序化内存器件的方法
CN105895636A (zh) 电荷俘获非易失性存储器件及其制造方法和操作方法
US9978770B2 (en) Semiconductor memory device
US5051795A (en) EEPROM with trench-isolated bitlines
KR20140026148A (ko) 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
CN109003982A (zh) 3d存储器件及其制造方法
CN101438351A (zh) 用于擦除内存器件的方法以及多级程序化内存器件
CN109119424A (zh) 3d存储器件及其制造方法
US20100213529A1 (en) Semiconductor field-effect transistor, memory cell and memory device
CN106449644B (zh) 非易失性存储器体元件及其制作方法
EP0573169A1 (en) Segment-erasable flash EPROM
CN110571223B (zh) 三维存储器及其形成方法、控制方法
WO2008041536A1 (fr) Dispositif de stockage à semi-conducteurs non volatile et son procédé de fonctionnement
TWI400791B (zh) 電性隔離之閘極二極體非揮發記憶體

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant