KR102464304B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102464304B1
KR102464304B1 KR1020160058856A KR20160058856A KR102464304B1 KR 102464304 B1 KR102464304 B1 KR 102464304B1 KR 1020160058856 A KR1020160058856 A KR 1020160058856A KR 20160058856 A KR20160058856 A KR 20160058856A KR 102464304 B1 KR102464304 B1 KR 102464304B1
Authority
KR
South Korea
Prior art keywords
signal
redundancy
word line
refresh
check
Prior art date
Application number
KR1020160058856A
Other languages
English (en)
Other versions
KR20170127940A (ko
Inventor
김재일
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020160058856A priority Critical patent/KR102464304B1/ko
Priority to US15/271,734 priority patent/US9761330B1/en
Publication of KR20170127940A publication Critical patent/KR20170127940A/ko
Application granted granted Critical
Publication of KR102464304B1 publication Critical patent/KR102464304B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/783—Masking faults in memories by using spares or by reconfiguring using programmable devices with refresh of replacement cells, e.g. in DRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C2029/1202—Word line control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802—Address decoder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 리프레쉬 동작시 오동작을 방지할 수 있도록 하는 기술이다. 이러한 본 발명은 리프레쉬신호를 카운팅하여 복수의 리프레쉬 어드레스를 출력하는 리프레쉬 카운터, 리프레쉬 동작시 복수의 리프레쉬 어드레스 중 어느 하나의 특정 리프레쉬 어드레스의 로직 레벨에 따른 체크신호를 생성하고, 리던던시 체크 펄스신호에 대응하여 체크신호를 출력하는 체크신호 생성부, 체크신호와 리던던시 체크 펄스신호 및 복수의 리프레쉬 어드레스에 대응하여 리던던시 셀의 사용 유무에 대한 정보를 저장하고, 리던던시 셀의 사용 유무에 따라 워드라인 제어신호를 출력하는 리던던시 체크부 및 워드라인 제어신호에 대응하여 셀 어레이의 워드라인과 리던던시 워드라인을 선택적으로 인에이블 시키기 위한 로오 어드레스를 제어하는 리프레쉬 제어부를 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것으로, 리프레쉬 동작시 오동작을 방지할 수 있도록 하는 기술이다.
최근 스마트 폰 등을 포함하는 모바일 전자 제품에서 대용량 디램(DRAM)의 수요가 존재한다. 일반적으로, 디램(DRAM)과 같은 반도체 메모리 장치는 메모리 셀에 저장된 데이터가 누설전류에 의하여 변경될 수 있다. 따라서, 메모리 셀에 저장된 데이터를 주기적으로 재충전하기 위하여 리프레쉬(Refresh) 동작이 요구된다
즉, 디램(DRAM)과 같은 동적 반도체 메모리의 메모리 셀은 용량성 소자(capacitive element) 상에 데이터를 저장한다. 용량성 소자로부터의 전하 누설 때문에, 메모리 셀은 주기적으로 리프레쉬 되어야 한다. 리프레쉬 프로세스는 통상적으로, 메모리 셀에 저장된 전하 레벨을 그 원래 상태로 가져오기 위하여 읽기 동작을 수행하는 단계를 포함한다.
특히, DDR SDRAM(Double Data Rate Synchronous DRAM)을 비롯한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 메모리 뱅크를 구비하고 있으며, 다수의 메모리 뱅크 각각은 수천만 개 이상의 메모리 셀을 구비하고 있다. 여기서, 메모리 셀 각각은 셀 커패시터와 셀 트랜지스터로 구성되며, 반도체 메모리 장치는 이 셀 커패시터에 전하를 충전하거나 방전하는 동작을 통해 데이터를 저장한다.
셀 커패시터에 저장된 전하량은 별다른 제어가 없다면 이상적으로 항상 일정해야만 한다. 하지만, 실질적으로는 주변 회로와의 전압 차이로 인하여 셀 커패시터에 저장된 전하량이 변하게 된다.
즉, 셀 커패시터가 충전된 상태에서 전하가 유출되거나 셀 커패시터가 방전된 상태에서 전하가 유입될 수 있다. 이와 같이 셀 커패시터의 전하량이 변화된다는 것은 셀 커패시터에 저장된 데이터가 변화됨을 의미하며, 이는 곧 저장된 데이터의 유실을 의미한다. 반도체 메모리 장치는 이와 같이 데이터가 유실되는 현상을 방지하기 위하여 리프레쉬 동작(refresh operation)을 수행한다.
시간이 지남에 따라 상이한 유형의 리프레쉬 방법이 발전하였다. 보통 오토 리프레쉬(auto refresh) 방법은 메모리 칩 외부에, 리프레쉬 타이머가 존재하고, 컨트롤러에 의해 공급되는 주기적 리프레쉬 명령에 응답하여, 메모리 칩이 리프레쉬 동작을 수행한다.
그리고, 셀프 리프레쉬(self refresh) 방법은 메모리 칩 내부에, 리프레쉬 타이머가 존재하고, 모든 메모리 칩이 컨트롤러로부터의 리프레쉬 시작 명령을 요구한다.
본 발명은 반도체 장치에 관한 것으로, 리프레쉬 동작시 리던던시 셀의 사용 여부에 따른 오동작을 방지할 수 있도록 하는 특징을 갖는다.
본 발명의 실시예에 따른 반도체 장치는, 리프레쉬신호를 카운팅하여 복수의 리프레쉬 어드레스를 출력하는 리프레쉬 카운터; 리프레쉬 동작시 복수의 리프레쉬 어드레스 중 어느 하나의 특정 리프레쉬 어드레스의 로직 레벨에 따른 체크신호를 생성하고, 리던던시 체크 펄스신호에 대응하여 상기 체크신호를 출력하는 체크신호 생성부; 체크신호와 리던던시 체크 펄스신호 및 복수의 어드레스에 대응하여 리던던시 셀의 사용 유무에 대한 정보를 저장하고, 리던던시 셀의 사용 유무에 따라 워드라인 제어신호를 출력하는 리던던시 체크부; 및 워드라인 제어신호에 대응하여 셀 어레이의 워드라인과 리던던시 워드라인을 선택적으로 인에이블 시키기 위한 로오 어드레스를 제어하는 리프레쉬 제어부를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 반도체 장치는, 특정 워드라인 단위로 구분되는 상부 영역과 하부 영역을 포함하고, 워드라인과 리던던시 워드라인의 인에이블에 대응하여 리프레쉬 동작이 수행되는 셀 어레이; 리프레쉬 동작시 복수의 리프레쉬 어드레스 중 어느 하나의 특정 리프레쉬 어드레스의 로직 레벨에 대응하는 체크신호를 생성하고, 리던던시 체크 펄스신호에 대응하여 체크신호를 출력하는 체크신호 생성부; 체크신호와 리던던시 체크 펄스신호 및 복수의 어드레스에 대응하여 리던던시 셀의 사용 유무에 대한 정보를 저장하고, 리던던시 셀의 사용 유무에 따라 워드라인 제어신호를 출력하는 리던던시 체크부; 및 워드라인 제어신호에 대응하여 워드라인과 리던던시 워드라인을 선택적으로 인에이블 시키기 위한 로오 어드레스를 제어하는 리프레쉬 제어부를 포함하는 것을 특징으로 한다.
본 발명의 실시예는 리프레쉬 동작시 리던던시 셀의 사용 여부에 따른 오동작을 방지할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 실시예는 예시를 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
도 1 및 도 2는 반도체 장치의 리프레쉬 동작을 설명하기 위한 도면.
도 3은 반도체 장치의 리프레쉬 동작시 리던던시 셀의 사용 여부에 의한 오동작을 설명하기 위한 도면.
도 4는 본 발명의 실시예에 따른 반도체 장치의 구성도.
도 5는 도 1의 체크신호 생성부의 동작을 설명하기 위한 도면.
도 6은 도 1의 리던던시 체크부에 관한 상세 구성도.
도 7은 도 1의 셀 어레이의 워드라인 인에이블 동작을 설명하기 위한 도면.
도 8은 도 1의 셀 어레이에서 워드라인과 리던던시 워드라인의 리프레쉬 동작을 설명하기 위한 도면.
도 9는 도 1의 셀 어레이에서 워드라인 인에이블 동작에 대한 다른 실시예.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 1 및 도 2는 반도체 장치의 리프레쉬 동작을 설명하기 위한 도면이다.
하나의 트랜지스터와 하나의 캐패시터로 이루어진 메모리 셀의 경우에 커패시터에 데이터가 저장된다. 그런데, 집적도를 높이기 위해 커패시터의 크기가 작아질수록 커패시터에 저장된 차지가 방전되는 시간이 빨라지게 되어 데이터를 장시간 유지하는데 어려움이 있다.
이로 인해, 메모리 셀에 저장된 데이터를 장시간 유지하기 위하여 일정 시간마다 메모리 셀에 저장된 데이터를 재저장하는 리프레쉬 동작을 수행하게 된다.
예를 들어, 도 1에서와 같이, 셀 어레이(10)에서 8K 개(8192 개)의 워드라인 WL을 64ms 마다 리프레쉬 할 수 있다. 따라서, 평균 리프레쉬 간격을 나타내는 리프레쉬 주기(tREFI)는 약 7.8us가 되며, 하나의 메모리 셀에 대해 64ms의 데이터 유지 시간을 가져야 한다.
도 1은 한 번의 리프레쉬 동작시, 8K 개의 워드라인 중 한 개의 워드라인 WL이 인에이블 되는 경우를 나타낸다. 그리고, 한 번의 리프레쉬 명령 REF의 인가시 리프레쉬신호 AREF에 대응하여 2회의 리프레쉬 동작이 연속적으로 수행되는 경우를 나타낸다.
반도체 메모리 장치는 셀의 누설(Leakage) 성분으로 인하여 리프레쉬 동작을 주기적으로 수행하여야 한다. 예를 들어, 64ms 동안에 8K번의 리프레쉬를 수행할 수 있다.
외부적으로는 기 설정된 스펙(Spec)에 의하여 리프레쉬 동작이 수행되지만 반도체 장치의 테크(Tech)가 쉬링크(Shrink) 되면서 셀의 누설 성분이 점점 커지고 있다. 즉, 반도체 장치가 스케일 다운(scale down) 되면서 셀의 데이터 유지 시간은 64ms 수준으로 유지되지 못하게 되었다. 그리고, 한 번의 리프레쉬 명령에 대응하여 리프레쉬 동작을 2회 수행하게 되므로, 주어진 리프레쉬 주기(tRFC) 내에 리프레쉬 동작을 수행하는 것이 어렵다.
이에 따라, 도 2에서와 같이, 한 번의 리프레쉬 명령에 대응하여 복수의 워드라인을 리프레쉬 하는 멀티 워드라인 리프레쉬 방식이 사용되고 있다. 이러한 경우 한 번의 리프레쉬 명령 REF의 인가시 리프레쉬신호 AREF에 대응하여 리프레쉬 동작을 1회 수행하게 된다.
예를 들어, 한 번의 리프레쉬 동작시 셀 어레이(100)에서 8K 개의 워드라인 당 복수의 워드라인 WL1, WLn을 인에이블시킬 수 있다. 도 2의 실시예에서는 셀 어레이(100)의 영역을 상부 영역(110)과 하부 영역(120)으로 구분하게 된다. 그리고, 리프레쉬 동작시 상부 영역(110)에서 4K 개의 워드라인 당 1개의 워드라인 WL1이 인에이블 되고, 하부 영역(120)에서 4K 개의 워드라인 당 1개의 워드라인 WLn이 인에이블 되는 경우를 예시로 한다.
도 3은 반도체 장치의 리프레쉬 동작시 리던던시 셀의 사용 여부에 의한 오동작을 설명하기 위한 도면이다.
반도체 장치의 셀 어레이(100)는 상부 영역(110), 하부 영역(120), 상부 리던던시 셀 어레이(115) 및 하부 리던던시 셀 어레이(125)을 포함한다.
여기서, 상부 리던던시 셀 어레이(115)는 상부 영역(110)에서 결함이 발생한 경우 결함이 발생 된 셀을 로오/컬럼 단위로 치환하기 위한 영역이다. 리페어 동작시 상부 영역(110)에서 결함이 발생되면 상부 영역(110)의 워드라인 WL1을 상부 리던던시 셀 어레이(115)의 리던던시 워드라인 RWL1으로 대체하게 된다.
또한, 하부 리던던시 셀 어레이(125)는 하부 영역(120)에서 결함이 발생한 경우 결함이 발생 된 셀을 로오/컬럼 단위로 치환하기 위한 영역이다. 리페어 동작시 하부 영역(120)에서 결함이 발생되면 하부 영역(120)의 워드라인 WLn을 리던던시 워드라인 RWLn으로 대체하게 된다.
하지만, 멀티 워드라인 리프레쉬 동작을 애니 투 애니(any to any) 방식으로 진행하는 경우 셀 어레이(100)의 8K 개의 워드라인 WL1..WLn..에 대해 리던던시 셀의 사용 유무와 무관하게 리프레쉬 동작이 수행된다.
즉, 애니 투 애니(any to any) 방식에서는 상부 영역(110)에서 결함이 발생한 경우, 상부 리던던시 셀 어레이(115) 및 하부 리던던시 셀 어레이(125) 중 어떤 것으로도 리페어가 가능하게 된다. 마찬가지로, 하부 영역(120)에서 결함이 발생한 경우, 상부 리던던시 셀 어레이(115) 및 하부 리던던시 셀 어레이(125) 중 어떤 것으로도 리페어가 가능하게 된다.
예를 들어, 멀티 워드라인 리프레쉬 동작시 상부 영역(110)의 워드라인 WL1과 하부 영역(120)의 워드라인 WLn이 동시에 인에이블 된다. 상부 영역(110)의 4K 개 워드라인 중 어느 하나의 워드라인 WL1에서 불량이 발생하는 경우를 가정한다. 상부 영역(110)에서 결함의 발생시 반대쪽 하부 영역(120)의 하부 리던던시 셀 어레이(125)로 대체될 수 있다.
그런데, 하부 리던던시 셀 어레이(125)의 리던던시 셀이 이미 사용된 경우 상부 영역(110)의 결함 셀이 제대로 대체되지 않아 오동작이 발생할 수 있다. 이에 따라, 리프레쉬 동작시 멀티 워드라인이 인에이블 되는 경우 리던던시 셀의 사용에 따른 오동작을 방지하기 위한 기술이 필요하다.
도 4는 본 발명의 실시예에 따른 반도체 장치의 구성도이다.
본 발명의 실시예에 따른 반도체 장치는, 펄스 생성부(200), 리프레쉬 카운터(210), 체크신호 생성부(220), 리던던시 체크부(230), 리프레쉬 제어부(240) 및 셀 어레이(100)를 포함한다.
여기서, 펄스 생성부(200)는 리프레쉬신호 REF에 대응하여 셀 어레이(100)의 해당 어드레스에 대하여 리던던시 사용 여부를 체크하기 위한 리던던시 체크 펄스신호 RCP를 생성한다.
그리고, 리프레쉬 카운터(210)는 리프레쉬신호 REF를 카운팅하여 복수의 리프레쉬 어드레스 RA<0:12>를 출력한다. 리프레쉬 카운터(210)는 리프레쉬 명령이 생성될 때마다 리프레쉬 동작이 수행되는 셀에 액세스하기 위한 리프레쉬 어드레스 RA<0:12>를 순차적으로 카운팅한다.
예를 들어, 리프레쉬 카운터(210)는 리프레쉬신호 REF가 하이 레벨의 펄스신호로 천이하는 개수를 카운팅하여 리프레쉬 어드레스 RA<0:12>를 순차적으로 출력할 수 있다. 따라서, 리프레쉬 어드레스 RA<0:12>에 의해 액세스 된 셀 어레이(100)에 대한 리프레쉬 동작이 수행된다.
여기서, 리프레쉬 카운터(210)에서 생성된 리프레쉬 어드레스 RA<0:12> 중 리프레쉬 어드레스 RA<0:11>는 리프레쉬 될 워드라인을 선택하기 위하여 리던던시 체크부(230)와, 리프레쉬 제어부(240)에 출력된다. 그리고, 리프레쉬 카운터(210)에서 생성된 리프레쉬 어드레스 RA<0:12> 중 리프레쉬 어드레스 RA<12>는 체크신호 생성부(220)에 출력된다. 여기서, 리프레쉬 어드레스 RA<12>는 리프레쉬 동작시 셀 어레이(100)의 상부 영역(110)과 하부 영역(120)을 선택하기 위한 신호이다.
본 발명의 실시예에서는 리프레쉬 카운터(210)에서 출력되는 리프레쉬 어드레스 RA<0:12>의 개수를 13개로 설명하였지만, 어드레스의 개수는 이에 한정되는 것이 아니라 변경이 가능하다.
또한, 체크신호 생성부(220)는 인에이블신호 EN의 활성화시 리던던시 체크 펄스신호 RCP와 리프레쉬 어드레스 RA<12>에 대응하여 리던던시 사용 유무를 체크하기 위한 체크신호 A12를 출력한다. 여기서, 체크신호 생성부(220)는 인에이블신호 EN의 활성화시에만 체크신호 A12를 생성하게 되며, 인에이블신호 EN가 비활성화되면 리프레쉬 어드레스 RA<12>를 돈 케어 상태로 인식하게 된다.
그리고, 리던던시 체크부(230)는 리던던시 체크 펄스신호 RCP와, 리프레쉬 어드레스 RA<0:11>와, 체크신호 A12에 대응하여 셀 어레이(100)의 해당 셀이 리던던시 셀로 사용되었는지의 여부를 체크하게 된다.
그리고, 리던던시 체크부(230)는 리던던시 셀의 사용 유무에 대응하여 셀 어레이(100)의 각 워드라인을 제어하기 위한 상부 워드라인 제어신호 NWL_UP와, 상부 리던던시 워드라인 제어신호 RWL_UP와, 하부 워드라인 제어신호 NWL_DN 및 하부 리던던시 워드라인 제어신호 RWL_DN를 리프레쉬 제어부(240)에 출력한다.
여기서, 상부 워드라인 제어신호 NWL_UP는 상부 영역(110)의 워드라인(예를 들면, 워드라인 WL1)을 선택적으로 인에이블 시키기 위한 제어신호이다. 그리고, 상부 리던던시 워드라인 제어신호 RWL_UP는 상부 리던던시 셀 어레이(115)의 리던던시 워드라인(예를 들면, 리던던시 워드라인 RWL1)을 선택적으로 인에이블 시키기 위한 제어신호이다.
그리고, 하부 워드라인 제어신호 NWL_DN는 하부 영역(120)의 워드라인(예를 들면, 워드라인 WLn)을 선택적으로 인에이블시키기 위한 제어신호이다. 그리고, 하부 리던던시 워드라인 제어신호 RWL_DN는 하부 리던던시 셀 어레이(125)의 리던던시 워드라인(예를 들면, 리던던시 워드라인 RWLn)을 선택적으로 인에이블 시키기 위한 제어신호이다.
또한, 리프레쉬 제어부(240)는 리프레쉬신호 REF와, 리프레쉬 어드레스 RA<0:11>와, 상부 워드라인 제어신호 NWL_UP와, 상부 리던던시 워드라인 제어신호 RWL_UP와, 하부 워드라인 제어신호 NWL_DN 및 하부 리던던시 워드라인 제어신호 RWL_DN에 대응하여 리프레쉬 동작을 제어하기 위한 로오 어드레스 RADD를 셀 어레이(100)에 출력한다.
셀 어레이(100)는 로오 및 컬럼 방향으로 복수의 단위 셀을 포함한다. 셀 어레이(100)는 복수의 단위 셀을 포함하며 리프레쉬 제어부(240)의 출력에 따라 메모리 셀의 리프레쉬 동작이 수행된다.
이러한 셀 어레이(100)는 로오 어드레스 RADD에 대응하여 해당하는 멀티 워드라인이 인에이블되어 리프레쉬 동작이 수행된다. 여기서, 로오 어드레스 RADD는 리프레쉬가 수행되어야 할 로오 라인, 즉, 워드라인의 어드레스 정보를 나타낸다.
리프레쉬 동작은 메모리 셀 어레이 안의 각 셀들이 가지는 데이터 유지 시간 안에 적어도 한 번씩 워드라인을 띄워 데이터를 센싱하여 증폭시켜 주는 방식으로 행해진다. 여기서, 데이터 유지 시간이란 셀에 어떤 데이터를 기록한 후 리프레쉬 없이 데이터가 셀에서 유지될 수 있는 시간을 말한다.
리프레쉬 모드에는 노말 동작 중에 라스(/RAS) 및 카스(/CAS) 커맨드를 주기적으로 띄워 내부적으로 어드레스를 생성하여 리프레쉬를 수행하는 오토 리프레쉬 모드와 노말 동작을 하지 않을 때 클럭인에이블 신호(cke)를 인에이블 시키고 내부적으로 커맨드를 생성하여 수행하는 셀프 리프레쉬 모드가 있다. 오토 리프레쉬 모드와 셀프 리프레쉬 모드는 모두 커맨드를 받은 후 리프레쉬 카운터(210)로부터 어드레스를 생성하여 수행되며, 요청이 들어올 때마다 이 어드레스가 순차적으로 증가하는 방식이다.
도 5는 도 1의 체크신호 생성부(220)의 동작을 설명하기 위한 도면이다.
펄스 생성부(200)는 리프레쉬신호 REF의 활성화시 오토 리프레쉬 명령신호 AREF가 인가되면, 리던던시 체크 펄스신호 RCP를 2회 연속적으로 생성한다. 그리고, 리프레쉬 카운터(210)는 리프레쉬 어드레스 RA<12>를 로우 레벨로 출력하다가 하이 레벨로 천이시킨다.
체크신호 생성부(220)는 첫 번째 리던던시 체크 펄스신호 RCP의 활성화시 로우 레벨을 갖는 리프레쉬 어드레스 RA<12>를 입력받는다. 즉, 체크신호 생성부(220)는 리프레쉬 어드레스 RA<12>가 로우 레벨인 경우 체크신호 A12를 로우 레벨로 출력한다.
그리고, 체크신호 생성부(220)는 두 번째 리던던시 체크 펄스신호 RCP의 활성화시 하이 레벨을 갖는 리프레쉬 어드레스 RA<12>를 입력받는다. 즉, 체크신호 생성부(220)는 리프레쉬 어드레스 RA<12>가 하이 레벨인 경우 체크신호 A12를 하이 레벨로 출력한다.
이와 같이, 체크신호 생성부(220)는 첫 번째 리던던시 체크 펄스신호 RCP의 하이 레벨 구간에서 체크신호 A12를 로우 레벨로 출력하고, 두 번째 리던던시 체크 펄스신호 RCP의 하이 레벨 구간에서 체크신호 A12를 하이 레벨로 출력한다.
도 6은 도 1의 리던던시 체크부(230)에 관한 상세 구성도이다.
리던던시 체크부(230)는 퓨즈부(231)와, 비교부(232)와, 래치부(233) 및 워드라인 제어부(234)를 포함한다.
여기서, 퓨즈부(231)는 복수의 퓨즈를 포함하여 셀 어레이(100)의 각 셀에 대한 리페어 정보를 저장하고, 리페어 정보에 대응하는 리페어 어드레스 RPADD를 비교부(232)에 출력한다.
퓨즈부(231)는 셀 어레이(100)의 특성 정보에 대응하는 퓨즈 데이터가 퓨즈 커팅에 따라 미리 저장된다. 예를 들어, 셀 어레이(100)의 각 셀에 대응하여 리페어 셀에 관한 정보를 저장할 수 있다. 그리고, 퓨즈부(231)는 단위 퓨즈 셀이 로오 및 컬럼 방향으로 배열된 어레이 이-퓨즈(ARE; Array E-Fuse)를 포함할 수 있다.
반도체 장치(예를 들어, 디램 : DRAM, Dynamic Random Access Memory)는 매트릭스 형태로 배열되는 복수의 메모리 셀(memory cell) 들로 구성된다. 그런데, 많은 메모리 셀 들 중 하나의 메모리 셀에서라도 결함이 발생하면, 반도체 메모리 장치는 제대로 동작을 수행하지 못하므로 불량 처리된다. 더욱이 반도체 메모리 장치의 고집적화 및 고속화에 따라 결함 셀이 발생 될 확률도 높아진다.
그러므로, 디램의 제조비용을 결정하는 전체 칩 수에 대한 양품 칩 수의 비로 나타내는 수율이 낮아지고 있다. 따라서, 반도체 메모리 장치의 고집적화 및 고속화 방안과 더불어 수율을 향상시키기 위해 결함 셀을 효율적으로 리페어(repair) 하기 위한 방안에 대한 연구가 이루어진다.
결함 셀을 리페어하기 위한 하나의 방법으로 결함 셀을 여분의 다른 셀(redundancy cell)로 대체하는 리페어 회로(repair circuit)를 내장하는 기술이 사용되고 있다. 일반적으로 리페어 회로는 여분의 메모리 셀 들로 이루어지는 컬럼(column)과, 로오(row)로 배열되는 리던던시(redundancy) 컬럼/로오를 구비한다. 그리고, 결함이 발생 된 컬럼/로오를 대신하여 리던던시 컬럼/로오를 선택한다.
즉, 결함 셀을 지정하는 로우 및/또는 컬럼 어드레스 신호가 입력되면 노멀(normal) 메모리 셀 뱅크(block)의 결함 컬럼/로오를 대신하여 리던던시 컬럼/로우가 선택된다.
결함 셀을 지정하는 어드레스(address)를 알아내기 위해 일반적으로 절단 가능한 다수개의 퓨즈(fuse)들이 구비되고, 이들이 선택적으로 절단됨으로써 결함 셀의 어드레스가 프로그램(program) 된다.
그리고, 비교부(232)는 리페어 어드레스 RPADD와, 리프레쉬 어드레스 RA<0:11> 및 체크신호 A12를 비교하여 리던던시 셀의 사용 여부에 대한 정보를 나타내는 리던던시신호 REDUN를 출력한다. 즉, 비교부(232)는 체크신호 A12의 로직 레벨에 대응하여 리페어 어드레스 RPADD와, 리프레쉬 어드레스 RA<0:11>를 비교하여 리던던시신호 REDUN를 출력한다.
예를 들어, 비교부(232)는 체크신호 A12가 로우 레벨인 경우 리페어 어드레스 RPADD와, 리프레쉬 어드레스 RA<0:11>를 비교하여 로우 레벨을 갖는 리던던시신호 REDUN를 출력할 수 있다. 반면에, 비교부(232)는 체크신호 A12가 하이 레벨인 경우 리페어 어드레스 RPADD와, 리프레쉬 어드레스 RA<0:11>를 비교하여 하이 레벨은 갖는 리던던시신호 REDUN를 출력할 수 있다.
즉, 비교부(232)는 체크신호 A12가 로우 레벨인 경우 리프레쉬 어드레스 RA<0:11>를 리페어 어드레스 RPADD와 비교하여 상부 영역(110)의 리던던시 셀 어레이(115)가 사용되었는지에 대한 여부를 체크하게 된다. 그리고, 비교부(232)는 체크신호 A12가 하이 레벨인 경우 리프레쉬 어드레스 RA<0:11>를 리페어 어드레스 RPADD와 비교하여 하부 영역(120)의 하부 리던던시 셀 어레이(125)가 사용되었는지에 대한 여부를 체크하게 된다.
또한, 래치부(233)는 리던던시 체크 펄스신호 RCP에 대응하여 리던던시 셀의 사용 유무를 나타내는 리던던시신호 REDUN를 래치한다. 이러한 래치부(233)는 제 1래치 L1와 제 2래치 L2를 포함한다. 리던던시 체크 펄스신호 RCP 중 첫 번째로 인에이블 되는 펄스신호를 제 1리던던시 체크 펄스신호 RCP1라 하고, 두 번째로 인에이블 되는 펄스신호를 제 2리던던시 체크 펄스신호 RCP2라 한다.
여기서, 제 1래치 L1는 제 1리던던시 체크 펄스신호 RCP1가 인에이블 되는 구간에서 리던던시신호 REDUN를 래치하여 리던던시 인에이블신호 REDUN_EN1를 출력한다. 즉, 제 1래치 L1는 체크신호 A12가 로우 레벨인 구간에서 리던던시 인에이블신호 REDUN_EN1를 출력한다. 예를 들어, 제 1래치 L1는 상부 리던던시 셀 어레이(115)가 사용된 경우 리던던시 인에이블신호 REDUN_EN1를 하이 레벨로 출력할 수 있다.
그리고, 제 2래치 L2는 제 2리던던시 체크 펄스신호 RCP2가 인에이블 되는 구간에서 리던던시신호 REDUN를 래치하여 리던던시 인에이블신호 REDUN_EN2를 출력한다. 즉, 제 2래치 L2는 체크신호 A12가 하이 레벨인 구간에서 리던던시 인에이블신호 REDUN_EN2를 출력한다. 예를 들어, 제 2래치 L2는 하부 리던던시 셀 어레이(125)가 사용된 경우 리던던시 인에이블신호 REDUN_EN2를 하이 레벨로 출력할 수 있다.
또한, 워드라인 제어부(234)는 리던던시 인에이블신호 REDUN_EN1, REDUN_EN2에 대응하여 리던던시 셀의 사용 유무에 대응하여 셀 어레이(100)의 각 워드라인을 제어하기 위한 상부 워드라인 제어신호 NWL_UP와, 상부 리던던시 워드라인 제어신호 RWL_UP와, 하부 워드라인 제어신호 NWL_DN 및 하부 리던던시 워드라인 제어신호 RWL_DN를 제어한다.
이러한 워드라인 제어부(234)는 상부 워드라인 구동신호 생성부(235)와, 하부 워드라인 구동신호 생성부(236)를 포함한다.
여기서, 상부 워드라인 구동신호 생성부(235)는 리던던시 인에이블신호 REDUN_EN1에 대응하여 셀 어레이(100)의 상부 영역(110)을 제어하기 위한 상부 워드라인 제어신호 NWL_UP와, 상부 리던던시 셀 어레이(115)를 제어하기 위한 상부 리던던시 워드라인 제어신호 RWL_UP를 제어한다. 예를 들어, 상부 워드라인 구동신호 생성부(235)는 리던던시 인에이블신호 REDUN_EN1가 하이 레벨인 경우 상부 워드라인 제어신호 NWL_UP를 디스에이블 시킬 수 있다.
그리고, 하부 워드라인 구동신호 생성부(236)는 리던던시 인에이블신호 REDUN_EN2에 대응하여 셀 어레이(100)의 하부 영역(120)을 제어하기 위한 하부 워드라인 제어신호 NWL_DN와, 하부 리던던시 셀 어레이(125)를 제어하기 위한 하부 리던던시 워드라인 제어신호 RWL_DN를 제어한다. 예를 들어, 하부 워드라인 구동신호 생성부(236)는 리던던시 인에이블신호 REDUN_EN2가 하이 레벨인 경우 하부 워드라인 제어신호 NWL_DN를 디스에이블 시킬 수 있다.
도 7은 도 1의 셀 어레이(100)의 워드라인 인에이블 동작을 설명하기 위한 도면이다.
수많은 셀 중에서 한 개라도 결함이 있으면 메모리로서 제구실을 하지 못하고 불량품으로 처리된다. 하지만, 메모리의 집적도가 증가함에 따라 확률적으로 셀 결함이 발생할 확률이 높은데도 불구하고 메모리 셀 전체를 불량품으로 폐기한다는 것을 수율(Yield)을 낮추는 비효율적인 방법이다.
이를 위해, 셀 어레이(100) 내에 리던던트(Redundant) 메모리 셀을 구비하고, 셀에 결함이 발생되면 불량 셀을 리던던트 메모리 셀로 대체하여 수율을 향상시키고 있다. 이러한 반도체 메모리 장치는 데이터를 저장하기 위한 다수의 노멀 워드라인 WL1~WLn을 포함하는 상부 영역(110), 하부 영역(120)과, 노멀 메모리 블럭의 불량 노멀 워드라인을 대체하기 위한 다수의 리던던시 워드라인 RWL1~RWLn을 포함하는 상부 리던던시 셀 어레이(115), 하부 리던던시 셀 어레이(125)를 포함한다.
셀 어레이(100)의 상부 영역(110)은 워드라인 WL1과 리던던시 워드라인 RWL1에 의해 리프레쉬 동작이 수행된다. 그리고, 셀 어레이(100)의 하부 영역(120)은 워드라인 WLn과 리던던시 워드라인 RWLn에 의해 리프레쉬 동작이 수행된다.
리던던시 체크부(230)는 셀 어레이(100)의 상부 영역(110)과 하부 영역(120)에서 리던던시 셀이 사용되었는지의 여부를 판단한다. 이에 따라, 리프레쉬 제어부(240)는 로오 어드레스 RADD에 따라 셀 어레이(100)의 워드라인 WL1~WLn과 리던던시 워드라인 RWL1~RWLn을 선택적으로 인에이블 시키거나 디스에이블시킨다.
예를 들어, 리프레쉬 동작시 셀 어레이(100)의 상부 영역(110)의 워드라인 WL1과, 하부 영역(120)의 워드라인 WLn을 모두 활성화시키는 경우를 가정한다. 만약, 리던던시 인에이블신호 REDUN_EN2가 인에이블되면, 리던던시 체크부(230)는 하부 영역(120)의 리던던시 셀이 사용되었다고 판단한다. 그러면, 상부 영역(110)의 워드라인 WL1 만 인에이블 되고, 하부 영역(120)을 리프레쉬 하기 위한 워드라인 WLn은 디스에이블시킨다.
도 8은 도 1의 셀 어레이(100)에서 워드라인과 리던던시 워드라인의 리프레쉬 동작을 설명하기 위한 도면이다.
본 발명의 실시예는 도 7에서와 같이 하부 리던던시 셀 어레이(125)가 사용된 경우 상부 영역(110)의 워드라인 WL1을 먼저 리프레쉬 한다. 그리고, 상부 영역(110)의 리프레쉬를 완료한 후, 상부 리던던시 셀 어레이(115)를 리프레쉬 하는 별도의 구간 동안 상부 리던던시 셀 어레이(115)의 리던던시 워드라인 RWL1을 리프레쉬 할 수 있다.
반대로, 본 발명의 실시예는 상부 리던던시 셀 어레이(115)가 사용된 경우 하부 영역(120)의 워드라인 WLn을 먼저 리프레쉬 한다. 그리고, 하부 영역(120)의 리프레쉬를 완료한 후, 하부 리던던시 셀 어레이(125)를 리프레쉬 하는 별도의 구간 동안 하부 리던던시 셀 어레이(125)의 리던던시 워드라인 RWLn을 리프레쉬 할 수 있다.
도 9는 도 1의 셀 어레이(100)에서 워드라인 인에이블 동작에 대한 다른 실시예이다.
셀 어레이(100)의 상부 영역(110)은 워드라인 WL1과 리던던시 워드라인 RWL1에 의해 리프레쉬 동작이 수행된다. 리던던시 체크부(230)는 셀 어레이(100)의 상부 영역(110)과 하부 영역(120)에서 리던던시 셀이 사용되었는지의 여부를 판단한다. 이에 따라, 리프레쉬 제어부(240)는 로오 어드레스 RADD에 따라 셀 어레이(100)의 워드라인과 리던던시 워드라인을 선택적으로 인에이블 시키거나 디스에이블시킨다.
예를 들어, 리프레쉬 동작시 셀 어레이(100)의 상부 영역(110)의 워드라인 WL1과, 하부 영역(120)의 워드라인 WLn을 모두 활성화시키는 경우를 가정한다. 만약, 리던던시 인에이블신호 REDUN_EN2가 인에이블되면, 리던던시 체크부(230)는 하부 영역(120)의 리던던시 셀이 사용되었다고 판단한다.
그러면, 상부 영역(110)의 워드라인 WL1 만 인에이블 되고, 하부 영역(120)을 리프레쉬 하기 위한 워드라인 WLn은 디스에이블시킨다. 그리고, 상부 영역(110)이 리프레쉬 동작을 수행하는 동안 하부 리던던시 셀 어레이(125)의 리던던시 워드라인 RWLn을 순차적으로 리프레쉬 할 수 있다. 이에 따라, 멀티 워드라인 리프레쉬 동작 구간에서 상부 영역(110)만 리프레쉬 동작을 수행하는 경우, 하부 리던던시 셀 어레이(125)를 리프레쉬 하는 구간으로 활용할 수 있도록 한다.
본 발명의 실시예에서는 반도체 장치의 셀프 리프레쉬 단위를 4K 로 설명하였으나, 본 발명의 실시예는 이에 한정되는 것이 아니라 다른 단위로 설정될 수도 있다.
본 발명의 실시예가 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 실시예에 따른 범위는 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (20)

  1. 리프레쉬신호를 카운팅하여 복수의 리프레쉬 어드레스를 출력하는 리프레쉬 카운터;
    리프레쉬 동작시 상기 복수의 리프레쉬 어드레스 중 어느 하나의 특정 리프레쉬 어드레스의 로직 레벨에 따른 체크신호를 생성하고, 리던던시 체크 펄스신호에 대응하여 상기 체크신호를 출력하는 체크신호 생성부;
    상기 체크신호와 상기 리던던시 체크 펄스신호 및 상기 복수의 리프레쉬 어드레스에 대응하여 리던던시 셀의 사용 유무에 대한 정보를 저장하고, 상기 리던던시 셀의 사용 유무에 따라 워드라인 제어신호를 출력하는 리던던시 체크부; 및
    상기 워드라인 제어신호에 대응하여 셀 어레이의 워드라인과 리던던시 워드라인을 선택적으로 인에이블 시키기 위한 로오 어드레스를 제어하는 리프레쉬 제어부를 포함하고,
    상기 리던던시 체크부는
    리던던시 인에이블신호에 대응하여 상기 워드라인 제어신호를 출력하는 워드라인 제어부를 포함하고,
    상기 워드라인 제어부는
    상기 리던던시 인에이블신호 중 제 1리던던시 인에이블 신호의 활성화시 상부 워드라인 제어신호와, 상부 리던던시 워드라인 제어신호를 제어하는 상부 워드라인 구동신호 생성부; 및
    상기 리던던시 인에이블신호 중 제 2리던던시 인에이블 신호의 활성화시 하부 워드라인 제어신호와, 하부 리던던시 워드라인 제어신호를 제어하는 하부 워드라인 구동신호 생성부를 포함하는 것을 특징으로 하는 반도체 장치.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서,
    상기 리던던시 체크 펄스신호를 생성하는 펄스 생성부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 2항에 있어서, 상기 펄스 생성부는
    상기 리프레쉬신호의 활성화시 2회의 펄스신호를 연속적으로 생성하는 것을 특징으로 하는 반도체 장치.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 체크신호 생성부는
    상기 리던던시 체크 펄스신호의 첫 번째 펄스신호에 대응하여 상기 체크신호를 로우 레벨로 출력하고, 상기 리던던시 체크 펄스신호의 두 번째 펄스신호에 대응하여 상기 체크신호를 하이 레벨로 출력하는 것을 특징으로 하는 반도체 장치.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 리던던시 체크부는
    상기 셀 어레이의 리페어 어드레스를 저장하는 퓨즈부;
    상기 리페어 어드레스와 상기 복수의 리프레쉬 어드레스를 비교하여 상기 리던던시 셀의 사용 유무에 대한 리던던시신호를 출력하는 비교부; 및
    상기 리던던시 체크 펄스신호에 대응하여 상기 리던던시신호를 래치하고 상기 리던던시 인에이블신호를 출력하는 래치부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서, 상기 비교부는
    상기 리페어 어드레스와 로우 레벨을 갖는 상기 체크신호를 비교하거나, 상기 리페어 어드레스와 하이 레벨을 갖는 상기 체크신호를 비교하는 것을 특징으로 하는 반도체 장치.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5항에 있어서, 상기 래치부는
    상기 리던던시 체크 펄스신호 중 첫 번째 펄스신호에 대응하여 상기 리던던시신호를 래치하고 상기 제 1리던던시 인에이블신호를 출력하는 제 1래치; 및
    상기 리던던시 체크 펄스신호 중 두 번째 펄스신호에 대응하여 상기 리던던시신호를 래치하고 상기 제 2리던던시 인에이블신호를 출력하는 제 2래치를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 삭제
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 워드라인 제어부는
    상기 제 1리던던시 인에이블신호의 활성화시 상기 상부 워드라인 제어신호를 디스에이블시키는 것을 특징으로 하는 반도체 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1항에 있어서, 상기 워드라인 제어부는
    상기 제 2리던던시 인에이블신호의 활성화시 상기 하부 워드라인 제어신호를 디스에이블시키는 것을 특징으로 하는 반도체 장치.
  11. 특정 워드라인 단위로 구분되는 상부 영역과 하부 영역을 포함하고, 워드라인과 리던던시 워드라인의 인에이블에 대응하여 리프레쉬 동작이 수행되는 셀 어레이;
    리프레쉬 동작시 복수의 리프레쉬 어드레스 중 어느 하나의 특정 리프레쉬 어드레스의 로직 레벨에 대응하는 체크신호를 생성하고, 리던던시 체크 펄스신호에 대응하여 상기 체크신호를 출력하는 체크신호 생성부;
    상기 체크신호와 상기 리던던시 체크 펄스신호 및 상기 복수의 어드레스에 대응하여 리던던시 셀의 사용 유무에 대한 정보를 저장하고, 상기 리던던시 셀의 사용 유무에 따라 워드라인 제어신호를 출력하는 리던던시 체크부; 및
    상기 워드라인 제어신호에 대응하여 상기 워드라인과 상기 리던던시 워드라인을 선택적으로 인에이블 시키기 위한 로오 어드레스를 제어하는 리프레쉬 제어부를 포함하고,
    상기 리던던시 체크부는
    리던던시 인에이블신호에 대응하여 상기 워드라인 제어신호를 출력하는 워드라인 제어부를 포함하고,
    상기 워드라인 제어부는
    상기 리던던시 인에이블 신호 중 제 1리던던시 인에이블 신호의 활성화시 상기 상부 영역의 상부 워드라인 제어신호와, 상부 리던던시 워드라인 제어신호를 제어하는 상부 워드라인 구동신호 생성부; 및
    상기 리던던시 인에이블 신호 중 제 2리던던시 인에이블 신호의 활성화시 상기 하부 영역의 하부 워드라인 제어신호와, 하부 리던던시 워드라인 제어신호를 제어하는 하부 워드라인 구동신호 생성부를 포함하는 것을 특징으로 하는 반도체 장치.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    리프레쉬신호를 카운팅하여 상기 복수의 리프레쉬 어드레스를 출력하는 리프레쉬 카운터를 더 포함하는 것을 특징으로 하는 반도체 장치.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서,
    상기 리던던시 체크 펄스신호를 생성하는 펄스 생성부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13항에 있어서, 상기 펄스 생성부는
    리프레쉬신호의 활성화시 2회의 펄스신호를 연속적으로 생성하는 것을 특징으로 하는 반도체 장치.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 체크신호 생성부는
    상기 리던던시 체크 펄스신호의 첫 번째 펄스신호에 대응하여 상기 체크신호를 로우 레벨로 출력하고, 상기 리던던시 체크 펄스신호의 두 번째 펄스신호에 대응하여 상기 체크신호를 하이 레벨로 출력하는 것을 특징으로 하는 반도체 장치.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 리던던시 체크부는
    상기 셀 어레이의 리페어 어드레스를 저장하는 퓨즈부;
    상기 리페어 어드레스와 상기 복수의 리프레쉬 어드레스를 비교하여 상기 리던던시 셀의 사용 유무에 대한 리던던시신호를 출력하는 비교부; 및
    상기 리던던시 체크 펄스신호에 대응하여 상기 리던던시신호를 래치하고 리던던시 인에이블신호를 출력하는 래치부를 더 포함하는 것을 특징으로 하는 반도체 장치.
  17. ◈청구항 17은(는) 설정등록료 납부시 포기되었습니다.◈
    제 16항에 있어서, 상기 래치부는
    상기 리던던시 체크 펄스신호 중 첫 번째 펄스신호에 대응하여 상기 리던던시신호를 래치하고 상기 제 1리던던시 인에이블신호를 출력하는 제 1래치; 및
    상기 리던던시 체크 펄스신호 중 두 번째 펄스신호에 대응하여 상기 리던던시신호를 래치하고 상기 제 2리던던시 인에이블신호를 출력하는 제 2래치를 포함하는 것을 특징으로 하는 반도체 장치.
  18. 삭제
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 리프레쉬 제어부는
    상기 제 1리던던시 인에이블 신호의 활성화시 상기 상부 영역의 워드라인을 디스에이블시키도록 제어하고,
    상기 제 2리던던시 인에이블 신호의 활성화시 상기 하부 영역의 워드라인을 디스에이블시키도록 제어하는 것을 특징으로 하는 반도체 장치.
  20. ◈청구항 20은(는) 설정등록료 납부시 포기되었습니다.◈
    제 11항에 있어서, 상기 리프레쉬 제어부는
    상기 제 2리던던시 인에이블신호의 활성화시 상기 하부 영역의 워드라인을 디스에이블 시키도록 제어하고, 상기 하부 영역의 리던던시 워드라인을 순차적으로 리프레쉬 하도록 제어하는 것을 특징으로 하는 반도체 장치.
KR1020160058856A 2016-05-13 2016-05-13 반도체 장치 KR102464304B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160058856A KR102464304B1 (ko) 2016-05-13 2016-05-13 반도체 장치
US15/271,734 US9761330B1 (en) 2016-05-13 2016-09-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160058856A KR102464304B1 (ko) 2016-05-13 2016-05-13 반도체 장치

Publications (2)

Publication Number Publication Date
KR20170127940A KR20170127940A (ko) 2017-11-22
KR102464304B1 true KR102464304B1 (ko) 2022-11-08

Family

ID=59752925

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160058856A KR102464304B1 (ko) 2016-05-13 2016-05-13 반도체 장치

Country Status (2)

Country Link
US (1) US9761330B1 (ko)
KR (1) KR102464304B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102471414B1 (ko) * 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110810A1 (en) * 2007-07-11 2010-05-06 Fujitsu Microelectronics Limited Semiconductor memory device and system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3971565B2 (ja) * 2000-11-06 2007-09-05 富士通株式会社 半導体装置及び半導体装置初期設定方法
US6704228B2 (en) * 2001-12-28 2004-03-09 Samsung Electronics Co., Ltd Semiconductor memory device post-repair circuit and method
KR100557712B1 (ko) 2004-11-10 2006-03-07 삼성전자주식회사 반도체 메모리의 리페어 방법 및 장치
KR100772110B1 (ko) * 2006-06-30 2007-11-01 주식회사 하이닉스반도체 로우 어드레스 제어 장치
KR100748460B1 (ko) * 2006-08-16 2007-08-13 주식회사 하이닉스반도체 반도체 메모리 및 그 제어방법
KR20120135642A (ko) 2011-06-07 2012-12-17 에스케이하이닉스 주식회사 워드라인 구동신호 제어 회로 및 이를 구비하는 반도체 메모리 장치와 워드라인 구동 방법
US9171605B1 (en) * 2012-12-21 2015-10-27 Samsung Electronics Co., Ltd. Concentrated address detecting method of semiconductor device and concentrated address detecting circuit using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100110810A1 (en) * 2007-07-11 2010-05-06 Fujitsu Microelectronics Limited Semiconductor memory device and system

Also Published As

Publication number Publication date
US9761330B1 (en) 2017-09-12
KR20170127940A (ko) 2017-11-22

Similar Documents

Publication Publication Date Title
US10770127B2 (en) Apparatuses and methods for managing row access counts
US20220189539A1 (en) Apparatuses and methods for dynamic targeted refresh steals
US11056167B2 (en) Apparatuses for refreshing memory of a semiconductor device
US9269458B2 (en) Semiconductor device enabling refreshing of redundant memory cell instead of defective memory cell
US20220059153A1 (en) Refresh logic circuit layouts thereof
US7522464B2 (en) Dynamic memory refresh configurations and leakage control methods
US11600314B2 (en) Apparatuses and methods for sketch circuits for refresh binning
KR102405054B1 (ko) 메모리 장치 및 메모리 장치의 동작 방법
US11605442B2 (en) Apparatuses and methods for refreshing memories with redundancy
US7266032B2 (en) Memory device having low Vpp current consumption
US10910034B2 (en) Apparatuses and methods for refreshing memory of a semiconductor device
US6940773B2 (en) Method and system for manufacturing DRAMs with reduced self-refresh current requirements
US11417382B2 (en) Apparatuses and methods for skipping wordline activation of defective memory during refresh operations
KR102501651B1 (ko) 리프레쉬 제어 장치
KR102464304B1 (ko) 반도체 장치
US11670356B2 (en) Apparatuses and methods for refresh address masking
US11783881B2 (en) Apparatuses, systems, and methods for direct refresh management commands

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right