KR20170035150A - 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법 - Google Patents

트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법 Download PDF

Info

Publication number
KR20170035150A
KR20170035150A KR1020150133878A KR20150133878A KR20170035150A KR 20170035150 A KR20170035150 A KR 20170035150A KR 1020150133878 A KR1020150133878 A KR 1020150133878A KR 20150133878 A KR20150133878 A KR 20150133878A KR 20170035150 A KR20170035150 A KR 20170035150A
Authority
KR
South Korea
Prior art keywords
temperature information
memory device
training
memory
stress
Prior art date
Application number
KR1020150133878A
Other languages
English (en)
Other versions
KR102389820B1 (ko
Inventor
이종민
최형찬
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150133878A priority Critical patent/KR102389820B1/ko
Priority to US15/210,556 priority patent/US10268409B2/en
Publication of KR20170035150A publication Critical patent/KR20170035150A/ko
Application granted granted Critical
Publication of KR102389820B1 publication Critical patent/KR102389820B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Databases & Information Systems (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명에 따른 메모리 시스템의 동작방법은, 상기 메모리 시스템은 적어도 하나의 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고, 상기 메모리 장치에 대한 제 1 트레이닝 동작을 수행하기 전에, 상기 메모리 장치의 온도정보와 기준온도정보를 비교하는 단계, 상기 비교 결과에 기반하여, 상기 메모리 장치의 온도를 상승시키기 위한 스트레스-업(Stress-Up)동작을 수행하는 단계 및 상기 메모리 장치의 온도 정보가 상기 기준온도정보 이상이 된 때에 상기 메모리 장치에 대한 제 1 트레이닝 동작을 수행하는 단계를 포함한다.

Description

트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법{MEMORY CONTROLLER AND MEMORY SYSTEM CONTROLLING TRAINING OPERATION AND OPERATING METHOD THEREOF}
본 발명은 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법에 관한 것으로, 자세하게는 메모리 장치에 대한 트레이닝 동작시에 메모리 장치의 온도를 관리하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법에 관한 것이다.
고성능 전자 시스템에 널리 사용되고 있는 메모리 장치는 그 용량 및 속도가 증가하고 있다. 메모리 장치의 일예로서 DRAM은 휘발성 메모리(volatile-memory)로서, 커패시터에 저장되어 있는 전하(charge)에 의해 데이터를 판정하는 메모리이다.
메모리 시스템의 부트-업(Boot-Up) 또는 메모리 시스템의 유휴 구간(IDLE TIME) 등에서 메모리 장치에 대한 커맨드, 데이터 등의 셋업/홀드 타임 관련 파라미터들의 최적화를 위한 트레이닝 동작이 수행된다. 이 때, 트레이닝 동작을 수행한 결과, 최적화된 파라미터들은 메모리 시스템의 노말 동작 수행시에 적용된다. 이 때, 트레이닝 동작 수행시의 메모리 장치의 온도와 노말 동작 수행시의 메모리 장치의 온도는 차이가 존재할 수 있다. 트레이닝 메모리 시스템의 고속화 및 고집적화에 따라 커맨드, 데이터 등의 셋업/홀드 타임이 절대적으로 감소하고 있으며, 이에 따라 온도에 의한 커맨드, 데이터 등의 왜곡 및 쉬프트 현상이 발생하는 바, 트레이닝 동작 수행 결과 최적화된 파라미터들은 메모리 시스템의 노말 동작 수행에 적합하지 않을 수 있다.
본 발명의 일 목적은, 트레이닝 동작 이후 노말 동작을 수행하는 메모리 장치의 온도를 고려하여, 메모리 장치에 대한 트레이닝 동작을 수행함으로써, 커맨드, 데이터 등의 셋업/홀드 타임의 최적화를 통해 메모리 시스템 성능을 향상시키는 데 있다.
본 발명에 따른 메모리 시스템의 동작방법은, 상기 메모리 시스템은 적어도 하나의 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고, 상기 메모리 장치에 대한 제 1 트레이닝 동작을 수행하기 전에, 상기 메모리 장치의 온도정보와 기준온도정보를 비교하는 단계, 상기 비교 결과에 기반하여, 상기 메모리 장치의 온도를 상승시키기 위한 스트레스-업(Stress-Up)동작을 수행하는 단계 및 상기 메모리 장치의 온도 정보가 상기 기준온도정보 이상이 된 때에 상기 메모리 장치에 대한 제 1 트레이닝 동작을 수행하는 단계를 포함한다.
또한, 상기 메모리 장치의 온도정보가 상기 기준온도정보보다 낮은 때에, 상기 제 1 트레이닝 동작 수행을 정지시키는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 메모리 장치의 온도정보가 상기 기준온도정보 이상인 때에, 상기 제 1 트레이닝 동작 수행을 재개시키는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 제 1 트레이닝 동작 완료 후 제 2 트레이닝 동작을 수행하기 전에, 상기 메모리 장치의 온도정보와 상기 기준온도정보를 비교하는 단계, 상기 제 2 트레이닝 동작 수행 전의 비교 결과에 기반하여, 상기 메모리 장치의 온도를 상승시키기 위한 상기 스트레스-업 동작을 수행하는 단계 및 상기 메모리 장치의 온도 정보가 상기 기준온도정보 이상이 된 때에 상기 제 2 트레이닝 동작을 수행하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 메모리 시스템의 동작방법은, 상기 메모리 컨트롤러는 외부로부터 외부온도정보를 수신하여, 상기 외부온도정보를 기반으로 상기 기준온도정보로 설정하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 비교 결과에 기반하여, 상기 메모리 장치의 온도를 상승시키기 위한 스트레스-업 동작을 수행하는 단계는, 상기 메모리 장치의 온도정보가 상기 기준온도정보보다 낮은 때에, 스트레스-업 커맨드를 상기 메모리 장치에 제공하는 단계 및 상기 메모리 장치는 상기 스트레스-업 커맨드에 응답하여 상기 스트레스-업 동작을 수행하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 메모리 시스템 동작에 있어서, 상기 메모리 장치의 온도정보를 요청하는 온도정보요청 커맨드를 상기 메모리 장치에 제공하는 단계 및 상기 메모리 장치는 상기 온도정보요청 커맨드에 응답하여, 상기 메모리 장치의 온도정보를 상기 메모리 컨트롤러에 제공하는 단계를 포함하는 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 메모리 시스템의 동작방법은, 상기 메모리 시스템은 마스터 칩 및 상기 마스터 칩과 전기적으로 연결된 슬레이브 칩을 제어하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러로부터 트레이닝 동작 커맨드를 수신하는 단계, 상기 슬레이브 칩은 상기 트레이닝 동작 커맨드에 응답하여, 상기 슬레이브 칩의 온도정보와 기준온도정보를 비교하는 단계 및 상기 비교 결과에 기반하여, 상기 슬레이브 칩은 상기 슬레이브 칩의 온도를 상승시키기 위한 스트레스-업 동작을 수행하는 단계를 포함한다.
또한, 상기 메모리 컨트롤러가 상기 마스터 칩에 대하여 상기 트레이닝 동작을 수행하는 동안에 상기 슬레이브 칩은 상기 스트레스-업 동작을 수행하는 것을 특징으로 한다.
또한, 상기 메모리 시스템의 동작방법은, 상기 메모리 컨트롤러가 상기 스택 메모리 장치에 트레이닝 동작 완료 커맨드를 제공하는 단계 및 상기 슬레이브 칩은 상기 트레이닝 동작 완료 커맨드에 응답하여, 상기 슬레이브 칩의 온도정보와 상기 기준온도정보를 비교하는 동작 및 상기 비교결과에 기반한 상기 스트레스-업 동작을 종료하는 단계를 더 포함하는 것을 특징으로 한다.
메모리 장치에 대한 트레이닝 동작을 수행하기 전에, 메모리 장치의 스트레스-업 동작을 수행함으로써, 메모리 장치의 온도를 상승시켜 트레이닝 동작을 수행할 때의 메모리 장치의 온도를 노말 동작을 수행할 때의 메모리 장치의 온도와 동일 또는 유사하게 만들 수 있다. 이를 통하여, 트레이닝 동작을 수행한 결과, 결정된 파라미터들을 기반으로 메모리 장치가 최적화된 노말 동작을 수행할 수 있다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 2a및 도2b는 도 1에 도시된 메모리 컨트롤러의 일 구현 예를 나타내는 블록도이다.
도 3은 도 1에 도시된 메모리 장치의 일 구현 예를 나타내는 블록도이다.
도 4는 스트레스-업 동작 수행 과정을 설명하기 위한 메모리 장치의 일 구현예를 나타내는 도면이다.
도 5는 본 발명의 다른 일 실시예에 따른 메모리 시스템(20A)을 나타내는 블록도이다.
도 6는 본 발명의 또 다른 일 실시예에 따른 메모리 시스템(20B)을 나타내는 블록도이다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 플로우차트이다.
도 8 은 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 플로우차트이다.
도 9는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다.
도 10은 도 9에 도시된 스택 메모리 장치의 일 구현 예를 나타내는 투시도이다.
도 11은 도 9에 도시된 스택 메모리 장치의 일 구현 예를 나타내는 블록도이다.
도 12 는 도 9에 도시된 트레이닝 온도 관리부의 일 구현예를 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 14는 본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 15는 본 발명의 일실시예에 따른 메모리 시스템을 장착하는 컴퓨팅 시스템을 나타내는 블록도이다.
이하에서는 본 발명의 바람직한 실시예가, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 철저한 이해를 제공할 의도 외에는 다른 의도 없이, 첨부한 도면들을 참조로 하여 상세히 설명될 것이다.
도 1은 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다. 도 1 에 도시된 바와 같이, 메모리 시스템(10)은 메모리 컨트롤러(100) 및 메모리 장치(200)를 포함할 수 있다. 메모리 컨트롤러(100)는 각종 제어신호를 메모리 장치(200)로 제공하여 기록/독출 등의 메모리 동작을 제어한다. 예컨대, 메모리 컨트롤러(100)는 커맨드(CMD) 및 어드레스(ADD)를 메모리 장치(200)로 제공하여 메모리 셀 어레이(210)의 데이터(DATA)를 억세스한다. 커맨드(CMD)는 데이터 기록/독출 등 각종 메모리 동작에 관련된 커맨드를 포함할 수 있으며, 또한 메모리 시스템(10)의 부트-업 시, 유휴 구간 등에서 수행되는 트레이닝 동작과 관련된 커맨드를 포함할 수 있다.
본 발명의 일 실시예에 따라, 메모리 장치(200)는 입출력 인터페이스(210) 및 메모리 코어(220)를 포함할 수 있다. 입출력 인터페이스(210)는 입출력 패드들을 통해 어드레스(ADD), 데이터(DATA) 및 커맨드(CMD)를 수신할 수 있다. 입출력 인터페이스(210)는 어드레스(ADD)를 버퍼링하는 어드레스 버퍼, 데이터(DATA)를 출력하는 데이터 출력 버퍼, 커맨드(CMD)를 디코딩하는 컨트롤 로직 등을 포함할 수 있다. 메모리 코어(220)는 메모리 셀 어레이들, 로우 디코더, 칼럼 디코더를 포함할 수 있다. 메모리 코어(220)는 트레이닝 동작 커맨드에 응답하여, 노말동작모드에서 트레이닝 동작모드로 전환될 수 있다.
본 발명의 일 실시예에 따라, 메모리 컨트롤러(100)는 트레이닝 제어부(110) 및 트레이닝 온도 관리부(120)를 포함할 수 있다. 트레이닝 제어부(110)는 메모리 장치(200)를 메모리 장치(200)의 동작 특성에 맞게 제어하기 위하여, 메모리 스케줄러(미도시)에 의하여 관리될 수 수 있다. 트레이닝 제어부(110)는 메모리 시스템(10)의 부트 업시 또는 유휴 구간 등에서 메모리 장치(200)에 대한 트레이닝 동작을 제어할 수 있다. 구체적으로 트레이닝 제어부(110)는 메모리 장치(200)의 입출력 인터페이스(210)에 대한 트레이닝 동작 및 메모리 코어(220)에 대한 트레이닝 동작을 수행할 수 있다. 트레이닝 제어부(110)는 컨트롤 신호와 클록 신호의 위상, 주기등을 조절하는 컨트롤/클록 트레이닝, 리드 데이터 및 리드 데이터 스트로브 신호의 위상, 주기등을 조절하는 리드 DQ/DQS 트레이닝, 라이트 데이터 및 라이트 데이터 스트로브 신호의 위상, 주기 등을 조절하는 라이트 DQ/DQS 트레이닝 등의 다양한 종류의 트레이닝 동작을 제어할 수 있다. 트레이닝 제어부(110)는 레지스터를 더 포함하여, 메모리 장치(200)에 대한 트레이닝 동작을 수행한 결과 결정된 커맨드(CMD), 데이터(DATA) 등의 최적화된 셋업/홀드 타임 관련 파라미터를 상기 레지스터에 저장할 수 있다.
트레이닝 온도 관리부(120)는 트레이닝 제어부(100)가 메모리 장치(200)에 대한 트레이닝 동작을 제어할 때에, 메모리 장치(200)의 온도를 관리할 수 있다. 예컨대, 메모리 장치(200)에 대한 트레이닝 동작을 수행하기 전에, 트레이닝 온도 관리부(120)는 메모리 장치(200)로부터 메모리 장치(200)의 온도정보를 수신하여, 기준 온도정보와 메모리 장치(200)의 온도정보를 비교할 수 있다. 트레이닝 온도 관리부(120)는 비교결과에 기반하여, 메모리 장치(200)의 온도를 상승시키기 위한 스트레스-업(Stress-Up) 동작 수행을 제어할 수 있다.
기준 온도정보는 메모리 장치(200)가 리드/라이트 동작과 같은 노말 동작을 수행할 때의 메모리 장치(200)의 온도정보를 기반으로 설정될 수 있다. 예컨대, 기준 온도정보는 노말 동작을 수행할 때의 센싱된 메모리 장치(200)의 복수의 온도정보들의 평균값에 해당하거나, 센싱된 메모리 장치(200)의 복수의 온도정보들 중 가장 높거나 낮은 온도정보에 해당할 수 있다. 트레이닝 온도 관리부(120)는 레지스터를 포함하여, 기준 온도정보를 저장할 수 있다.
일 실시예에 따라, 메모리 장치(200)의 온도정보가 상기 기준 온도정보보다 낮은 때에는, 트레이닝 온도 관리부(120)는 메모리 장치(200)에 대한 트레이닝 동작 수행을 정지하도록 트레이닝 제어부(110)를 제어할 수 있다. 또한, 트레이닝 온도 관리부(120)는 메모리 장치(200)의 온도정보가 기준 온도정보 이상이 될 때까지 메모리 장치(200)에 대한 스트레스-업 동작 수행을 제어할 수 있다. 상기 스트레스-업 동작 수행을 통하여, 메모리 장치(200)의 온도정보가 상기 기준 온도정보 이상인 때에는 트레이닝 온도 관리부(120)는 메모리 장치(200)의 온도정보와 상기 기준 온도정보를 비교하는 동작 및 스트레스-업 동작을 중단하고, 메모리 장치(200)에 대한 트레이닝 동작 수행을 재개하도록 트레이닝 제어부(110)를 제어할 수 있다.
전술하였듯이, 트레이닝 제어부(110)는 다양한 종류의 복수의 트레이닝 동작들의 수행을 제어할 수 있다. 이에 따라, 트레이닝 온도 관리부(120)는 트레이닝 제어부(110)가 새로운 트레이닝 동작 수행을 제어할 때마다, 메모리 장치(200)의 온도정보와 기준 온도정보를 비교하고, 비교 결과를 기반으로 메모리 장치(200)에 대한 스트레스-업 동작 수행을 제어할 수 있다. 예컨대, 트레이닝 제어부(110)는 제 1 트레이닝 동작 및 제 2 트레이닝 동작을 수행할 수 있으며, 트레이닝 온도 관리부(120)는 제 1 트레이닝 동작을 시작하기 전에 메모리 장치(200)의 온도정보와 기준 온도정보를 비교하고, 비교 결과를 기반으로 메모리 장치(200)에 대한 스트레스-업 동작 수행을 제어할 수 있다. 스트레스-업 동작 수행을 수행한 결과, 메모리 장치(200)의 온도정보가 기준 온도정보 이상인 때에, 트레이닝 온도 관리부(120)는 트레이닝 제어부(110)가 제 1 트레이닝 동작 수행을 재개하도록 제어할 수 있다. 제 1 트레이닝 동작 수행이 완료되고, 제 2 트레이닝 동작 수행을 시작하기 전에 트레이닝 온도 관리부(120)는 메모리 장치(200)의 온도정보와 기준 온도정보를 비교하고, 비교 결과를 기반으로 메모리 장치(200)에 대한 스트레스-업 동작 수행을 제어할 수 있다. 스트레스-업 동작 수행을 수행한 결과, 메모리 장치(200)의 온도정보가 기준 온도정보 이상인 때에, 트레이닝 온도 관리부(120)는 트레이닝 제어부(110)가 제 2 트레이닝 동작 수행을 재개하도록 제어할 수 있다.
다만, 트레이닝 제어부(110) 및 트레이닝 온도 관리부(120)가 메모리 컨트롤러(100)에 포함된 구성은 발명의 일 실시예로써 이에 국한되지 아니하고, 메모리 장치(200)는 BIST 회로(Buit-in self test circuit)를 포함하는 트레이닝 제어부(110) 및 트레이닝 온도 관리부(120)를 포함할 수 있으며, 전술한 동작과 동일한 동작을 각각 수행할 수 있다. 이하에서는, 메모리 컨트롤러(100)가 트레이닝 제어부(110) 및 트레이닝 온도 관리부(120)를 포함하는 것을 전제하여 서술하도록 하겠다.
이와 같이, 메모리 장치(200)에 대한 트레이닝 동작을 수행하기 전에, 메모리 장치(200)의 스트레스-업 동작을 수행함으로써, 메모리 장치(200)의 온도를 상승시켜 트레이닝 동작을 수행할 때의 메모리 장치(200)의 온도를 노말 동작을 수행할 때의 메모리 장치(200)의 온도와 동일 또는 유사하게 만들 수 있다. 이를 통하여, 트레이닝 동작을 수행한 결과, 결정된 파라미터들을 기반으로 메모리 장치(200)가 최적화된 노말 동작을 수행할 수 있다. 이와 같이, 노말 동작시의 메모리 장치(200)의 온도를 고려한 트레이닝 동작을 수행함으로써, 메모리 시스템의 성능을 향상할 수 있다.
도 2a및 도2b는 도 1에 도시된 메모리 컨트롤러의 일 구현 예를 나타내는 블록도이다. 도 2a에 도시된 바와 같이, 메모리 컨트롤러(100A)는 트레이닝 제어부(110A) 및 트레이닝 온도 관리부(120A)를 포함할 수 있다. 도 2에 도시되지 않았으나, 메모리 컨트롤러(100)는 메모리 장치(200)를 제어하기 위한 각종 다른 기능 블록들을 더 구비할 수 있다. 또한, 도 2 에 도시된 메모리 컨트롤러(100A)의 기능 블록들 및 그 신호 송수신 관계는 하나의 예에 불과한 것으로서, 각종 기능 블록들 및 그 신호 송수신 관계를 변형하여도 본 발명의 실시예들에 따른 각종 기능들을 수행할 수 있다.
도 1 및 도 2a를 참조하면, 트레이닝 온도 관리부(120A)는 온도 정보 비교부(124A) 및 스트레스-업 커맨드 생성부(126A)를 포함할 수 있다. 온도 정보 비교부(124A)는 메모리 장치(200)의 온도정보와 기준 온도정보를 비교하고, 비교결과를 기반하여 트레이닝 동작 수행 및 스트레스-업 동작 여부를 결정할 수 있다. 스트레스-업 커맨드 생성부(126A)는 온도 정보 비교부(124A)에서 스트레스-업 동작을 수행하기로 결정한 때에, 메모리 장치(200)의 스트레스-업 동작을 제어하기 위한 스트레스-업 커맨드를 생성할 수 있다. 다만, 트레이닝 온도 관리부(120A)는 도시된 구성에 한정되지 않으며, 스트레스-업 커맨드 생성부(126A)는 메모리 컨트롤러(100A)의 커맨드 생성부에 포함될 수 있다. 이하, 구체적인 메모리 컨트롤러(100A)의 동작을 서술한다.
트레이닝 제어부(110A)는 메모리 장치(200)에 대한 트레이닝 동작을 수행을 시작하기 전에, 트레이닝 동작의 시작을 알리는 트레이닝 시작신호(TS)를 온도 정보 비교부(124A)에 제공할 수 있다. 온도 정보 비교부(124A)는 트레이닝 시작신호(TS)에 응답하여, 메모리 장치(200)에 메모리 장치의 온도정보(TI)를 요청하는 온도정보요청 커맨드(TR_CMD)를 제공할 수 있다. 온도 정보 비교부(124A)는 메모리 장치(200)로부터 메모리 장치의 온도정보(TI)를 수신하고, 메모리 장치(200)의 온도정보(TI)와 기준 온도정보를 비교할 수 있다. 일 실시예로, 메모리 장치의 온도정보(TI)가 기준 온도정보보다 낮은 때에는, 트레이닝 동작 수행을 정지하기 위하여, 트레이닝 제어부(110A)에 트레이닝 인터럽트신호(TIS)를 제공하고, 스트레스-업 트레이닝 제어부(110A)는 트레이닝 인터럽트신호(TIS)에 응답하여, 트레이닝 동작 수행을 정지할 수 있다. 또한, 메모리 장치(200)의 스트레스-업 동작을 수행하기 위하여, 스트레스-업 커맨드 생성부(126A)에 비교결과신호(CR)를 제공할 수 있다. 스트레스-업 커맨드 생성부(126A)는 비교결과신호(CR)에 기반하여, 메모리 장치(200)의 스트레스-업 동작을 제어하기 위한 스트레스-업 커맨드(SU_CMD)를 메모리 장치(200)에 제공할 수 있다.
온도 정보 비교부(124A)는 메모리 장치(200)의 스트레스-업 동작을 수행한 후에 메모리 장치의 온도정보(TI)를 요청하는 온도정보요청 커맨드(TR_CMD)를 메모리 장치(200)에 제공할 수 있다. 다만, 이에 국한되지 않고, 메모리 장치(200)는 주기적으로 온도 정보 비교부(124A)에 주기적으로 메모리 장치의 온도정보(TI)를 제공할 수 있다. 이 후, 온도 정보 비교부(124A)는 메모리 장치의 온도정보(TI)를 수신하여, 메모리 장치의 온도정보(TI)와 기준 온도정보를 비교할 수 있다. 메모리 장치의 온도정보(TI)가 기준 온도정보 이상인 때에, 온도 정보 비교부(124A)는 트레이닝 동작 수행을 재개하기 위하여, 트레이닝 제어부(110A)에 트레이닝 재개신호(TCS)를 제공하고, 스트레스-업 트레이닝 제어부(110A)는 트레이닝 재개신호(TCS)에 응답하여, 메모리 장치(200)에 트레이닝 커맨드(T_CMD)를 제공하고, 트레이닝 동작 수행을 재개할 수 있다. 또한, 메모리 장치(200)의 스트레스-업 동작을 수행하지 않기 위하여, 스트레스-업 커맨드 생성부(126A)에 비교결과신호(CR)를 제공할 수 있다. 스트레스-업 커맨드 생성부(126A)는 비교결과신호(CR)에 기반하여, 스트레스-업 커맨드(SU_CMD)를 생성하지 않을 수 있다. 이후, 새로운 트레이닝 동작을 수행하기 전에, 메모리 컨트롤러(100A)는 전술한 동작을 다시 수행할 수 있다.
도 2b 는 도 2a 에 도시된 구성과 비교하여, 온도 정보 비교부(124B)는 기준 온도정보 설정부(124B_1)를 더 포함할 수 있으며, 이외의 구성은 동일하다. 기준 온도정보 설정부(124B_1)는 기준정보(REF_TI)를 수신하여, 기준정보(REF_TI)를 기반으로 기준 온도정보를 설정할 수있다. 예컨대, 기준정보(REF_TI)는 메모리 장치(200)의 노말 동작 수행시에 메모리 장치(200)의 온도정보 및 메모리 시스템의 외부 환경의 온도 상태를 나타내는 외부온도정보 중 적어도 하나를 포함할 수 있다. 일 실시예로, 기준 온도정보 설정부(124B_1)는 메모리 시스템의 외부 환경의 온도가 높은 경우에는, 기준 온도정보를 높게 설정를 설정할 수 있다. 더 나아가, 메모리 시스템의 외부 환경의 온도가 낮은 경우에는, 기준 온도정보를 낮게 설정할 수 있다. 이를 통하여, 메모리 시스템의 외부 환경에 맞도록 트레이닝 동작을 수행하여, 최적화된 파라미터를 결정할 수 있다.
도 3은 도 1에 도시된 메모리 장치의 일 구현 예를 나타내는 블록도이다. 도 3에 도시된 메모리 장치(200A)는 단지 하나의 구현 예에 불과한 것으로, 본 발명에 적용되는 메모리 장치의 구성은 다양하게 변형이 가능하다. 메모리 장치(200A)는 하나 이상의 메모리 칩들을 포함할 수 있으며, 도 3에 도시된 메모리 장치(200A)는 어느 하나의 메모리 칩의 구성을 나타낼 수 있다. 메모리 장치(200A)는 메모리 코어(220A), 컨트롤 로직(230A) 및 온도 센서(240A)를 포함할 수 있다. 컨트롤 로직(230A)은 도 1 의 입출력 인터페이스(210)의 내부에 구현될 수 있다.
한편, 메모리 장치(200A)는 DDR SDRAM (Double Data Rate Synchronous Dynamic Ramdom Access Memory), LPDDR (Low Power Double Data Rate) SDRAM, GDDR (Graphics Double Data Rate) SDRAM, RDRAM (Rambus Dynamic Ramdom Access Memory) 등과 같은 동적 랜덤 억세스 메모리(Dynamic Ramdom Access Memory, DRAM)일 수 있다. 반면에, 다른 실시예로서, 메모리 장치(200A)는 트레이닝 동작 수행이 필요한 다른 임의의 메모리 장치가 적용되어도 무방하다. 예컨대, 불휘발성 메모리로서 저항성 메모리 장치가 리프레쉬 동작을 수행하는 경우, 본 발명의 실시예에 따른 메모리 장치(200A)는 불휘발성 메모리여도 무방하다.
컨트롤 로직(230A)은 메모리 장치(200A)의 전반적인 동작을 제어할 수 있으며, 예컨대 컨트롤 로직(230A)은 커맨드 디코더(232A) 및 모드 레지스터(234A)를 포함할 수 있다. 컨트롤 로직(230A)은 메모리 컨트롤러로부터의 커맨드(CMD)에 따라, 트레이닝 동작, 라이트 동작, 리드 동작 등을 수행하도록 제어 신호들을 생성할 수 있다.
또한, 컨트롤 로직(230A)은 메모리 컨트롤러로부터의 온도정보요청 커맨드(TR_CMD), 스트레스-업 커맨드(SU_CMD)에 따라, 메모리 장치(200A)의 온도정보를 요청하기 위한 제어신호들 및 스트레스-업 동작을 위한 제어신호들을 생성할 수 있다. 모드 레지스터(234A)는 메모리 장치(200A)의 동작 환경을 설정하기 위한 정보를 저장하는 다수의 레지스터들을 포함할 수 있으며, 컨트롤 로직(230A)은 모드 레지스터(234A)에 기반하여, 메모리 컨트롤러로부터 특정 커맨드를 수신하였을 때에, 그에 대응되는 제어신호들을 생성할 수 있다.
온도 센서(240A)는 소정의 주기로 메모리 장치(200A)의 온도를 센싱하여, 메모리 장치의 온도정보를 생성할 수 있다. 또한, 온도 센서(240A)는 실시간으로 메모리 장치(200A)의 온도를 센싱하여, 메모리 장치(200A)의 온도정보를 생성할 수 있다. 온도 센서(240A)는 생성된 메모리 장치의 온도정보를 저장하는 레지스터를 포함할 수 있다. 이하, 구체적인 메모리 장치(200A)의 동작을 서술한다.
일 실시예에 따라, 컨트롤 로직(230A)는 메모리 컨트롤러로부터 온도정보요청커맨드(TR_CMD)를 수신하고, 온도정보요청커맨드(TR_CMD)를 온도정보요청신호(TR)로 디코딩하여 온도 센서(240A)에 제공할 수 있다. 온도 센서(240A)는 온도정보요청신호(TR)에 응답하여, 메모리 장치의 온도정보(TI)를 메모리 컨트롤러에 제공할 수 있다. 또한, 컨트롤 로직(230A)은 메모리 컨트롤러로부터 스트레스-업 커맨드(SU_CMD)를 수신하고, 스트레스-업 커맨드(SU_CMD)를 스트레스-업 제어신호(SCS)로 디코딩하여 메모리 코어(220A)에 제공할 수 있다. 스트레스-업 제어신호(SCS)에 응답하여, 메모리 코어(220A)는 스트레스-업 동작을 수행할 수 있다. 스트레스-업 동작은 메모리 코어(220A)의 온도를 상승시키기 위한 동작으로써, 메모리 코어(220A)의 온도를 상승시키는 다양한 동작이 스트레스-업 동작에 해당될 수 있다. 예컨대, 스트레스-업 동작은 모드 레지스터(234A)에 저장된 소정의 패턴 데이터를 메모리 코어(220A)에 라이트하는 동작이거나, 메모리 장치(200A)에 대한 리프레쉬 동작일 수 있다. 스트레스-업 동작을 수행한 후에, 온도 센서(240A)는 메모리 장치(200A)의 온도를 센싱하여 메모리 장치의 온도정보(TI)를 갱신할 수 있으며, 온도정보요청신호(TR)를 수신한 때에, 갱신된 메모리 장치의 온도정보(TI)를 메모리 컨트롤러에 제공할 수 있다.
도 4는 스트레스-업 동작 수행 과정을 설명하기 위한 메모리 장치의 일 구현예를 나타내는 도면이다. 도 4에 도시된 바와 같이, 메모리 장치(200B)는 컨트롤 로직(230B), 리프레쉬 어드레스 생성부(260B) 및 메모리 코어(220B)를 포함할 수 있다. 컨트롤 로직(230B)은 메모리 컨트롤러로부터 스트레스-업 커맨드(SU_CMD)를 수신한 때에, 모드 레지스터(234B)에 기반하여, 메모리 장치(200A)의 리프레쉬 동작을 제어하기 위한 리프레쉬 제어신호(REF_CS)로 디코딩할 수 있다. 리프레쉬 어드레스 생성부(260B)는 리프레쉬 제어신호(REF_CS)에 응답하여, 메모리 코어(220B)의 메모리 셀 어레이에서 리프레쉬가 수행될 로우를 선택하기 위한 리프레쉬 어드레스(REF_ADD)를 생성할 수 있다. 예컨대, 리프레쉬 어드레스 생성부(260B)는 그 내부에 카운터(미도시)를 포함할 수 있으며, 카운터의 카운팅 동작에 따라 그 값이 증가하는 리프레쉬 어드레스(REF_ADD)를 순차적으로 생성할 수 있다.
리프레쉬 제어신호(REF_CS) 및 리프레쉬 어드레스(REF_ADD)에 기반하여, 메모리 코어(220B)의 메모리 셀 어레이에 대한 리프레쉬 동작을 수행할 수 있다. 즉, 스트레스-업 동작은 리프레쉬 동작일 수 있으며, 메모리 코어(220B)의 메모리 셀 어레이에 리프레쉬 전압을 인가하는 리프레쉬 동작을 수행함으로써, 메모리 코어(220B)의 온도를 상승시킬 수 있다.
도 5는 본 발명의 다른 일 실시예에 따른 메모리 시스템(20A)을 나타내는 블록도이다. 도 5에 도시된 바와 같이, 메모리 시스템(20A)은 메모리 컨트롤러(300A) 및 메모리 모듈(400A)을 포함할 수 있다. 메모리 모듈(400A)는 복수의 메모리 장치들(410A)을 포함할 수 있다. 각각의 메모리 장치들(410A)은 도 1, 도3 및 도4 에서 서술한 메모리 장치와 대응되며, 메모리 컨트롤러(300A)는 도 1 및 도 2a에서 서술한 메모리 컨트롤러와 대응되는 바, 이에 대한 자세한 설명은 생략한다. 이하, 메모리 시스템(20A)의 구체적인 동작을 서술한다.
도 5를 참조하면, 트레이닝 제어부(310A)는 복수의 메모리 장치(410A)에 대하여, 동시에 트레이닝 동작 수행을 제어할 수 있다. 예컨대, 메모리 모듈이 DIMM(Double in-line memory module)일 수 있으며, 복수의 메모리 장치들(410A)은 하나의 랭크 단위일 수 있다. 트레이닝 제어부(310A)는 랭크 단위로 트레이닝 동작을 수행할 수 있다. 다만, 이에 국한되지 않고, 커맨드/어드레스 버스를 공유하는 랭크들에 대하여 동시에 트레이닝 동작을 수행할 수 있다.
트레이닝 제어부(310A)는 복수의 메모리 장치들(410A)에 대한 트레이닝 동작을 수행을 시작하기 전에, 트레이닝 동작의 시작을 알리는 트레이닝 시작신호(TS)를 온도 정보 비교부(324A)에 제공할 수 있다. 온도 정보 비교부(324A)는 트레이닝 시작신호(TS)에 응답하여, 각각의 메모리 장치들(410A)에 메모리 장치의 온도정보(TI_1~TI_n)를 요청하는 온도정보요청 커맨드(TR_CMD)를 제공할 수 있다. 온도 정보 비교부(324A)는 각각의 메모리 장치들(410A)로부터 메모리 장치의 온도정보들(TI_1~TI_n)을 수신하고, 메모리 장치의 온도정보들(TI_1~TI_n)과 기준 온도정보를 비교할 수 있다. 일 실시예로, 온도 정보 비교부(324A)는 메모리 장치의 온도정보들(TI_1~TI_n)의 평균값에 해당하는 메모리 장치의 평균온도정보를 연산할 수 있으며, 메모리 장치의 평균온도정보와 기준 온도정보를 비교할 수 있다. 또 다른 실시예로, 온도 정보 비교부(324A)는 메모리 장치의 온도정보들(TI_1~TI_n) 중 가장 낮은 메모리 장치의 온도정보를 선택할 수 있으며, 선택된 가장 낮은 메모리 장치의 온도정보와 기준 온도정보를 비교할 수 있다. 이하, 선택된 가장 낮은 메모리 장치의 온도정보는 제 1 메모리 장치의 온도정보(TI_1)이며, 제 1 메모리 장치의 온도정보(TI_1)와 기준 온도정보와 비교하는 것을 가정하여, 서술하도록 한다.
제 1 메모리 장치의 온도정보(TI_1)가 기준 온도정보보다 낮은 때에는, 트레이닝 동작 수행을 정지하기 위하여, 트레이닝 제어부(310A)에 트레이닝 인터럽트신호(TIS)를 제공하고, 스트레스-업 트레이닝 제어부(310A)는 트레이닝 인터럽트신호(TIS)에 응답하여, 트레이닝 동작 수행을 정지할 수 있다. 또한, 복수의 메모리 장치들(410A)의 스트레스-업 동작을 수행하기 위하여, 스트레스-업 커맨드 생성부(326A)에 비교결과신호(CR)를 제공할 수 있다. 스트레스-업 커맨드 생성부(326A)는 비교결과신호(CR)에 기반하여, 복수의 메모리 장치들(410A)의 스트레스-업 동작을 제어하기 위한 스트레스-업 커맨드(SU_CMD)를 각각의 메모리 장치들(410A)에 제공할 수 있다.
온도 정보 비교부(324A)는 복수의 메모리 장치들(400A)의 스트레스-업 동작을 수행한 후에 각각의 메모리 장치의 온도정보(TI_1~TI_n)를 요청하는 온도정보요청 커맨드(TR_CMD)를 각각의 메모리 장치들(410A)에 제공할 수 있다. 이 후, 온도 정보 비교부(324A)는 메모리 장치의 온도정보들(TI_1~TI_n)을 수신하여, 메모리 장치의 온도정보들(TI_1~TI_n) 중 가장 낮은 메모리 장치의 온도정보를 선택할 수 있으며, 가장 낮은 메모리 장치의 온도정보와 기준 온도정보를 비교할 수 있다. 다만, 이는 일 실시예로, 가장 낮은 메모리 장치의 온도 정보를 제공했던 제 1 메모리 장치에만 온도 정보 비교부(324A)가 메모리 장치의 온도정보를 요청하는 온도정보요청 커맨드(TR_CMD)를 제공할 수 있으며, 이 후 수신한 제 1 메모리 장치의 온도 정보와 기준 온도정보를 비교할 수 있는 등의 다양한 실시예가 적용 가능할 것이다.
이하 가장 낮은 메모리 장치의 온도정보는 제 2 메모리 장치의 온도정보(TI_2)임을 가정하여 서술한다. 제 2메모리 장치의 온도정보(TI_2)가 기준 온도정보 이상인 때에, 온도 정보 비교부(324A)는 트레이닝 동작 수행을 재개하기 위하여, 트레이닝 제어부(310A)에 트레이닝 재개신호(TCS)를 제공하고, 스트레스-업 트레이닝 제어부(310A)는 트레이닝 재개신호(TCS)에 응답하여, 복수의 메모리 장치들(410A)에 트레이닝 커맨드(T_CMD)를 제공하여, 트레이닝 동작 수행을 재개할 수 있다. 또한, 복수의 메모리 장치들(410A)의 스트레스-업 동작을 수행하지 않기 위하여, 스트레스-업 커맨드 생성부(326A)에 비교결과신호(CR)를 제공할 수 있다. 스트레스-업 커맨드 생성부(326A)는 비교결과신호(CR)에 기반하여, 스트레스-업 커맨드(SU_CMD)를 생성하지 않을 수 있다. 이후, 새로운 트레이닝 동작을 수행하기 전에, 메모리 컨트롤러(300A)는 상기한 동작을 다시 수행할 수 있다.
도 6는 본 발명의 또 다른 일 실시예에 따른 메모리 시스템(20B)을 나타내는 블록도이다. 도 6에 도시된 바와 같이, 메모리 모듈(400B)은 메모리 모듈 온도 센서(420B)를 더 포함하며, 나머지 구성은 도 5에 개시된 구성과 대응된다. 메모리 모듈 온도 센서(420B)는 소정의 주기로 메모리 모듈(400B)의 온도를 센싱하여, 메모리 모듈의 온도정보를 생성할 수 있다. 또한, 메모리 모듈 온도 센서(420B)는 실시간으로 메모리 모듈(400B)의 온도를 센싱하여, 메모리 모듈의 온도정보를 생성할 수 있다. 메모리 모듈 온도 센서(420B)는 생성된 메모리 모듈의 온도정보를 저장하는 레지스터를 포함할 수 있다.
온도 정보 비교부(324B)는 도 5에 개시된 온도 정보 비교부(324A)와는 달리, 메모리 모듈 온도 센서(420B)에 온도정보요청 커맨드(TR_CMD)를 제공할 수 있으며, 메모리 모듈 온도 센서(420B)는 이에 응답하여, 메모리 모듈 온도 정보(TI)를 온도 정보 비교부(324B)에 제공할 수 있다. 이외에 동작은 도 5에 서술한 바, 구체적인 내용은 생략한다.
도 7은 본 발명의 일 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 플로우차트이다.
도 1 및 도 7에 도시된 바와 같이, 트레이닝 온도 관리부(120)는 메모리 장치(200)의 제 1 트레이닝 동작을 수행하기 전에 메모리 장치의 온도 정보와 기준 온도정보를 비교할 수 있다(S120). 트레이닝 온도 관리부(120)는 상기 비교결과에 기반하여, 메모리 장치(200)의 온도를 상승시키기 위한 스트레스-업 동작을 수행할 수 있다(S140). 트레이닝 온도 관리부(120)는 메모리 장치(200)의 온도정보가 기준 온도정보 이상이 될 때까지 스트레스 업 동작을 수행하도록 제어할 수 있다. 트레이닝 온도 관리부(120)는 스트레스-업 동작을 통하여, 메모리 장치(200)의 온도정보가 기준 온도정보 이상인 때에 제 1 트레이닝 동작을 수행하도록 트레이닝 제어부(110)를 제어한다(S160).
도 8 은 본 발명의 다른 실시예에 따른 메모리 시스템의 동작 방법을 나타내는 플로우차트이다.
도 1 및 도 8에 도시된 바와 같이, 트레이닝 온도 관리부(120)는 트레이닝 제어부(110)로부터 제 1 트레이닝 시작신호(TS)를 수신할 수 있다(S210). 트레이닝 온도 관리부(120)는 제 1 트레이닝 시작신호에 응답하여, 메모리 장치(200)의 온도정보가 기준 온도정보 이상인지 여부를 판단할 수 있다(S220). 메모리 장치(200)의 온도정보가 기준 온도정보 이상인 때에(Yes), 트레이닝 온도 관리부(120)는 제 1 트레이닝 동작을 수행하도록 트레이닝 제어부(110)를 제어할 수 있다. 메모리 장치(200)의 온도정보가 기준 온도정보보다 낮은 때에(No), 트레이닝 온도 관리부(120)는 트레이닝 인터럽트신호를 트레이닝 제어부(110)에 제공하여, 제 1 트레이닝 동작을 정지할 수 있고, 메모리 장치(200)의 온도를 상승시키기 위한 스트레스-업 동작을 수행할 수 있다(S240). 스트레스-업 동작은 메모리 장치(200)의 온도정보가 기준 온도정보 이상이 될 때까지, 소정의 주기로 반복될 수 있다. 스트레스-업 동작 후에, 트레이닝 온도 관리부(120)는 다시 메모리 장치(200)의 온도정보와 기준 온도정보를 비교할 수 있고(S220), 메모리 장치(200)의 온도정보가 기준 온도정보 이상인때에(Yes), 제 1 트레이닝 동작을 재개할 수 있도록 트레이닝 재기신호(TCS)를 트레이닝 제어부에 제공할 수 있다.
도 9는 본 발명의 일 실시예에 따른 메모리 시스템을 나타내는 블록도이다. 도 9에 도시된 바와 같이, 메모리 시스템(30)은 메모리 컨트롤러(400) 및 스택 메모리 장치(500)를 포함할 수 있다. 메모리 컨트롤러(400)은 트레이닝 제어부(410)를 포함할 수 있다. 트레이닝 제어부(410)는 스택 메모리 장치(500)의 특성상 제 1 메모리 칩(510)에 대한 트레이닝 동작을 제어할 수 있다. 도 1의 메모리 컨트롤러(100)의 트레이닝 제어부(110)와 대응되는 구성인 바, 이하 스택 메모리 장치(500)를 중심으로 서술한다.
스택 메모리 장치(500)는 복수의 메모리 칩들(510, 520,...)을 포함할 수 있다. 일 실시예로, 제 1 메모리 칩(510)은 마스터 칩일 수 있으며, 제 1 메모리 칩(510) 이외에 다른 메모리 칩들(520,...)은 슬레이브 칩일 수 있다. 이하, 제 1 메모리 칩(510)은 마스터 칩, 제 2 메모리 칩(520)은 슬레이브 칩이라 명명한다. 마스터 칩(510)은 메모리 컨트롤러(400)와 인터페이스하기 위한 제 1 입출력 인터페이스(512) 및 메모리 코어(514)를 포함할 수 있다. 슬레이브 칩(520)는 제 제 2 입출력 인터페이스(522), 트레이닝 온도 관리부(526) 및 메모리 코어(524)를 포함할 수 있다.
제 2 입출력 인터페이스(522)는 제 1 입출력 인터페이스(512)와 관통 전극을 통해 연결될 수 있으며, 관통 전극을 통하여, 메모리 컨트롤러(400)로부터 커맨드(CMD), 어드레스(ADD) 및 데이터(DATA)를 수신받을 수 있다.
트레이닝 온도 관리부(526)는 트레이닝 제어부(410)가 마스터 칩(510)에 대한 트레이닝 동작을 제어할 때에, 슬레이브 칩(520)의 온도를 관리할 수 있다. 일 실시예로, 트레이닝 제어부(410)가 마스터 칩(510)에 트레이닝 동작 커맨드를 제공하고, 마스터 칩(510)에 대한 트레이닝 동작을 수행하고 있는 동안, 트레이닝 온도 관리부(526)는 트레이닝 동작 커맨드에 응답하여, 슬레이브 칩(520)의 온도정보와 기준 온도정보를 비교할 수 있다. 트레이닝 온도 관리부(526)는 비교결과에 기반하여, 슬레이브 칩(520)의 온도를 상승시키기 위한 스트레스-업 동작 수행을 제어할 수 있다. 이 후, 마스터 칩(510)에 대한 트레이닝 동작 수행을 완료한 때에, 트레이닝 제어부(410)가 스택 메모리 장치(500)에 트레이닝 동작 완료 커맨드를 제공하고, 슬레이브 칩(520)은 트레이닝 동작 완료 커맨드에 응답하여, 슬레이브 칩(520)의 온도정보와 기준 온도정보를 비교하는 동작 및 비교결과에 기반한 스트레스-업 동작을 종료할 수 있다. 또한, 슬레이브 칩(520)이외의 다른 슬레이브 칩들도 트레이닝 온도 관리부를 포함하고, 스트레스-업 동작을 수행할 수 있다.
기준 온도정보는 슬레이브 칩(520)이 리드/라이트 동작과 같은 노말 동작을 수행할 때의 슬레이브 칩(520)의 온도정보를 기반으로 설정될 수 있다. 예컨대, 기준 온도정보는 노말 동작을 수행할 때의 센싱된 슬레이브 칩(520)의 복수의 온도정보들의 평균값에 해당하거나, 센싱된 슬레이브 칩(520)의 복수의 온도정보들 중 가장 높거나 낮은 온도정보에 해당할 수 있다. 트레이닝 온도 관리부(526)는 레지스터를 포함하여, 기준 온도정보를 저장할 수 있다.
이와 같이, 슬레이브 칩(520)의 온도를 상승시킴으로써, 스택 메모리 장치(500)의 전체의 온도를 상승시킬 수 있으며, 마스터 칩(510)에 대한 트레이닝 동작 수행을 통하여, 마스터 칩(510)의 노말 동작시에 최적화된 파라미터를 결정할 수 있는 효과가 있다. 또한, 슬레이브 칩(520)에만 스트레스-업 동작을 수행할 수 있고, 마스터 칩(510)에 대한 트레이닝 동작은 인터럽트 없이 수행됨으로써, 신속한 트레이닝 동작을 수행할 수 있는 효과가 있다.
도 10은 도 9에 도시된 스택 메모리 장치의 일 구현 예를 나타내는 투시도이다. 도 10에 도시된 바와 같이, 스택 메모리 장치(500)는 관통전극(505)에 의해 전기적으로 연결된 마스터 칩(510) 및 슬레이브 칩들(520 내지 540)을 포함할 수 있다. 도 9에는 한 개의 열로 배치된 관통 전극(505)이 도시되어 있지만, 이에 국한되지 않고, 2 개의 열로 배치된 관통 전극을 가질 수 있다.
도 11은 도 9에 도시된 스택 메모리 장치의 일 구현 예를 나타내는 블록도이다. 도 11에 도시된 바와 같이, 마스터 칩(510)은 제 1 입출력 인터페이스(512), 제 2 입출력 인터페이스(516) 및 메모리 코어(514)를 포함할 수 있다. 제 1 입출력 인터페이스(512)는 메모리 컨트롤러로부터 트레이닝 동작 커맨드(T_CMD1)를 수신받을 수 있다. 제 1 입출력 인터페이스(512)는 트레이닝 동작 커맨드(T_CMD1)를 제 2 입출력 인터페이스(516)에 제공할 수 있다. 제 2 입출력 인터페이스(516)는 컨트롤 로직(516a)를 포함할 수 있다. 컨트롤 로직(516a)은 커맨드 디코더 및 모드 레지스터를 포함할 수 있으며, 컨트롤 로직(516a)는 트레이닝 동작 커맨드(T_CMD1)를 트레이닝 제어신호(TRCS)로 디코딩할 수 있다. 컨트롤 로직(516a)은 트레이닝 제어신호(TRCS)를 메모리 코어(514)에 제공할 수 있으며, 메모리 코어(514)는 트레이닝 제어신호(TRCS)에 응답하여, 트레이닝 동작을 수행할 수 있다. 이후, 트레이닝 동작이 완료되어, 마스터 칩(510)은 메모리 컨트롤러로부터 트레이닝 동작완료 커맨드(T_CMD2)를 수신받을 수 있다. 일 실시예로, 트레이닝 동작완료 커맨드(T_CMD2)는 리프레쉬 커맨드일 수 있으며, 마스터 칩(510)은 메모리 컨트롤러로부터 리프레쉬 커맨드(T_CMD2)를 수신받은 때에는, 마스터 칩(510)은 리프레쉬 동작을 수행함으로써, 트레이닝 동작 수행을 완료할 수 있다.
슬레이브 칩(520)은 제 2 입출력 인터페이스(522), 메모리 코어(524), 트레이닝 온도 관리부(526) 및 온도 센서(529)를 포함할 수 있다. 제 2 입출력 인터페이스(522)는 제 1 입출력 인터페이스(512)와 관통 전극으로 연결되어, 관통 전극을 통하여, 트레이닝 동작 커맨드(T_CMD1)를 수신받을 수 있다. 제 2 입출력 인터페이스(522)는 컨트롤 로직(522a)를 포함할 수 있다. 컨트롤 로직(522a)은 커맨드 디코더 및 모드 레지스터를 포함할 수 있으며, 컨트롤 로직(522a)는 트레이닝 동작 커맨드(T_CMD1)를 온도제어모드신호(TCM)로 디코딩할 수 있다. 제 2 입출력 인터페이스(522)는 온도제어모드신호(TCM)를 트레이닝 온도 관리부(526)에 제공할 수 있다. 트레이닝 온도 관리부(526)는 온도제어모드신호(TCM)에 응답하여, 노말모드에서 온도제어모드로 변경될 수 있다. 온도제어모드시에 트레이닝 온도 관리부(526)의 온(On) 상태에 해당될 수 있으며, 이 때, 트레이닝 온도 관리부(526)는 슬레이브 칩 온도 정보(TI)를 요청하는 온도정보요청신호(TR)를 온도 센서(529)에 제공할 수 있다. 온도 센서(529)는 슬레이브 칩(520)의 온도 정보(TI)를 트레이닝 온도 관리부(526)에 제공할 수 있다. 트레이닝 온도 관리부(526)는 수신받은 슬레이브 칩(520)의 온도정보(TI)와 기준 온도정보를 비교하고, 비교결과를 기반으로 컨트롤 로직(522a)에 스트레스-업 신호(SUS)를 제공할 수 있다. 예컨대, 슬레이브 칩(520)의 온도정보(TI)가 기준 온도정보보다 낮은 경우에, 트레이닝 온도 관리부(526)는 메모리 코어(524)의 스트레스-업 동작을 수행하기 위한 스트레스-업 신호(SUS)를 생성하여, 컨트롤 로직(522a)에 제공할 수 있다. 슬레이브 칩(520)의 온도정보(TI)가 기준 온도정보 이상인 경우에, 트레이닝 온도 관리부(526)는 스트레스-업 신호(SUS)를 생성하지 않을 수 있다.
트레이닝 온도 관리부(526)는 온도제어모드시에 주기적으로 온도 센서(529)로부터 슬레이브 칩의 온도정보(TI)를 수신하여, 기준 온도정보와 슬레이브 칩 온도정보(TI)를 비교하고, 비교결과에 기반으로 컨트롤 로직(522a)에 스트레스-업 신호(SUS)를 제공할 수 있다. 즉, 트레이닝 온도 관리부(526)는 마스터 칩(510)에 대한 트레이닝 동작이 수행되는 동안에, 슬레이브 칩(520)의 온도정보가 기준 온도정보 이상이 될 수 있도록 주기적으로 상기 비교 동작 및 스트레스-업 신호(SUS) 제공 동작을 수행할 수 있다. 상기 주기는 기설정되어 트레이닝 온도 관리부(526)에 저장될 수 있으며, 외부로부터 주기 설정정보를 수신하여, 주기 설정정보를 기반으로 트레이닝 온도 관리부(526)가 주기를 설정할 수 있다.
컨트롤 로직(522a)은 스트레스-업 신호(SUS)에 응답하여, 메모리 코어(524)에 스트레스-업 제어신호(SCS)를 제공할 수 있다. 메모리 코어(524)는 스트레스-업 제어신호(SCS)에 응답하여, 스트레스-업 동작을 수행할 수 있다. 일 실시예로, 스트레스-업 제어신호(SCS)는 리프레쉬 동작 제어신호일 수 있으며, 메모리 코어(524)는 리프레쉬 동작 제어신호(SCS)에 응답하여, 리프레쉬 동작을 수행함으로써, 메모리 코어(524)의 온도를 상승시킬 수 있다.
제 2 입출력 인터페이스(522)는 제 1 입출력 인터페이스(512)와 관통 전극으로 연결되어, 관통 전극을 통하여, 트레이닝 동작완료 커맨드(T_CMD2)를 수신받을 수 있다. 컨트롤 로직(522a)는 트레이닝 동작 커맨드(T_CMD2)를 노말모드신호(LM)로 디코딩할 수 있다. 제 2 입출력 인터페이스(522)는 노말모드신호(LM)를 트레이닝 온도 관리부(526)에 제공할 수 있다. 트레이닝 온도 관리부(526)는 온도제어모드신호(LM)에 응답하여, 온도제어모드에서 노말모드로 변경될 수 있다. 트레이닝 온도 관리부(526)는 노말모드시 오프(Off) 상태가 될 수 있으며, 상기 비교 동작 및 스트레스-업 신호(SUS) 생성 동작을 수행하지 않을 수 있다. 일 실시예로, 전술하였듯이, 트레이닝 동작완료 커맨드(T_CMD2)는 리프레쉬 커맨드일 수 있다.
다만, 도 10에 개시된 구성은 일 예로서, 트레이닝 온도 관리부(526)가 슬레이브 칩의 온도정보(TI)와 기준 온도정보의 비교 결과를 기반으로, 메모리 코어(524)에 스트레스-업 제어신호(SCS)를 제공할 수 있으며, 더 나아가 트레이닝 온도 관리부(526)는 제 2 입출력 인터페이스(522)에 포함될 수 있다.
도 12 는 도 9에 도시된 트레이닝 온도 관리부의 일 구현예를 나타내는 블록도이다. 도 12에 도시된 바와 같이, 트레이닝 온도 관리부(526)는 온도 정보 비교부(526a) 및 스트레스-업 신호 생성부(526b)를 포함할 수 있다. 온도 정보 비교부(526a)는 온도제어모드신호(TCM)를 수신한 때에, 온도 정보 비교부(526a)는 온 상태가 되어, 주기적으로 온도 비교 동작을 수행할 수 있다. 즉, 온도 정보 비교부(526a)는 슬레이브 칩의 온도 정보(TI)를 요청하는 온도정보요청신호(TR)를 도 10의 온도 센서(529)에 제공하고, 온도 센서(529)로부터 수신한 슬레이브 칩의 온도정보(TI)와 기준 온도정보를 비교할 수 있다. 온도정보 비교부(526a)는 비교결과신호(CR)를 스트레스-업 신호 생성부(526b)에 제공할 수 있으며, 스트레스-업 신호 생성부(526b)는 비교결과신호(CR)를 기반으로 스트레스-업 신호(SUS)를 생성하여, 도 10의 컨트롤 로직(522a)에 제공할 수 있다. 온도 정보 비교부(526a)는 노말모드신호(LM)를 수신한 때에, 온도 정보 비교부(526a)는 오프 상태가 될 수 있다.
도 13은 본 발명의 일 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 9 및 도 13에 도시된 바와 같이, 메모리 컨트롤러(400)가 마스터 칩(510)에 대한 트레이닝 동작을 수행하기 위한 트레이닝 동작 커맨드를 스택 메모리 장치(500)에 제공할 수 있다(S320). 슬레이브 칩(520)의 트레이닝 온도 관리부(526)는 트레이닝 동작 커맨드에 응답하여, 슬레이브 칩의 온도정보와 기준 온도정보를 비교할 수 있다(S340). 슬레이브 칩(520)의 트레이닝 온도 관리부(526)는 비교 결과에 기반하여 슬레이브 칩의 온도를 상승시키기 위한 스트레스-업 동작을 수행할 수 있다(S360). 슬레이브 칩의 스트레스-업 동작을 수행할 때와 동시에 마스터 칩(510)은 트레이닝 동작 커맨드에 응답하여, 트레이닝 동작을 수행할 수 있다.
도 14는 본 발명의 또 다른 실시예에 따른 메모리 시스템의 동작방법을 나타내는 플로우차트이다.
도 9 및 도 14에 도시된 바와 같이, 스택 메모리 장치(500)는 메모리 컨트롤러(400)로부터 마스터 칩(510)에 대한 트레이닝 동작 커맨드를 수신할 수 있다(S410). 마스터 칩(510)은 트레이닝 동작 커맨드에 응답하여, 트레이닝 동작을 수행할 수 있다(S420). 슬레이브 칩(520)의 트레이닝 온도 관리부(526)는 트레이닝 동작 커맨드에 응답하여, 마스터 칩에 대한 트레이닝 동작이 완료되지 않은 때에(S430, No), 슬레이브 칩(520)의 온도정보가 기준 온도정보 이상인지를 비교할 수 있다(S440). 슬레이브 칩(520)의 온도정보가 기준 온도정보보다 낮은 때에(S440, No), 트레이닝 온도 관리부(526)는 슬레이브 칩(520)의 스트레스-업 동작을 수행할 수 있다(S450). 슬레이브 칩(520)의 온도정보가 기준 정보 이상인 때(S440, Yes), 트레이닝 온도 관리부(526)는 슬레이브 칩(520)의 스트레스-업 동작을 중단할 수 있다(S460). 마스터 칩(510)에 대한 트레이닝 동작이 완료된 때에(S470), 스택 메모리 장치(500)는 메모리 컨트롤러(400)로부터 트레이닝 동작완료 커맨드를 수신받을 수 있으며, 슬레이브 칩(520)의 트레이닝 온도 관리부(526)는 비교 동작 및 스트레스-업 동작 수행을 종료할 수 있다.
도 15는 본 발명의 일실시예에 따른 메모리 시스템을 장착하는 컴퓨팅 시스템을 나타내는 블록도이다. 모바일 기기나 데스크 탑 컴퓨터와 같은 컴퓨팅 시스템(1000)에 본 발명의 메모리 장치가 램(1200)으로 장착될 수 있다. 램(1200)으로 장착되는 메모리 장치는 앞서 설명되었던 실시예들 중 어느 하나가 적용될 수 있다. 또한, 본 발명의 메모리 컨트롤러는 메모리 컨트롤 모듈(1600)내에 구비될 수 있다.
본 발명의 일실시예에 따른 컴퓨팅 시스템(1000)은 중앙처리 장치(1100), 램(1200), 유저 인터페이스(1300)와 불휘발성 메모리(1400)를 포함하며, 이들 구성요소는 각각 버스(1500)에 전기적으로 연결되어 있다. 불휘발성 메모리(1400)는 SSD나 HDD와 같은 대용량 저장 장치가 사용될 수 있다. 불휘발성 메모리(1400)는 바이어스 코드를 포함할 수 있으며, 중앙처리 장치(1100)는 바이어스 코드를 참조하여, 메모리 컨트롤 모듈(1700)을 제어할 수 있다. 본 발명에 따른, 불휘발성 메모리(1400)는 트레이닝 동작 수행시에 온도를 관리하는 동작과 관련된 트레이닝 온도관리코드(1450)를 더 포함할 수 있다.
상기 컴퓨팅 시스템(1000)에 본 발명의 실시예에 따른 메모리 장치(또는, 메모리 시스템)가 적용됨에 따라, 중앙처리 장치(1100)는 트레이닝 온도관리코드(1450)를 참조하여, 메모리 콘트롤 모듈(1700)이 전술한 실시예에 따른 트레이닝 동작 및 그에 따른 스트레스-업 동작 수행을 제어할 수 있도록 관리할 수 있다.
상기한 실시예의 설명은 본 발명의 더욱 철저한 이해를 위하여 도면을 참조로 예를 든 것에 불과하므로, 본 발명을 한정하는 의미로 해석되어서는 안될 것이다. 또한, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기본적 원리를 벗어나지 않는 범위 내에서 다양한 변화와 변경이 가능함은 명백하다 할 것이다.

Claims (10)

  1. 메모리 시스템의 동작방법에 있어서,
    상기 메모리 시스템은 적어도 하나의 메모리 장치를 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 장치에 대한 제 1 트레이닝 동작을 수행하기 전에, 상기 메모리 장치의 온도정보와 기준온도정보를 비교하는 단계;
    상기 비교 결과에 기반하여, 상기 메모리 장치의 온도를 상승시키기 위한 스트레스-업(Stress-Up)동작을 수행하는 단계; 및
    상기 메모리 장치의 온도 정보가 상기 기준온도정보 이상이 된 때에 상기 메모리 장치에 대한 제 1 트레이닝 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작방법.
  2. 제 1 항에 있어서,
    상기 메모리 장치의 온도정보가 상기 기준온도정보보다 낮은 때에, 상기 제 1 트레이닝 동작 수행을 정지시키는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  3. 제 2 항에 있어서,
    상기 메모리 장치의 온도정보가 상기 기준온도정보 이상인 때에, 상기 제 1 트레이닝 동작 수행을 재개시키는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  4. 제 1 항에 있어서,
    상기 제 1 트레이닝 동작 완료 후 제 2 트레이닝 동작을 수행하기 전에, 상기 메모리 장치의 온도정보와 상기 기준온도정보를 비교하는 단계;
    상기 제 2 트레이닝 동작 수행 전의 비교 결과에 기반하여, 상기 메모리 장치의 온도를 상승시키기 위한 상기 스트레스-업 동작을 수행하는 단계; 및
    상기 메모리 장치의 온도 정보가 상기 기준온도정보 이상이 된 때에 상기 제 2 트레이닝 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  5. 제 1 항에 있어서,
    상기 메모리 시스템의 동작방법은,
    상기 메모리 컨트롤러는 외부로부터 외부온도정보를 수신하여, 상기 외부온도정보를 기반으로 상기 기준온도정보로 설정하는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  6. 제 1 항에 있어서,
    상기 비교 결과에 기반하여, 상기 메모리 장치의 온도를 상승시키기 위한 스트레스-업 동작을 수행하는 단계는,
    상기 메모리 장치의 온도정보가 상기 기준온도정보보다 낮은 때에, 스트레스-업 커맨드를 상기 메모리 장치에 제공하는 단계; 및
    상기 메모리 장치는 상기 스트레스-업 커맨드에 응답하여 상기 스트레스-업 동작을 수행하는 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  7. 제 1 항에 있어서,
    상기 메모리 시스템 동작에 있어서,
    상기 메모리 장치의 온도정보를 요청하는 온도정보요청 커맨드를 상기 메모리 장치에 제공하는 단계; 및
    상기 메모리 장치는 상기 온도정보요청 커맨드에 응답하여, 상기 메모리 장치의 온도정보를 상기 메모리 컨트롤러에 제공하는 단계를 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  8. 메모리 시스템의 동작방법에 있어서,
    상기 메모리 시스템은 마스터 칩 및 상기 마스터 칩과 전기적으로 연결된 슬레이브 칩을 제어하는 메모리 컨트롤러를 포함하고,
    상기 메모리 컨트롤러로부터 트레이닝 동작 커맨드를 수신하는 단계;
    상기 슬레이브 칩은 상기 트레이닝 동작 커맨드에 응답하여, 상기 슬레이브 칩의 온도정보와 기준온도정보를 비교하는 단계; 및
    상기 비교 결과에 기반하여, 상기 슬레이브 칩은 상기 슬레이브 칩의 온도를 상승시키기 위한 스트레스-업 동작을 수행하는 단계를 포함하는 메모리 시스템의 동작방법.
  9. 제 8 항에 있어서,
    상기 메모리 컨트롤러가 상기 마스터 칩에 대하여 상기 트레이닝 동작을 수행하는 동안에 상기 슬레이브 칩은 상기 스트레스-업 동작을 수행하는 것을 특징으로 하는 메모리 시스템의 동작방법.
  10. 제 8항에 있어서,
    상기 메모리 시스템의 동작방법은,
    상기 메모리 컨트롤러가 상기 스택 메모리 장치에 트레이닝 동작 완료 커맨드를 제공하는 단계; 및
    상기 슬레이브 칩은 상기 트레이닝 동작 완료 커맨드에 응답하여, 상기 슬레이브 칩의 온도정보와 상기 기준온도정보를 비교하는 동작 및 상기 비교결과에 기반한 상기 스트레스-업 동작을 종료하는 단계를 더 포함하는 것을 특징으로 하는 메모리 시스템의 동작방법.
KR1020150133878A 2015-09-22 2015-09-22 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법 KR102389820B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150133878A KR102389820B1 (ko) 2015-09-22 2015-09-22 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
US15/210,556 US10268409B2 (en) 2015-09-22 2016-07-14 Memory controller managing a temperature of a memory device upon a training operation, a memory system, and a method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150133878A KR102389820B1 (ko) 2015-09-22 2015-09-22 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법

Publications (2)

Publication Number Publication Date
KR20170035150A true KR20170035150A (ko) 2017-03-30
KR102389820B1 KR102389820B1 (ko) 2022-04-22

Family

ID=58282626

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150133878A KR102389820B1 (ko) 2015-09-22 2015-09-22 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법

Country Status (2)

Country Link
US (1) US10268409B2 (ko)
KR (1) KR102389820B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080624A1 (ko) * 2021-11-04 2023-05-11 삼성전자 주식회사 휘발성 메모리의 동작을 제어하는 전자 장치와 이의 동작 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10482935B2 (en) 2017-06-01 2019-11-19 Samsung Electronics Co., Ltd. Nonvolatile memory including duty correction circuit and storage device including the nonvolatile memory
KR102315274B1 (ko) 2017-06-01 2021-10-20 삼성전자 주식회사 듀티 정정 회로를 포함하는 비휘발성 메모리 및 상기 비휘발성 메모리를 포함하는 스토리지 장치
KR102433040B1 (ko) 2017-12-12 2022-08-18 삼성전자주식회사 메모리 모듈, 메모리 시스템 및 메모리 모듈의 동작 방법
US11977770B2 (en) * 2018-06-04 2024-05-07 Lodestar Licensing Group Llc Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10845407B2 (en) * 2018-06-25 2020-11-24 Intel Corporation Scalable infield scan coverage for multi-chip module for functional safety mission application
US10572377B1 (en) 2018-09-19 2020-02-25 Micron Technology, Inc. Row hammer refresh for content addressable memory devices
JP7081477B2 (ja) * 2018-12-26 2022-06-07 コニカミノルタ株式会社 画像処理装置、画像処理装置の制御方法、およびプログラム
US11049545B2 (en) 2019-04-23 2021-06-29 Micron Technology, Inc. Methods for adjusting row hammer refresh rates and related memory devices and systems
US11031066B2 (en) * 2019-06-24 2021-06-08 Micron Technology, Inc. Methods for adjusting memory device refresh operations based on memory device temperature, and related memory devices and systems
KR20210026353A (ko) 2019-08-30 2021-03-10 삼성전자주식회사 메모리 장치 트레이닝 방법 및 이를 포함한 전자 기기 및 전자 시스템
JP7332406B2 (ja) * 2019-09-13 2023-08-23 キオクシア株式会社 メモリシステム
US10878881B1 (en) * 2019-11-26 2020-12-29 Nanya Technology Corporation Memory apparatus and refresh method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140189215A1 (en) * 2012-12-28 2014-07-03 Uk-Song KANG Memory modules and memory systems
US20150049536A1 (en) * 2013-08-14 2015-02-19 SK Hynix Inc. Electronic device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010000792A (ko) 2000-10-19 2001-01-05 우상엽 반도체 테스트 장비의 온도제어장치
JP4021643B2 (ja) 2001-10-29 2007-12-12 富士通株式会社 温度検出機能を備えた半導体装置
JP2007258216A (ja) * 2006-03-20 2007-10-04 Fujitsu Ltd 半導体集積回路、回路システム、及び半導体集積回路の駆動方法
US7647467B1 (en) 2006-05-25 2010-01-12 Nvidia Corporation Tuning DRAM I/O parameters on the fly
WO2009058125A2 (en) 2007-10-29 2009-05-07 Agere Systems Inc. Method and apparatus for testing a memory device
KR101359366B1 (ko) 2009-06-25 2014-02-11 주식회사 유아이이엔지 메모리 검사 장치
KR101190688B1 (ko) 2010-11-29 2012-10-12 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법
US8760945B2 (en) * 2011-03-28 2014-06-24 Samsung Electronics Co., Ltd. Memory devices, systems and methods employing command/address calibration
US20120284576A1 (en) 2011-05-06 2012-11-08 Housty Oswin E Hardware stimulus engine for memory receive and transmit signals
JP2013050818A (ja) 2011-08-30 2013-03-14 Toshiba Corp メモリシステム
US20140032826A1 (en) 2012-07-25 2014-01-30 Samsung Electronics Co., Ltd. Method of training memory core and memory system
US20150063010A1 (en) 2013-08-27 2015-03-05 Synopsys, Inc. Negative bias thermal instability stress testing for static random access memory (sram)
KR102103868B1 (ko) 2013-12-03 2020-04-24 에스케이하이닉스 주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 웨이퍼 번-인 테스트 방법
US20160224080A1 (en) * 2015-02-02 2016-08-04 Qualcomm Incorporated Calibration margin optimization in a multi-processor system on a chip
US9829913B2 (en) * 2015-06-02 2017-11-28 Goodrich Corporation System and method of realignment of read data by SPI controller

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140189215A1 (en) * 2012-12-28 2014-07-03 Uk-Song KANG Memory modules and memory systems
US20150049536A1 (en) * 2013-08-14 2015-02-19 SK Hynix Inc. Electronic device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023080624A1 (ko) * 2021-11-04 2023-05-11 삼성전자 주식회사 휘발성 메모리의 동작을 제어하는 전자 장치와 이의 동작 방법

Also Published As

Publication number Publication date
US10268409B2 (en) 2019-04-23
KR102389820B1 (ko) 2022-04-22
US20170083259A1 (en) 2017-03-23

Similar Documents

Publication Publication Date Title
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
CN107068175B (zh) 易失性存储器设备、其信息提供方法及其刷新控制方法
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US9318182B2 (en) Apparatus, method and system to determine memory access command timing based on error detection
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
US9767050B2 (en) Memory systems that adjust an auto-refresh operation responsive to a self-refresh operation history
US10529406B2 (en) Memory device and refresh method thereof
US9275717B2 (en) Refresh address generator, volatile memory device including the same and method of refreshing the volatile memory device
US9767882B2 (en) Method of refreshing memory device
KR20190003517A (ko) 미세 입도의 리프레시
US20140169114A1 (en) Volatile memory devices, memory systems including the same and related methods
KR20170057704A (ko) 액세스 동작과 리프레쉬 동작의 충돌을 제어하는 메모리 장치 및 이를 포함하는 메모리 시스템
US10725695B2 (en) Memory system and operating method thereof
US20170345483A1 (en) Periodic zq calibration with traffic-based self-refresh in a multi-rank ddr system
US20160224272A1 (en) Memory device for performing information transmission during idle period and method of operating the same
CN114077384A (zh) 存储器装置和用于控制存储器装置的刷新操作的方法
CN114974348A (zh) 存储装置及其操作方法
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
US9502095B1 (en) Memory system
US7145814B2 (en) RAS time control circuit and method for use in DRAM using external clock
JP5146457B2 (ja) 情報処理装置、記憶部制御装置、記憶部制御方法
CN116955240B (zh) 一种ddr控制器中phy电路的延时校准系统及方法
US20230395098A1 (en) Tracking the effects of voltage and temperature on a memory device using an internal oscillator
CN112035053A (zh) 存储器存储装置及其运作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant