JP5146457B2 - 情報処理装置、記憶部制御装置、記憶部制御方法 - Google Patents

情報処理装置、記憶部制御装置、記憶部制御方法 Download PDF

Info

Publication number
JP5146457B2
JP5146457B2 JP2009535938A JP2009535938A JP5146457B2 JP 5146457 B2 JP5146457 B2 JP 5146457B2 JP 2009535938 A JP2009535938 A JP 2009535938A JP 2009535938 A JP2009535938 A JP 2009535938A JP 5146457 B2 JP5146457 B2 JP 5146457B2
Authority
JP
Japan
Prior art keywords
data
refresh
row
storage unit
row address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009535938A
Other languages
English (en)
Other versions
JPWO2009044480A1 (ja
Inventor
和則 春日
修 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2009044480A1 publication Critical patent/JPWO2009044480A1/ja
Application granted granted Critical
Publication of JP5146457B2 publication Critical patent/JP5146457B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618Refresh operations over multiple banks or interleaving
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622Partial refresh of memory arrays
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072Circuits for initialization, powering up or down, clearing memory or presetting
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4061Calibration or ate or cycle tuning
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406Refreshing of dynamic cells
    • G11C2211/4065Low level details of refresh operations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

本発明は、メモリのリフレッシュ動作を制御する情報処理装置、記憶部制御装置、記憶部制御方法に関するものである。
半導体製造技術の向上によりメモリの狭プロセス化が進んでいるが、その影響でメモリのデータ保持時間が短くなり、頻繁にリフレッシュを行うために消費電力が増加している。また、メモリの通電劣化に起因するデータ保持時間の低下が不良の一要因にもなっている。
その一方で、ノートパソコンなど可搬型情報機器の普及により、消費電力の低減がよりいっそう求められている。
現状の一般的なリフレッシュ動作は、メモリに対して一定の間隔でリフレッシュを行うものである。例えば、一般的に512MbitSDRAMでは32768本のRowラインに対して64ms以内にリフレッシュ動作を行う必要があるが、1回のリフレッシュコマンドで4本のRowアドレスをリフレッシュすることが可能なため、64ms÷(32768÷4)≒7.8us間隔でリフレッシュコマンドを送信している。
なお、従来技術として、DRAMリフレッシュ・レートを動的に調整する方法が開示されている(例えば、特許文献1参照)。また、SDRAMがアイドル状態にあるときの消費電力を低減するメモリ制御装置が開示されている(例えば、特許文献2参照)。さらに、消費電力を大幅に節約し、かつ正常なメモリアクセスを保証するリフレッシュ制御装置が開示されている(例えば特許文献3)。
特開2002−319282号公報 特開2002−230970号公報 特開平7−176185号公報
しかしながら、リフレッシュコマンドを使用した場合、リフレッシュするRowアドレスはメモリの内部のカウンタによって決定するため、外部からリフレッシュするRowアドレスを指定することはできない。そのため、全てのRowアドレスにデータが書き込まれているとは限らず、データの書き込まれていないRowアドレスに対しても無条件でリフレッシュを行っていることとなる。
また、リフレッシュの規格値は、規格標準化団体によって決定したものであり、それぞれのメモリの実力値を示すものではない。そのため、実際にはそれぞれのメモリには十分なデータ保持能力があり、メモリの実力値に対して過剰なリフレッシュ動作となっている。
さらに、同一メモリ内のそれぞれのRowアドレスはデータ保持能力に差があり、Rowアドレスによっては過剰なリフレッシュとなっている。また、一般的には7.8usなど一定間隔毎に機械的にリフレッシュコマンドを送信しているため、メモリが劣化してRowアドレスのデータ保持時間がリフレッシュ間隔よりも短くなった場合、データの保持ができずにシステムエラーとなるおそれがある。
本発明は上述した問題点を解決するためになされたものであり、Rowアドレス毎にリフレッシュ間隔を変えることで、消費電力の低減と信頼性の向上を実現する情報処理装置、記憶部制御装置、記憶部制御方法を提供することを目的とする。
上述した課題を解決するため、本発明の一態様に係る情報処理装置は、データを記憶する複数のセルからなる第1記憶部と、前記複数のセルそれぞれに対するリフレッシュ間隔とリフレッシュ動作実施状況とを保持する第2記憶部と、前記第2記憶部に保持されるリフレッシュ間隔とリフレッシュ動作実施状況とに基づいて前記セルそれぞれに対しリフレッシュ動作を制御する制御部とを備えることを特徴とするものである。
更に、上述した課題を解決するため、本発明の一態様に係る記憶部制御装置は、データを記憶する複数のセルからなる記憶部を制御する記憶部制御装置であって、前記複数のセルそれぞれに対するリフレッシュ間隔とリフレッシュ動作実施状況とに基づいて前記セルそれぞれに対してリフレッシュ動作を制御することを特徴とするものである。
また、上述した課題を解決するため、本発明の一態様に係る記憶部制御方法は、データを記憶する複数のセルからなる記憶部のリフレッシュ動作を制御する記憶部制御方法であって、前記複数のセルそれぞれに対するリフレッシュ間隔とリフレッシュ動作実施状況とを読み出す情報取得ステップと、前記リフレッシュ間隔とリフレッシュ動作実施状況に基づいて前記セルそれぞれに対してリフレッシュ動作を制御するリフレッシュ実行ステップとを実行するものである。
実施の形態に係る情報処理装置のハードウェア構成の一例を示す図である。 実施の形態に係るメモリの構成の一例を示す図である。 実施の形態に係る情報処理装置の機能ブロックの一例を示す図である。 実施の形態1に係るモードレジスタに格納されるデータの一例を示す図である。 実施の形態1に係る情報処理装置における、リテンション時間を設定する処理の一例を示すフローチャートである。 実施の形態1に係る情報処理装置における、リフレッシュ動作を制御する処理の一例を示すフローチャートである。 実施の形態1に係る情報処理装置における、リフレッシュ動作の処理の一例を示すフローチャートである。 実施の形態2に係る情報処理装置における、リテンション時間の長いRowアドレスに優先的にデータを格納する処理の一例を示すフローチャートである。 実施の形態2に係る情報処理装置における、リテンション時間の短いRowアドレスのデータをリテンション時間の長いRowアドレスに移動する処理の一例を示すフローチャートである。 実施の形態3に係る情報処理装置における、複数のメモリ領域のうちの所定のメモリ領域内にあるデータを他のメモリ領域に移動させる処理の一例を示すフローチャートである。
(実施の形態1)
以下、本発明の実施の形態1について図面を参照しつつ説明する。尚、実施の形態1における情報処理装置は、メモリの全てのRowアドレス(セル)に対してデータ書込みフラグを付与することで、データ書き込み済みのRowアドレスのみがリフレッシュされ、消費電力の低減を実現する。さらに、実施の形態1の情報処理装置はそれぞれのRowアドレスのデータ保持時間を測定し、その測定結果に基づきリフレッシュを行うことで、信頼性の向上を実現する。
まず、実施の形態1における情報処理装置のハードウェア構成を図1に示す。情報処理装置1は、主記憶装置であるメモリ100、中央演算装置であるCPU101を備える。また情報処理装置1は、CPU101、メモリ100等との間で高速に情報通信および制御を行うチップセット(North Bridge)102、周辺機器の最も低レベルの入出力を制御するプログラム群を格納したBIOS103を備える。また、BIOS103は不揮発性メモリ(Refresh Information Memory)を備える。
また、情報処理装置1は、上述以外にも、CPU101、メモリ100に比べ比較的低速な周辺機器間の情報通信および制御を行うチップセット(South Bridge)200、音源の出力制御をするオーディオボード201、USB対応機器またはPCIバス対応機器との接続を行うUSB/PCIインターフェイス202、ハードディスクドライブ等との接続を行うシリアルATA/レガシーIDEインターフェイス203、ネットワークボードとの接続を行い外部との通信を可能にするLANインターフェイス204を備える。
図2に実施の形態1におけるメモリ100の内部構成を示す。尚、図2において太線矢印はデータの流れ、細線矢印は制御の流れを示す。メモリ100は、外部から入力されるクロックから内部クロックを生成するクロックジェネレータ50、外部から入力される制御信号より読み出しや書き込みなどの動作を決定するコマンドデコーダ51、コマンドデコーダ51からの出力を受けて内部回路を制御するコントロールロジック52、メモリ100の初期化時に動作モードを格納するモードレジスタ53を備える。
また、メモリ100は、外部から入力されるアドレス信号を保持するRowアドレスバッファ、リフレッシュ動作時にリフレッシュアドレスを自動的に生成するリフレッシュカウンタ(Rowアドレスバッファandリフレッシュカウンタ54)を備え、外部から入力されるアドレス信号を保持するColumnアドレスバッファ、バースト動作時にColumnアドレスを自動的に生成するバーストカウンタ(Columnアドレスバッファandバーストカウンタ55)を備える。またメモリ100は、データを保持するメモリセルアレイ部56、データ制御回路57、ラッチ回路58、I/Oバッファ59を備える。尚、メモリセルアレイ部56は、複数の領域(Bank−AからBank−Dまで)に区分されており、領域毎にRowデコーダ、Sense Amp、Columnデコーダ、メモリセルアレイを備える。またBank−AからBank−Dまでの各メモリセルアレイ内にそれぞれ複数のRowラインが備えられている。
次に、情報処理装置1の機能ブロックを図3に示す。情報処理装置1は第1記憶部2、第2記憶部3、制御部4を備え、各機能ブロックは、上述のハードウェア構成を利用することで実現される。
第1記憶部2は、上述のメモリ100に対応し、データを記憶する複数のRowアドレスから構成される。第2記憶部3は、上述のBIOS103における不揮発性メモリに対応し、複数のRowアドレスそれぞれに対するリテンション時間(リフレッシュ間隔)、最新リフレッシュ時刻(リフレッシュ動作実施状況)、Rowアドレスごとに有効なデータが書き込まれているか否かを示すデータ書込みフラグを保持する。尚、第2記憶部3は、BIOS103における不揮発性メモリとしたが、態様を限定するものではなく、例えばチップセット(North Bridge)102内に備えられた記憶領域や、メモリ100の一部領域を第2記憶部3として使用してもよい。
制御部4は、CPU101、BIOS103(不揮発性メモリ以外の部分)、チップセット(North Bridge)102、チップセット(South Bridge)200に対応し、第2記憶部3に保持される情報に基づいて第1記憶部2のRowアドレスに対してリフレッシュ動作を制御する。
次に、第1記憶部2のモードレジスタ53に格納されるレジスタ群を図4を参照しつつ説明する。アドレスA0からアドレスA2に格納される値は、1回の読み出し命令(または書き込み命令)で読み出す(または書き込む)Columnアドレス数(Burst Length)を定義し、アドレスA3に格納される値はバーストタイプを定義する。アドレスA4からアドレスA6までに格納される値は、読み出し命令からデータが出力されるクロック数(CAS Latency)を定義する。アドレスA7以降は、オプションとして動作モード等を定義するレジスタであり、例えばメモリメーカ固有のデバイステストモード(Test Mode)等を定義するために使用される。ここで、実施の形態1の情報処理装置1はアドレスA10を活用し、制御部4はレジスタA10が「0」の場合は通常のリフレッシュモードとして制御を行い、「1」の場合は指定したRowアドレスに対しリフレッシュを行うモードとして制御する。尚、使用していないレジスタであれば、アドレスA10以外を活用することもできる。
このように、通常のリフレッシュモードおよび指定したRowアドレスに対しリフレッシュを行うモードとの2つのモードが設けられることで、制御部4はこれらを使い分け、性能が要求される場合と低消費電力が要求される場合に対応することができる。例えば、情報処理装置1がノートPCである場合、制御部4は外部電源からの電力供給により動作する場合と、内部バッテリーで動作する場合で上述の2つのモードを使い分けることができる。
次に、それぞれのRowアドレスのデータ保持時間(リテンション時間)を測定し、当該Rowアドレスに対応したレジスタ(Register)に測定したリテンション時間を設定する処理を図5のフローチャートを参照しつつ説明する。以降、必要に応じて処理対象のRowアドレス番号を変数N(または変数M)として表記し、処理対象であるRowアドレスをRow(N)(またはRow(M))と表記する。また、Row(N)に対応した設定値を格納する領域をRegister(N)と表記する。尚、Register(N)は第2記憶部3に備えられているものとする。
制御部4は、電源が投入されることで、BIOS103のプログラム群をロードする(ステップS1)。その後、制御部4は、全てのRowラインの数(MaxRow)を確認する(ステップS2)。次に制御部4は、第1記憶部2(メモリ)を初期化し(ステップS3)、リテンション時間の測定対象であるRowアドレスに変数N(Nの初期値は0)を設定する(ステップS4)。
次に、制御部4は、リテンション時間を設定する第1記憶部2のRow(N)に予め定義されたデータ(例えばデータ「D」)を書き込み(ステップS5)、W時間(Wは変数で、初期値は例えば64ms)待機後(ステップS6)、Row(N)内に格納したデータが、ステップS5で書き込まれたデータ(例えば「D」)のままであるかを判定する(ステップS7)。ここでRow(N)に格納されたデータがステップS5で書き込まれたデータ(例えば「D」)である場合(ステップS7、PASS)、制御部4はW時間にX時間(例えば1.0ms)加えた値を再度変数Wに代入し(ステップS8)、ステップS6に処理を戻す。
制御部4は、ステップS5で書き込まれたデータ(例えば「D」)が異常データになるまで、上述のステップS6、ステップS7、ステップS8の処理を行う。Row(N)に格納されたデータが異常データになった場合(ステップS7、FAIL)、制御部4は変数WからXを減算させ、再度変数Wに代入する(ステップS9)。その後、制御部4はRegister(N)に変数Wをリテンション時間として書き込む(ステップS10)。
制御部4は、変数Nを1つインクリメントし(ステップS11)、変数NとMaxRowとを比較する(ステップS12)。ここで、変数NがMaxRow以下である場合(ステップS12、YES)、制御部4は処理をステップS5に戻す。一方、全てのRowアドレスに対し上述のリテンション時間を設定し、変数NがMaxRowより大きくなった場合(ステップS12、NO)、制御部4はオペレーティングシステム(OS)を起動する(ステップS13)。
このように、制御部4は第1記憶部2内の全てのRowアドレスに対しリテンション時間を設定する。
尚、情報処理装置1のオペレーティングシステム起動後においても、Rowアドレスの動作において異常が検出された場合、制御部4は当該異常が発生したRowアドレスに対応するRegisterのリテンション時間を再設定することができる。すなわち、制御部4は上述のステップS9(変数Wの値は当該Rowアドレスに既に設定されたリテンション時間として取得)およびステップS10の処理を行うことでリフレッシュ時間を再設定することができる。
このように制御部4によってリフレッシュ時間が再設定されることで、例えば第1記憶部2の所定のRowラインが通電劣化し、データ保持時間が規定値より短くなってもデータを保持することができ、情報処理装置1のエラーを低減することが可能となる。
次に、上述のようにリテンション時間が設定されたRowアドレスのリフレッシュ制御処理を図6を参照しつつ説明する。尚、以下のリフレッシュ制御処理は、指定したRowアドレスに対しリフレッシュを行うモード(第1記憶部2のモードレジスタ53のレジスタA10に「1」が設定されているモード)で動作しているものとする。
制御部4は、処理対象となるRow(N)(初期値=0)を設定し(ステップS20)、Row(N)に対応するRegister(N)から、データ書込みフラグ(Row(N)にデータが書き込まれているか否かのフラグ)、最新リフレッシュ時刻(Row(N)に対し最後にリフレッシュを実施した時刻)、リテンション時間を読み出す(ステップS21)。制御部4は、データ書込みフラグからRow(N)にデータが格納されているか否かを確認する(ステップS22)。データが格納されている場合(ステップS22、Yes)、制御部4は、現在時刻から最新リフレッシュ時刻を減算することで最新リフレッシュ時刻からのPeriod(経過時間)を取得する(ステップS23)。その後、制御部4は、Periodにマージン(経過時間に余裕をもたせるために設ける時間)を加えた時間とRow(N)のリテンション時間とを比較する(ステップS24)。Periodがリテンション時間にマージンを加えた時間以上である場合(ステップS24、NO)、制御部4は、第1記憶部2の指定されたRowアドレス(Row(N))をリフレッシュし(ステップS25)、Register(N)の最新リフレッシュ時刻を現在時刻に更新する(ステップS26)。尚、実施の形態1の制御部4はPeriodとRow(N)のリテンション時間にマージンを加えた時間とを比較するが、PeriodとRow(N)のリテンション時間とを比較してもよい。
その後、制御部4は、変数Nを1つインクリメントし(ステップS27)、変数NとMaxRowとを比較する(ステップS28)。ここで、変数NがMaxRow以下である場合(ステップS28、YES)、制御部4は、処理をステップS21に戻す。一方、変数NがMaxRowより大きい場合(ステップS28、NO)、制御部4は、リフレッシュ処理の最初(ステップS20)に戻す。
尚、ステップS22でデータが格納されていないと判定された場合(ステップS22、NO)、Periodがリテンション時間にマージンを加えた時間より小さい場合(ステップS24、YES)、制御部4は処理をステップS27へ進める。
上述のステップS25の処理において、通常のリフレッシュコマンドでは第1記憶部2の内部カウンタ(Rowアドレスバッファandリフレッシュカウンタ54)によって任意のRowアドレスが選択されてしまう。この場合の対処方法として、制御部4は、第1記憶部2に対しアクティブコマンド、リードコマンド、オートプリチャージ付きリードコマンド、プリチャージコマンドを組み合わせてリフレッシュ処理を行う。
図7の処理フローを参照しつつ、更にステップS25のリフレッシュ処理について説明する。上述の各コマンドの組み合わせを制御部4から受けることで、第1記憶部2がアクティベート、読み出し、プリチャージを行う処理(パターン1)、アクティベート、オートプリチャージ付き読み出しを行う処理(パターン2)、アクティベート、プリチャージを行う処理(パターン3)の3つのパターンのいずれかを実施し、リフレッシュ処理が行われる。
パターン1について説明する。第1記憶部2はアクティブコマンドを受けることで、Row(N)をアクティベートにする(ステップS30)。tRCD時間待機後(ステップS31)、第1記憶部2はリードコマンドを受けることで1Column読み出す(ステップS32)。
またパターン1の処理における第1記憶部2は、アクティベート後(ステップS30)、ステップS31とステップS32の処理と並行してプリチャージコマンドを受けるまでtRAS時間待機し(ステップS33)、プリチャージコマンドを受けることでRow(N)をプリチャージする(ステップS34)。さらに第1記憶部2は、次のアクティブコマンドを受けるまでtRP時間待機する。
次に、パターン2の処理について説明する。第1記憶部2はアクティブコマンドを受けることでRow(N)をアクティベートにする(ステップS40)。tRCD時間待機後(ステップS41)、第1記憶部2はオートプリチャージ付きリードコマンドを受けることで1Columnの読み出しおよびプリチャージを行う(ステップS42)。
また第1記憶部2はRow(N)をアクティベート後(ステップS40)、上述のステップS41、ステップS42の処理を行いつつ次のアクティブコマンドを受けるまでtRC時間待機する(ステップS43)。
パターン3の処理について説明する。第1記憶部2はアクティブコマンドを受けることでRow(N)をアクティベートにする(ステップS50)。tRAS時間待機後(ステップS51)、第1記憶部2はプリチャージコマンドを受けることでRow(N)のプリチャージを行い(ステップS52)、次のアクティブコマンドを受けるまでtRP時間待機する(ステップS53)。
上述のリフレッシュ制御処理およびリフレッシュ処理によって、情報処理装置1は全てのRowアドレスに対し、Rowアドレスそれぞれに適合したリテンション時間でリフレッシュを行うことができる。
また、データを保持することができる時間は温度に大きく依存するため、リテンション時間を測定する際には、情報処理装置1内の全てのデバイスの稼働率を上げ、第1記憶部2の温度を上げてから測定する方が、実際の情報処理装置1の運用状態に近いため望ましい。
全てのデバイスの稼働率を上げることが困難である場合は、第1記憶部2の近傍に発熱体と温度センサを設置することで同様の効果を得ることができる。すなわち、情報処理装置1は、リテンション時間を設定する際に、上述の全てのデバイスの稼働率が上がったときの温度程度に発熱体を発熱させることで第1記憶部2の温度を上げることができる。
(実施の形態2)
実施の形態2における情報処理装置は、実施の形態1にて測定されたRowアドレス毎のデータ保持時間(リテンション時間)から、長時間データを保持することができるRowアドレスを求め、当該Rowアドレスに対し優先的にデータを書き込む。このように長時間データを保持することができるRowアドレスに優先的にデータが書き込まれることで、情報処理装置はリフレッシュ処理の回数を低減することができ、より低消費電力を実現することが可能となる。
また、上述の内容を発展させ、情報処理装置は短時間しかデータを保持できないRowアドレスのデータを、定期的に長時間データを保持できるRowアドレスに移動させることで、さらに低消費電力を実現することが可能となる。実施の形態2では、これらの処理について説明する。
実施の形態2における制御部4には、実施の形態1の制御部4に対し、さらにリテンション時間に基づいてデータを書き込むRowアドレスを決定する機能、および所定のRowアドレスのデータをよりリテンション時間が長いセルに移動させる機能が備えられている。尚、制御部4以外の機能ブロックおよびハードウェア構成は実施の形態1と同様であるため、ここでの説明は省略する。
まず、リテンション時間の長いRowアドレスに対し優先的にデータを書き込む処理を図8を参照しつつ説明する。
制御部4は、Row(N)(Nの初期値は0)、Rowアドレスのうちで最も長いリテンション時間が代入される最長リテンション時間(初期値=0)、最長リテンション時間を有するRowアドレスである最長Rowアドレス(初期値=null)のそれぞれの変数に初期値を設定する(ステップS60)。次に制御部4はRegister(N)からRow(N)のデータ書込みフラグおよびリテンション時間を読み出す(ステップS61)。
制御部4は、データ書込みフラグに基づきRow(N)内にデータが格納されているか否かを判定する(ステップS62)。Row(N)にデータが格納されていない場合(ステップS62、YES)、制御部4は最長リテンション時間とRow(N)のリテンション時間とを比較する(ステップS63)。ここで、最長リテンション時間がRow(N)のリテンション時間より小さい場合(ステップS63、YES)、制御部4はRow(N)のリテンション時間を最長リテンション時間に代入し、最長RowアドレスをNに設定する(ステップS64)。その後、制御部4は変数Nを1つインクリメントし(ステップS65)、変数NとMaxRowとを比較する(ステップS66)。
ここで、変数NがMaxRowより大きい場合(すなわち、全てのRowアドレスに対し上述の処理を実施し、最長リテンション時間を有する最長Rowアドレスが求められた場合)(ステップS66、NO)、制御部4は最長Rowアドレスにデータを書き込み(ステップS67)、最長Rowアドレスに対応するRegister(Register(LRA))が保持していたデータ書込みフラグおよび最新リフレッシュ時刻を更新する(ステップS68)。
尚、ステップS62でRow(N)にデータが格納されている場合(ステップS62、NO)、およびステップS63で最長リテンション時間がリテンション時間以上である場合(ステップS63、NO)、制御部4はステップS65に処理を進める。また、制御部4はステップS66で変数NがMaxRow以下である場合(ステップS66、YES)、ステップS61に処理を戻す。
次に、リテンション時間の短いRowアドレスのデータをリテンション時間の長いRowアドレスに移動する処理を図9のフローチャートを参照しつつ説明する。
制御部4は、第1記憶部2内の移動先であるRow(M)内のデータを削除する(ステップS70)。尚、Row(M)は有効なデータが書き込まれていないもの(Row(M)のデータ書込みフラグでデータの有無を確認可能)とする。次に、制御部4はRow(M)に対応するRegister(M)からリテンション時間を読み出す(ステップS71)。
制御部4は、その後、処理を行うRow(N)(初期値=0)、全てのRowアドレスのうちで最も短いリテンション時間が代入される最短リテンション時間(初期値=null)、最短リテンション時間を有するRowアドレスである最短Rowアドレス(初期値=null)のそれぞれの変数に対し初期値を設定する(ステップS72)。
制御部4は、Register(N)からRow(N)のデータ書込みフラグ、およびリテンション時間を読み出し(ステップS73)、データ書込みフラグに基づきRowアドレス(N)にデータが格納されているか否か判定する(ステップS74)。ここで、データが格納されている場合(ステップS74、YES)、制御部4は、最短リテンション時間とRow(N)のリテンション時間を比較する(ステップS75)。
ここで、最短リテンション時間よりRow(N)のリテンション時間が小さい場合(ステップS75、YES)、制御部4は、Row(N)のリテンション時間を最短リテンション時間に代入し、最短Rowアドレスを現在処理を行っているRowアドレス(変数N)にする(ステップS76)。そして、制御部4は変数Nを1つインクリメントし(ステップS77)、変数NとMaxRowとを比較する(ステップS78)。変数NがMaxRow以下の場合は(ステップS78、YES)、制御部4は処理をステップS73に戻すことで、ステップS73からステップS77までの処理を繰り返す。
上述の処理を繰り返し、変数NがMaxRowより大きくなった場合(すなわち、全てのRowアドレスに対し上述の処理を実施し、最短リテンション時間を有する最短Rowアドレスが求められた場合)(ステップS78、NO)、制御部4はRow(N)のリテンション時間とRow(M)のリテンション時間とを比較する(ステップS79)。ここで、Row(M)のリテンション時間がRow(N)のリテンション時間より大きい場合(ステップS79、YES)、制御部4はRow(N)から全Columnを読み出し(ステップS80)、Row(M)へ読み出した全Columnを書き込む(ステップS81)。そして、制御部4はRegister(M)およびRegister(N)のデータ書込みフラグとリテンション時間および最新リテンション時刻を更新する(ステップS82)。
尚、ステップS74の判定がNOである場合、およびステップS75の判定がNOである場合、判定部4は処理をステップS77へ進め、ステップS78の判定がYESの場合、ステップS73へ処理を戻す。また判定部4はステップS79の判定がNOである場合は処理を終了する。
(実施の形態3)
Rowアドレスが複数のメモリ領域(グループ)(例えば図2におけるメモリセルアレイ部56のBank−AからBank−Dまで)にグループ化されている場合、情報処理装置は一定の時間間隔で所定のメモリ領域にあるRowアドレスのデータを他のメモリ領域に移動させることで(例えばBank−AのデータをBank−Bに移動することでデータをBank−Bに集約させる)、移動元のメモリ領域に対するリフレッシュ処理が無くなり、さらに消費電力を低減させることができる。
実施の形態3における制御部4には、実施の形態1の制御部4に対し、さらに複数のメモリ領域にまたがりデータが格納されている場合に所定のメモリ領域内に収まるようデータを移動させる機能が備えられている。尚、上述の制御部4以外の機能ブロックおよびハードウェア構成は実施の形態1と同様であるため、ここでの説明は省略する。
上述の他のメモリ領域に移動させる処理を図10のフローチャートを参照しつつ説明する。また、説明を簡略にするため、2つのメモリ領域(例えばBank−A、Bank−B)を対象として説明するが、Bank−CとBank−Dとのセット、Bank−EとBank−Fとのセット(情報処理装置1のメモリを増設した場合)等、情報処理装置1はBankのセット単位で本処理を実施することで、たとえBankの数が増加しても対応することができる。さらに、情報処理装置1はメモリボード単位で本処理を実施することも可能である。
制御部4は、Row(N)(Nの初期値=0)を設定し、有効なデータが存在するRowアドレスの数を示す変数であるデータ有Row数を初期値0に設定する(ステップS91)。次に、制御部4は、Register(N)からRow(N)のデータ書込みフラグを読み出し(ステップS92)、Row(N)にデータが格納されているか否かの判定をする(ステップS93)。
ここで、Row(N)にデータが格納されている場合(ステップS93、YES)、制御部4はデータ有Row数を1つインクリメントし(ステップS94)、さらに変数Nをインクリメントする(ステップS95)。尚、Row(N)にデータが格納されていない場合(ステップS93、NO)、制御部4は変数Nのインクリメントのみ行う(ステップS95)。
制御部4は、上述の処理を変数NがMaxRowより大きくなるまで行う(ステップS96、YESからステップS92へのループ)。
変数NがMaxRowより大きくなった場合(ステップS96、NO)、制御部4はデータ有Row数と、最大Row数の半分(最大Row数/2)とを比較し(ステップS97)、データ有Row数が、最大Row数/2より小さい場合(ステップS97、YES)、変数Mおよび変数Nに0を代入する(ステップS98)。
次に制御部4は、Register(N)のデータ書込みフラグを読み出し(ステップS99)、Row(N)にデータが格納されているか否か判定する(ステップS100)。ここで、Row(N)にデータが格納されていない場合(ステップS100、NO)、制御部4はRegister(M)のデータ書込みフラグを読み出し(ステップS103)、Row(M)にデータが格納されているか否か判定する(ステップS104)。ここで、Row(M)にデータが格納されている場合(ステップS104、YES)、制御部4はRow(M)から全Columnを読み出し(ステップS105)、Row(N)へ読み出した全Columnを書き込む(ステップS106)。
次に、制御部4は、Register(M)およびRegister(N)のデータ書込みフラグとリテンション時間および最新リフレッシュ時刻を更新し(ステップS107)、変数Mを1つインクリメントし(ステップS108)、変数Nを1つインクリメントする(ステップS101)。次に、制御部4は、変数NとMaxRowとの比較をする(ステップS102)。変数NがMaxRow以下である場合(ステップS102、YES)、制御部4は、処理をステップS99へ戻し、上述のステップS99からステップS101までの一連の処理(必要に応じてステップS103からステップS108までの一連の処理も含む)の処理を行う。
変数NがMaxRowより大きい場合(ステップS102、NO)、制御部4は処理を終了する。
尚、ステップS97の判定でNOである場合は、制御部4は処理を終了し、ステップS100の判定でYESである場合は、ステップS101へ処理を進める。またステップS104の判定でNOである場合、制御部4は変数Mを1つインクリメントし(ステップS109)、ステップS103へ処理を戻す。
実施の形態3により、データが書き込まれているメモリ領域のみをリフレッシュすることが可能となり、消費電力の削減が可能となる。
実施の形態では、第1記憶部2、第2記憶部3、制御部4を備えた情報処理装置1として説明したが、制御部4を記憶部を制御する記憶部制御装置とすることも可能である。
以上説明したように、セルそれぞれに設けられたリフレッシュ間隔に基づき、それぞれのセルに対しリフレッシュ動作を制御することができる。

Claims (10)

  1. データを記憶する複数のRowアドレスからなる第1記憶部と、
    前記複数のRowアドレスそれぞれに対するリフレッシュ間隔とリフレッシュ動作実施状況とを保持する第2記憶部と、
    前記第2記憶部に保持されるリフレッシュ間隔とリフレッシュ動作実施状況とに基づいて前記Rowアドレスそれぞれに対しリフレッシュ動作を制御する制御部と、
    を備え
    前記制御部は、OSの起動に先立って、前記複数のRowアドレスのそれぞれにおいて所定のデータを書き込み、所定の時間毎に前記データが異常であるか否かを判断し、前記データが異常であると判断された時間から所定の値差し引いた値を、前記複数のRowアドレスそれぞれのリフレッシュ間隔として設定する
    ことを特徴とする情報処理装置。
  2. 前記第2記憶部は、さらに前記第1記憶部のRowアドレスごとにデータが格納されているか否かのフラグを保持し、前記制御部はさらに前記フラグに基づきリフレッシュ動作を行うRowアドレスを決定し、該Rowアドレスに対するリフレッシュ動作を制御することを特徴とする請求項1に記載の情報処理装置。
  3. 前記第2記憶部は、前記リフレッシュ動作実施状況を最後に前記Rowアドレスをリフレッシュした時刻である最新リフレッシュ時刻として保持し、
    前記制御部は、さらに前記フラグに基づき前記Rowアドレスそれぞれに対しデータが格納されているか否かを判定し、データが格納されていると判定したRowアドレスのうちで、さらに現在の時刻から前記最新リフレッシュ時刻を減算した時間が前記リフレッシュ間隔に達しているRowアドレスを決定し、該Rowアドレスに対しリフレッシュ動作を行うよう制御することを特徴とする請求項2に記載の情報処理装置。
  4. 前記制御部は、さらに前記リフレッシュ間隔に基づいて前記データを書き込むRowアドレスを決定することを特徴とする請求項1に記載の情報処理装置。
  5. 前記制御部は、さらに前記Rowアドレスの動作に異常が検出された場合、前記第2記憶部に保持されたリフレッシュ間隔を再設定することを特徴とする請求項1に記載の情報処理装置。
  6. 前記制御部は、さらにリフレッシュ動作が定義された複数のモードから一つのモードを決定し、該モードに基づき前記Rowアドレスのリフレッシュ動作を制御することを特徴とする請求項1に記載の情報処理装置。
  7. データを記憶する複数のRowアドレスからなる記憶部を制御する記憶部制御装置であって、
    OSの起動に先立って、前記複数のRowアドレスのそれぞれにおいて所定のデータを書き込み、所定の時間毎に前記データが異常であるか否かを判断し、前記データが異常であると判断された時間から所定の値差し引いた値を、前記複数のRowアドレスそれぞれのリフレッシュ間隔として設定し、前記複数のRowアドレスそれぞれに対するリフレッシュ間隔とリフレッシュ動作実施状況とに基づいて前記Rowアドレスそれぞれに対してリフレッシュ動作を制御することを特徴とする記憶部制御装置。
  8. 前記記憶部制御装置は、さらに前記記憶部のRowアドレスごとにデータが格納されているか否かのフラグに基づきリフレッシュ動作を行うRowアドレスを決定し、該Rowアドレスに対するリフレッシュ動作を制御することを特徴とする請求項7に記載の記憶部制御装置。
  9. データを記憶する複数のRowアドレスからなる記憶部のリフレッシュ動作を制御する記憶部制御方法であって、
    OSの起動に先立って、前記複数のRowアドレスのそれぞれにおいて所定のデータを書き込み、所定の時間毎に前記データが異常であるか否かを判断し、前記データが異常であると判断された時間から所定の値差し引いた値を、前記複数のRowアドレスそれぞれのリフレッシュ間隔として設定するステップと、
    前記複数のRowアドレスそれぞれに対するリフレッシュ間隔とリフレッシュ動作実施状況とを読み出す情報取得ステップと、
    前記リフレッシュ間隔とリフレッシュ動作実施状況に基づいて前記Rowアドレスそれぞれに対してリフレッシュ動作を制御するリフレッシュ実行ステップと、
    を実行する記憶部制御方法。
  10. 前記リフレッシュ実行ステップは、さらにRowアドレスごとにデータが格納されているか否かのフラグに基づきリフレッシュ動作を行うRowアドレスを決定し、該Rowアドレスに対するリフレッシュ動作を制御することを特徴とする請求項9に記載の記憶部制御方法。
JP2009535938A 2007-10-05 2007-10-05 情報処理装置、記憶部制御装置、記憶部制御方法 Expired - Fee Related JP5146457B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/069573 WO2009044480A1 (ja) 2007-10-05 2007-10-05 情報処理装置、記憶部制御装置、記憶部制御方法

Publications (2)

Publication Number Publication Date
JPWO2009044480A1 JPWO2009044480A1 (ja) 2011-02-03
JP5146457B2 true JP5146457B2 (ja) 2013-02-20

Family

ID=40525913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009535938A Expired - Fee Related JP5146457B2 (ja) 2007-10-05 2007-10-05 情報処理装置、記憶部制御装置、記憶部制御方法

Country Status (5)

Country Link
US (1) US8473674B2 (ja)
JP (1) JP5146457B2 (ja)
KR (1) KR101098128B1 (ja)
CN (1) CN101809670B (ja)
WO (1) WO2009044480A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104239220B (zh) * 2013-06-13 2017-11-24 华为技术有限公司 存储器刷新处理方法和装置
KR20200116814A (ko) * 2019-04-02 2020-10-13 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366092A (ja) * 1989-08-04 1991-03-20 Fujitsu Ltd 半導体メモリ装置
JPH0547176A (ja) * 1991-08-13 1993-02-26 Mitsubishi Electric Corp 半導体記憶装置
JPH0660647A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd 半導体記憶システム
JPH08306184A (ja) * 1995-03-03 1996-11-22 Hitachi Ltd ダイナミック型ramとメモリモジュール及びそのリフレッシュ方法
JPH09106674A (ja) * 1995-10-12 1997-04-22 Fujitsu Ltd 同期型ダイナミック半導体記憶装置
JPH1196760A (ja) * 1997-09-24 1999-04-09 Fujitsu Ltd 半導体記憶装置
JP2004030738A (ja) * 2002-06-24 2004-01-29 Toshiba Corp ダイナミック型半導体メモリ装置
JP2004273029A (ja) * 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
JP2005216429A (ja) * 2004-01-30 2005-08-11 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP2005222593A (ja) * 2004-02-04 2005-08-18 Elpida Memory Inc 半導体記憶装置および半導体記憶装置のリフレッシュ方法
JP2005228438A (ja) * 2004-02-16 2005-08-25 Sharp Corp 半導体記憶装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4142233A (en) * 1975-10-30 1979-02-27 Tokyo Shibaura Electric Co., Ltd. Refreshing system for dynamic memory
US4933907A (en) * 1987-12-03 1990-06-12 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory device and operating method therefor
JPH07169268A (ja) * 1993-12-13 1995-07-04 Hitachi Ltd 半導体記憶装置
JPH07176185A (ja) 1993-12-20 1995-07-14 Canon Inc リフレッシュ制御装置
JPH09102193A (ja) * 1995-10-04 1997-04-15 Mitsubishi Electric Corp 半導体記憶装置
US5784548A (en) * 1996-03-08 1998-07-21 Mylex Corporation Modular mirrored cache memory battery backup system
US6366989B1 (en) * 1998-09-17 2002-04-02 Sun Microsystems, Inc. Programmable memory controller
US6389505B1 (en) * 1998-11-19 2002-05-14 International Business Machines Corporation Restore tracking system for DRAM
US6483764B2 (en) 2001-01-16 2002-11-19 International Business Machines Corporation Dynamic DRAM refresh rate adjustment based on cell leakage monitoring
JP2002230970A (ja) 2001-01-29 2002-08-16 Nec Microsystems Ltd メモリ制御装置
EP1408510A3 (en) * 2002-05-17 2005-05-18 Matsushita Electric Industrial Co., Ltd. Memory control apparatus, method and program
US7035155B2 (en) * 2002-09-26 2006-04-25 Xware Technology, Inc. Dynamic memory management
US6914841B1 (en) * 2004-01-30 2005-07-05 Infineon Technologies Ag System and method for refreshing a dynamic memory device
US7565479B2 (en) * 2005-08-04 2009-07-21 Rambus Inc. Memory with refresh cycle donation to accommodate low-retention-storage rows
KR100725992B1 (ko) * 2005-11-04 2007-06-08 삼성전자주식회사 리프레시 정보에 따라 반도체 메모리 장치의 리프레시를제어하는 장치 및 그 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0366092A (ja) * 1989-08-04 1991-03-20 Fujitsu Ltd 半導体メモリ装置
JPH0547176A (ja) * 1991-08-13 1993-02-26 Mitsubishi Electric Corp 半導体記憶装置
JPH0660647A (ja) * 1992-08-10 1994-03-04 Hitachi Ltd 半導体記憶システム
JPH08306184A (ja) * 1995-03-03 1996-11-22 Hitachi Ltd ダイナミック型ramとメモリモジュール及びそのリフレッシュ方法
JPH09106674A (ja) * 1995-10-12 1997-04-22 Fujitsu Ltd 同期型ダイナミック半導体記憶装置
JPH1196760A (ja) * 1997-09-24 1999-04-09 Fujitsu Ltd 半導体記憶装置
JP2004030738A (ja) * 2002-06-24 2004-01-29 Toshiba Corp ダイナミック型半導体メモリ装置
JP2004273029A (ja) * 2003-03-10 2004-09-30 Sony Corp 記憶装置およびそれに用いられるリフレッシュ制御回路ならびにリフレッシュ方法
JP2005216429A (ja) * 2004-01-30 2005-08-11 Elpida Memory Inc 半導体記憶装置及びそのリフレッシュ制御方法
JP2005222593A (ja) * 2004-02-04 2005-08-18 Elpida Memory Inc 半導体記憶装置および半導体記憶装置のリフレッシュ方法
JP2005228438A (ja) * 2004-02-16 2005-08-25 Sharp Corp 半導体記憶装置

Also Published As

Publication number Publication date
CN101809670B (zh) 2014-03-05
US20100180152A1 (en) 2010-07-15
KR101098128B1 (ko) 2011-12-26
JPWO2009044480A1 (ja) 2011-02-03
WO2009044480A1 (ja) 2009-04-09
CN101809670A (zh) 2010-08-18
KR20100057662A (ko) 2010-05-31
US8473674B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
US10665273B2 (en) Semiconductor memory devices, memory systems and refresh methods of the same
US9275717B2 (en) Refresh address generator, volatile memory device including the same and method of refreshing the volatile memory device
JP5171096B2 (ja) 半導体メモリ素子の駆動方法
KR102389820B1 (ko) 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법
JP5103663B2 (ja) メモリ制御装置
US10559335B2 (en) Method of training drive strength, ODT of memory device, computing system performing the same and system-on-chip performing the same
US20100037014A1 (en) Memory device, memory system and dual port memory device with self-copy function
JP4663274B2 (ja) メモリコントローラとそれを備えるスマートカード、およびメモリのデータ読出し動作制御方法
JP2004079162A (ja) リフレッシュフラグを発生させる半導体メモリ装置及び半導体メモリシステム
JP4111789B2 (ja) 半導体記憶装置の制御方法及び半導体記憶装置
KR20140108379A (ko) 리프레쉬 어드레스 생성기 및 이를 포함하는 휘발성 메모리 장치
KR100472996B1 (ko) 리프레쉬 회로를 갖는 반도체 기억 장치
JP2004206855A (ja) 半導体メモリ
US7894290B2 (en) Method and apparatus for performing internal hidden refreshes while latching read/write commands, address and data information for later operation
JP4275033B2 (ja) 半導体記憶装置とテスト回路及び方法
US10325643B2 (en) Method of refreshing memory device and memory system based on storage capacity
JP5146457B2 (ja) 情報処理装置、記憶部制御装置、記憶部制御方法
KR101861647B1 (ko) 메모리 시스템 및 그 리프레시 제어 방법
US8218389B2 (en) Semiconductor storage device and control method of the same
JP4759717B2 (ja) 同期型不揮発性メモリおよびメモリシステム
TWI381379B (zh) An information processing apparatus, a memory section control apparatus, and a memory section control method
US20230215483A1 (en) Semiconductor memory device and memory system including the same
JP2009176343A (ja) 半導体記憶装置
JP2006012357A (ja) メモリ装置
JP4562468B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121112

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees