JP2006012357A - メモリ装置 - Google Patents
メモリ装置 Download PDFInfo
- Publication number
- JP2006012357A JP2006012357A JP2004191397A JP2004191397A JP2006012357A JP 2006012357 A JP2006012357 A JP 2006012357A JP 2004191397 A JP2004191397 A JP 2004191397A JP 2004191397 A JP2004191397 A JP 2004191397A JP 2006012357 A JP2006012357 A JP 2006012357A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- command
- signal
- write
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】 内部でリフレッシュコマンドを生成するリフレッシュ制御回路(107)と、外部からライトコマンドが入力されると所定期間リフレッシュコマンドを受け付けるためのリフレッシュ割り込み信号を生成するリフレッシュ割り込み制御回路(204)と、外部からライトコマンドが入力されると、リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示するコマンドデコーダ(109)と、リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間にリフレッシュコマンドが生成されるとリフレッシュ動作を指示する比較回路(205)とを有するメモリ装置が提供される。
【選択図】 図2
Description
内部でリフレッシュコマンドを生成するリフレッシュ制御回路と、
外部からライトコマンドが入力されると所定期間前記リフレッシュコマンドを受け付けるためのリフレッシュ割り込み信号を生成するリフレッシュ割り込み制御回路と、
外部からライトコマンドが入力されると、前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示するコマンドデコーダと、
前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間に前記リフレッシュコマンドが生成されるとリフレッシュ動作を指示する比較回路と
を有するメモリ装置。
(付記2)
前記コマンドデコーダは、外部からリードコマンドが入力されると、その後にリフレッシュコマンドが生成されても優先してリード動作を指示し、前記比較回路は、前記リード動作終了後にリフレッシュ動作を指示する付記1記載のメモリ装置。
(付記3)
前記ライトコマンドは、アウトプットディセーブルコマンドの後に入力される付記1記載のメモリ装置。
(付記4)
前記ライトコマンドは、アウトプットディセーブル状態でない状態で入力される付記1記載のメモリ装置。
(付記5)
前記比較回路は、前記アウトプットディセーブルコマンドが入力されてから前記ライトコマンドが入力されるまでの間にリフレッシュコマンドが生成されるとリフレッシュ動作を待機させる付記3記載のメモリ装置。
(付記6)
前記リフレッシュ制御回路は、定期的にリフレッシュコマンドを生成する付記1記載のメモリ装置。
(付記7)
さらに、前記ライトコマンド及び前記リフレッシュコマンドに応じてライト動作及びリフレッシュ動作を行うためのメモリセルを有する付記1記載のメモリ装置。
(付記8)
前記コマンドデコーダは、アドレスを確定させるためにリードコマンド入力後所定期間経過後にリード動作を指示する付記2記載のメモリ装置。
(付記9)
前記リフレッシュ制御回路は、定期的にリフレッシュコマンドを生成する付記2記載のメモリ装置。
(付記10)
さらに、前記ライトコマンド及び前記リフレッシュコマンドに応じてライト動作及びリフレッシュ動作を行うためのメモリセルを有する付記9記載のメモリ装置。
(付記11)
前記コマンドデコーダは、アドレスを確定させるためにライトコマンド入力後所定期間経過後にライト動作を指示する付記10記載のメモリ装置。
(付記12)
前記ライトコマンドは、アウトプットディセーブルコマンドの後に入力される付記11記載のメモリ装置。
(付記13)
前記ライトコマンドは、アウトプットディセーブル状態でない状態で入力される付記11記載のメモリ装置。
(付記14)
前記比較回路は、前記アウトプットディセーブルコマンドが入力されてから前記ライトコマンドが入力されるまでの間にリフレッシュコマンドが生成されるとリフレッシュ動作を待機させる付記12記載のメモリ装置。
106 入出力バッファ
107 セルフリフレッシュ制御回路
108 REF−ACT選択回路
109 コマンドデコーダ
110 タイミング制御回路
111 ラッチ回路
112 デコーダ
113 データ制御回路
114 メモリセルアレイ
201 制御回路
202 パルス幅拡張回路
203 ディレイ回路
204 リフレッシュ割り込み制御回路
205 REF−ACT比較回路
206 リフレッシュ制御回路
207 リード/ライト制御回路
Claims (8)
- 内部でリフレッシュコマンドを生成するリフレッシュ制御回路と、
外部からライトコマンドが入力されると所定期間前記リフレッシュコマンドを受け付けるためのリフレッシュ割り込み信号を生成するリフレッシュ割り込み制御回路と、
外部からライトコマンドが入力されると、前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間終了後、リフレッシュ動作が行われているときにはその終了を待ってライト動作を指示するコマンドデコーダと、
前記リフレッシュ割り込み信号によるリフレッシュコマンド受け付け期間に前記リフレッシュコマンドが生成されるとリフレッシュ動作を指示する比較回路と
を有するメモリ装置。 - 前記コマンドデコーダは、外部からリードコマンドが入力されると、その後にリフレッシュコマンドが生成されても優先してリード動作を指示し、前記比較回路は、前記リード動作終了後にリフレッシュ動作を指示する請求項1記載のメモリ装置。
- 前記ライトコマンドは、アウトプットディセーブルコマンドの後に入力される請求項1記載のメモリ装置。
- 前記ライトコマンドは、アウトプットディセーブル状態でない状態で入力される請求項1記載のメモリ装置。
- 前記比較回路は、前記アウトプットディセーブルコマンドが入力されてから前記ライトコマンドが入力されるまでの間にリフレッシュコマンドが生成されるとリフレッシュ動作を待機させる請求項3記載のメモリ装置。
- 前記リフレッシュ制御回路は、定期的にリフレッシュコマンドを生成する請求項1記載のメモリ装置。
- さらに、前記ライトコマンド及び前記リフレッシュコマンドに応じてライト動作及びリフレッシュ動作を行うためのメモリセルを有する請求項1記載のメモリ装置。
- 前記コマンドデコーダは、アドレスを確定させるためにリードコマンド入力後所定期間経過後にリード動作を指示する請求項2記載のメモリ装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004191397A JP2006012357A (ja) | 2004-06-29 | 2004-06-29 | メモリ装置 |
US10/995,396 US7061819B2 (en) | 2004-06-29 | 2004-11-24 | Memory device |
CN200410091683.2A CN1716442B (zh) | 2004-06-29 | 2004-11-30 | 改进了刷新操作的存储器设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004191397A JP2006012357A (ja) | 2004-06-29 | 2004-06-29 | メモリ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006012357A true JP2006012357A (ja) | 2006-01-12 |
Family
ID=35505513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004191397A Pending JP2006012357A (ja) | 2004-06-29 | 2004-06-29 | メモリ装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7061819B2 (ja) |
JP (1) | JP2006012357A (ja) |
CN (1) | CN1716442B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102295058B1 (ko) * | 2015-08-19 | 2021-08-31 | 삼성전자주식회사 | 반도체 메모리 시스템 및 반도체 메모리 장치 및 반도체 메모리 장치의 동작방법 |
US10262719B1 (en) * | 2017-12-22 | 2019-04-16 | Nanya Technology Corporation | DRAM and refresh method thereof |
US11152054B2 (en) * | 2019-08-28 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for performing background operations in memory using sensing circuitry |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4317169A (en) * | 1979-02-14 | 1982-02-23 | Honeywell Information Systems Inc. | Data processing system having centralized memory refresh |
JP3225531B2 (ja) * | 1990-05-15 | 2001-11-05 | セイコーエプソン株式会社 | メモリカード |
EP0457310B1 (en) * | 1990-05-15 | 1998-01-07 | Seiko Epson Corporation | Memory card |
JP2001118383A (ja) | 1999-10-20 | 2001-04-27 | Fujitsu Ltd | リフレッシュを自動で行うダイナミックメモリ回路 |
US6275437B1 (en) * | 2000-06-30 | 2001-08-14 | Samsung Electronics Co., Ltd. | Refresh-type memory with zero write recovery time and no maximum cycle time |
US6430073B1 (en) * | 2000-12-06 | 2002-08-06 | International Business Machines Corporation | Dram CAM cell with hidden refresh |
JP4597470B2 (ja) * | 2002-07-25 | 2010-12-15 | 富士通セミコンダクター株式会社 | 半導体メモリ |
JP4143368B2 (ja) * | 2002-09-04 | 2008-09-03 | エルピーダメモリ株式会社 | 半導体記憶装置 |
-
2004
- 2004-06-29 JP JP2004191397A patent/JP2006012357A/ja active Pending
- 2004-11-24 US US10/995,396 patent/US7061819B2/en not_active Expired - Fee Related
- 2004-11-30 CN CN200410091683.2A patent/CN1716442B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1716442A (zh) | 2006-01-04 |
US7061819B2 (en) | 2006-06-13 |
US20050286329A1 (en) | 2005-12-29 |
CN1716442B (zh) | 2011-04-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4201490B2 (ja) | 自動プリチャージ機能を有するメモリ回路及び自動内部コマンド機能を有する集積回路装置 | |
US7320049B2 (en) | Detection circuit for mixed asynchronous and synchronous memory operation | |
JP2001118383A (ja) | リフレッシュを自動で行うダイナミックメモリ回路 | |
TWI559316B (zh) | 半導體裝置 | |
JP2007310960A (ja) | 半導体メモリ | |
JP5261888B2 (ja) | 半導体記憶装置 | |
JP4041358B2 (ja) | 半導体メモリ | |
JP4837357B2 (ja) | 半導体記憶装置 | |
JP4717373B2 (ja) | 半導体メモリ | |
US7180822B2 (en) | Semiconductor memory device without decreasing performance thereof even if refresh operation or word line changing operation occur during burst operation | |
JP2006059489A (ja) | 半導体記憶装置とテスト回路及び方法 | |
JP2007115344A (ja) | 半導体記憶装置 | |
JP2002150768A (ja) | 半導体記憶装置 | |
JP2006012357A (ja) | メモリ装置 | |
JP4241087B2 (ja) | 半導体記憶装置 | |
JP4768221B2 (ja) | メモリ装置 | |
JP2005141845A (ja) | 半導体装置 | |
JP3998539B2 (ja) | 半導体記憶装置 | |
CN111599395B (zh) | 用于伪静态随机存取存储器的控制电路以及控制方法 | |
JP2004280947A (ja) | 半導体記憶装置 | |
JP2009059419A (ja) | 半導体記憶装置 | |
JP5256879B2 (ja) | 半導体記憶装置 | |
JP2011159341A (ja) | メモリ制御回路 | |
JP2009266286A (ja) | 半導体メモリおよびメモリコントローラ | |
JP2006066020A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100202 |