JP2005222593A - 半導体記憶装置および半導体記憶装置のリフレッシュ方法 - Google Patents
半導体記憶装置および半導体記憶装置のリフレッシュ方法 Download PDFInfo
- Publication number
- JP2005222593A JP2005222593A JP2004028272A JP2004028272A JP2005222593A JP 2005222593 A JP2005222593 A JP 2005222593A JP 2004028272 A JP2004028272 A JP 2004028272A JP 2004028272 A JP2004028272 A JP 2004028272A JP 2005222593 A JP2005222593 A JP 2005222593A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- data
- word line
- memory cell
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000014759 maintenance of location Effects 0.000 claims abstract description 81
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000005259 measurement Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 238000003491 array Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4061—Calibration or ate or cycle tuning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C2211/406—Refreshing of dynamic cells
- G11C2211/4065—Low level details of refresh operations
Abstract
【解決手段】 半導体記憶装置がリフレッシュモードにエントリーされた時、ワード線毎にメモリセルのリテンション時間を測定し、メモリセルのリテンション時間に対応する複数のリフレッシュ周期を設定し、複数のリフレッシュ周期にしたがってメモリセルをリフレッシュする。
【選択図】 図1
Description
10 メモリセルアレイ
11 サブメモリセルアレイ
12 ロウデコーダおよびワード線ドライバー回路
13 センスアンプ
14 カラムデコーダ
15 アレイコントロール回路
16 データアンプ、データレジスタおよび比較回路
17 カラムアドレス生成およびデータアンプコントロール回路
18 コマンドデコーダ
20 セルフリフレッシュコントロール回路
21 リフレッシュ周期生成オシレータ回路
22 リフレッシュアドレス生成回路
23 長周期リフレッシュデータリテンションチエックコントロール回路
24 リフレッシュ周期設定レジスタ
25 リフレッシュ信号生成回路
26 論理回路
161 データアンプ
162 レジスタ
163 比較回路
164 リテンション時間判定回路
Claims (16)
- 半導体記憶装置において、該半導体記憶装置がリフレッシュモードにエントリーされた時、該エントリー時に書きこまれているデータパターンに対するメモリセルのリテンション時間を測定することを特徴とする半導体記憶装置。
- 前記リテンション時間に対応する複数のリフレッシュ周期を設定し、前記複数のリフレッシュ周期にしたがってリフレッシュすることを特徴とする請求項1記載の半導体記憶装置。
- 前記複数のリフレッシュ周期は短周期Tと、該短周期Tをn倍された長周期nTとを含むことを特徴とする請求項2記載の半導体記憶装置。
- 前記メモリセルがマトリクス状に配置されたサブメモリセルアレイのチエックワード線上のメモリセルデータを、センスアンプから直接に前記サブメモリセルのデータ退避ワード線上のメモリセルにコピーすることを特徴とする請求項1乃至3のいずれか1項に記載の半導体記憶装置。
- 前記データ退避ワード線上のメモリセルデータを、前記チエックワード線上のメモリセルにコピーバックすることを特徴とする請求項4記載の半導体記憶装置。
- 前記データ退避ワード線上のメモリセルに対しては短周期リフレッシュを実施し、前記チエックワード線に対しては長周期リフレッシュを実施し、しかるのち、前記データ退避ワード線上のメモリセルデータと前記チエックワード線上のメモリセルデータとを比較判定することを特徴とする請求項4記載の半導体記憶装置。
- 前記比較判定された結果に基づいて、前記サブメモリセルアレイのそれぞれのワード線に対して、前記リフレッシュ周期を前記長周期リフレッシュまたは前記短周期リフレッシュと設定し、リフレッシュすることを特徴とする請求項6記載の半導体記憶装置。
- 前記メモリセルがマトリクス状に配置されたサブメモリアレイに、さらにデータ退避ワード線を備えたデータ退避用メモリセルアレイを備えたことを特徴とする請求項1記載の半導体記憶装置。
- 前記リテンション時間を測定されるチエックワード線上の被測定メモリセルのデータと、前記データ退避ワード線上のメモリセルのデータとを比較する比較回路を備えたことを特徴とする請求項8記載の半導体記憶装置。
- 前記リテンション時間を測定されるチエックワード線上の被測定メモリセルのデータを保持するレジスタの出力データと、前記データ退避ワード線上のメモリセルのデータを出力するデータアンプからの出力データとを比較する比較回路を備えたことを特徴とする請求項8記載の半導体記憶装置。
- 前記チエックワード線上のメモリセルに対する前記比較回路からの一致/不一致を示す出力情報により、前記チエックワード線のリテンション時間を判定するリテンション判定回路を備えたことを特徴とする請求項9または請求項10記載の半導体記憶装置。
- 前記リテンション判定回路からのリフレッシュ周期設定信号を保持するリフレッシュ周期設定レジスタを備えたことを特徴とする請求項11記載の半導体記憶装置。
- 前記データ退避ワード線はリダンダンシー回路に設けられた冗長ワード線から選択して、設けられることを特徴とする請求項8乃至12のいずれか1項記載の半導体記憶装置。
- 半導体記憶装置のリフレッシュ方法において、該半導体記憶装置はリフレッシュモードにエントリーされるステップと、ワード線毎にメモリセルのリテンション時間を測定するステップと、該リテンション時間に対応する複数のリフレッシュ周期を設定するステップと、前記複数のリフレッシュ周期にしたがってリフレッシュするステップと、を有することを特徴とする半導体記憶装置のリフレッシュ方法。
- 前記複数のリフレッシュ周期は短周期Tと、該短周期Tをn倍された長周期nTとを含むことを特徴とする請求項14記載の半導体記憶装置のリフレッシュ方法。
- 前記メモリセルがマトリクス状に配置されたサブメモリセルアレイのチエックワード線上のメモリセルデータをデータ退避ワード線上のメモリセルにコピーするステップと、前記チエックワード線と前記データ退避ワード線とを長周期リフレッシュするステップと、前記データ退避ワード線を短周期リフレッシュするステップと、前記チエックワード線上のメモリセルデータを読み出しレジスタに蓄えるステップと、前記データ退避ワード線上のメモリセルデータと前記レジスタに蓄えられた前記チエックワード線上のメモリセルデータとを比較判定するステップと、を有することを特徴とする請求項14または請求項15記載の半導体記憶装置のリフレッシュ方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028272A JP4322694B2 (ja) | 2004-02-04 | 2004-02-04 | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 |
US11/049,732 US7345941B2 (en) | 2004-02-04 | 2005-02-04 | Semiconductor memory device and method of refreshing the semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004028272A JP4322694B2 (ja) | 2004-02-04 | 2004-02-04 | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005222593A true JP2005222593A (ja) | 2005-08-18 |
JP4322694B2 JP4322694B2 (ja) | 2009-09-02 |
Family
ID=34805911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004028272A Expired - Fee Related JP4322694B2 (ja) | 2004-02-04 | 2004-02-04 | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7345941B2 (ja) |
JP (1) | JP4322694B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287314A (ja) * | 2006-04-14 | 2007-11-01 | Hynix Semiconductor Inc | 半導体メモリ素子及びその駆動方法 |
WO2009044480A1 (ja) * | 2007-10-05 | 2009-04-09 | Fujitsu Limited | 情報処理装置、記憶部制御装置、記憶部制御方法 |
US9558805B2 (en) | 2012-12-28 | 2017-01-31 | Samsung Electronics Co., Ltd. | Memory modules and memory systems |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4816911B2 (ja) * | 2006-02-07 | 2011-11-16 | 日本電気株式会社 | メモリの同期化方法及びリフレッシュ制御回路 |
US20080016272A1 (en) * | 2006-07-03 | 2008-01-17 | Stmicroelectronics Sa | Method of refreshing dynamic random access memory, in particular in standby mode and in active operating mode, and corresponding dynamic random access memory device, for example incorporated into a cellular mobile telephone |
FR2903219A1 (fr) * | 2006-07-03 | 2008-01-04 | St Microelectronics Sa | Procede de rafraichissement d'un memoire vive dynamique et dispositif de memoire vive dynamique correspondant,en particulier incorpore dans un telephone mobile cellulaire |
TWI381379B (zh) * | 2007-10-05 | 2013-01-01 | Fujitsu Ltd | An information processing apparatus, a memory section control apparatus, and a memory section control method |
KR101966858B1 (ko) * | 2012-04-24 | 2019-04-08 | 삼성전자주식회사 | 휘발성 메모리 장치의 동작 방법, 휘발성 메모리 장치 및 메모리 시스템의 제어 방법 |
KR20140063240A (ko) | 2012-11-16 | 2014-05-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 리프레쉬 레버리징 구동방법 |
US9069695B2 (en) * | 2013-03-14 | 2015-06-30 | Apple Inc. | Correction of block errors for a system having non-volatile memory |
KR20160045461A (ko) * | 2014-10-17 | 2016-04-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 구동방법 |
KR102468870B1 (ko) * | 2016-10-20 | 2022-11-21 | 에스케이하이닉스 주식회사 | 리프레쉬 타임 검출회로 및 이를 포함하는 반도체 장치 |
KR20180069177A (ko) * | 2016-12-14 | 2018-06-25 | 에스케이하이닉스 주식회사 | 메모리 장치 및 메모리 장치의 동작 방법 |
US20190066760A1 (en) * | 2017-08-23 | 2019-02-28 | Nanya Technology Corporation | Dram and method for operating the same |
US10606513B2 (en) | 2017-12-06 | 2020-03-31 | Western Digital Technologies, Inc. | Volatility management for non-volatile memory device |
US11579770B2 (en) * | 2018-03-15 | 2023-02-14 | Western Digital Technologies, Inc. | Volatility management for memory device |
US11157319B2 (en) | 2018-06-06 | 2021-10-26 | Western Digital Technologies, Inc. | Processor with processor memory pairs for improved process switching and methods thereof |
CN111863105A (zh) * | 2019-04-24 | 2020-10-30 | 长鑫存储技术有限公司 | 存储单元检测方法及存储器检测方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3714489B2 (ja) | 1995-03-03 | 2005-11-09 | 株式会社日立製作所 | ダイナミック型ramとメモリモジュール |
JP2000067595A (ja) * | 1998-06-09 | 2000-03-03 | Mitsubishi Electric Corp | 半導体記憶装置 |
DE10057275C1 (de) * | 2000-11-18 | 2002-06-06 | Infineon Technologies Ag | Schaltung und Verfahren zum Auffrischen von Speicherzellen in einem DRAM |
US6603694B1 (en) * | 2002-02-05 | 2003-08-05 | Infineon Technologies North America Corp. | Dynamic memory refresh circuitry |
JP4289825B2 (ja) * | 2002-03-29 | 2009-07-01 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
US7095669B2 (en) * | 2003-11-07 | 2006-08-22 | Infineon Technologies Ag | Refresh for dynamic cells with weak retention |
JP4478974B2 (ja) * | 2004-01-30 | 2010-06-09 | エルピーダメモリ株式会社 | 半導体記憶装置及びそのリフレッシュ制御方法 |
-
2004
- 2004-02-04 JP JP2004028272A patent/JP4322694B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-04 US US11/049,732 patent/US7345941B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007287314A (ja) * | 2006-04-14 | 2007-11-01 | Hynix Semiconductor Inc | 半導体メモリ素子及びその駆動方法 |
WO2009044480A1 (ja) * | 2007-10-05 | 2009-04-09 | Fujitsu Limited | 情報処理装置、記憶部制御装置、記憶部制御方法 |
JP5146457B2 (ja) * | 2007-10-05 | 2013-02-20 | 富士通株式会社 | 情報処理装置、記憶部制御装置、記憶部制御方法 |
US8473674B2 (en) | 2007-10-05 | 2013-06-25 | Fujitsu Limited | Information processing device including a plurality of cells to store data, storage control device that controls a storage section including a plurality of cells to store data, and storage control method of controlling a refresh operation of a storage section including a plurality of cells to store data |
US9558805B2 (en) | 2012-12-28 | 2017-01-31 | Samsung Electronics Co., Ltd. | Memory modules and memory systems |
Also Published As
Publication number | Publication date |
---|---|
US20050169084A1 (en) | 2005-08-04 |
US7345941B2 (en) | 2008-03-18 |
JP4322694B2 (ja) | 2009-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4322694B2 (ja) | 半導体記憶装置および半導体記憶装置のリフレッシュ方法 | |
US7032142B2 (en) | Memory circuit having parity cell array | |
JP4478974B2 (ja) | 半導体記憶装置及びそのリフレッシュ制御方法 | |
US8000163B2 (en) | Self refresh operation of semiconductor memory device | |
US7742355B2 (en) | Dynamic random access memory with low-power refresh | |
US7158433B2 (en) | Semiconductor storage device and method of controlling refreshing of semiconductor storage device | |
JP2843481B2 (ja) | リフレッシュアドレステスト回路を備えた半導体メモリ装置 | |
JPH087995B2 (ja) | ダイナミツク半導体記憶装置のリフレツシユ方法および装置 | |
US20060285410A1 (en) | Memory having parity error correction | |
JP4569182B2 (ja) | 半導体装置 | |
WO2007110926A1 (ja) | 半導体メモリおよびテストシステム | |
US6421797B1 (en) | Integrated circuit memory devices and methods for generating multiple parallel bit memory test results per clock cycle | |
US7471569B2 (en) | Memory having parity error correction | |
KR20100065446A (ko) | 동적 메모리 장치의 리프레쉬 주기 결정 방법 및 그 동작 메모리 장치 | |
US6922750B2 (en) | Semiconductor memory device capable of simultaneously reading data and refreshing data | |
JPH0440697A (ja) | 半導体記憶装置 | |
JP2008165879A (ja) | 半導体記憶装置 | |
JP3938298B2 (ja) | パリティセルアレイを有するメモリ回路 | |
JP2008186584A (ja) | 半導体記憶装置及びそのリフレッシュ制御方法 | |
JPS6366798A (ja) | 半導体記憶装置 | |
JPH05101651A (ja) | ダイナミツク型半導体記憶装置 | |
JP3597500B2 (ja) | 半導体記憶装置およびその検査方法 | |
JP2012155790A (ja) | 半導体メモリおよび半導体メモリの動作方法 | |
JP2010225195A (ja) | 半導体記憶装置及びそのテスト方法 | |
JPH0660643A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090218 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090520 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |