KR101190688B1 - 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법 - Google Patents

반도체 장치, 반도체 시스템 및 그 내부정보 출력방법 Download PDF

Info

Publication number
KR101190688B1
KR101190688B1 KR20100119817A KR20100119817A KR101190688B1 KR 101190688 B1 KR101190688 B1 KR 101190688B1 KR 20100119817 A KR20100119817 A KR 20100119817A KR 20100119817 A KR20100119817 A KR 20100119817A KR 101190688 B1 KR101190688 B1 KR 101190688B1
Authority
KR
South Korea
Prior art keywords
signal
internal information
semiconductor chip
semiconductor
information signal
Prior art date
Application number
KR20100119817A
Other languages
English (en)
Other versions
KR20120058158A (ko
Inventor
김주영
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR20100119817A priority Critical patent/KR101190688B1/ko
Priority to US13/171,815 priority patent/US8913414B2/en
Publication of KR20120058158A publication Critical patent/KR20120058158A/ko
Application granted granted Critical
Publication of KR101190688B1 publication Critical patent/KR101190688B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40626—Temperature related aspects of refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C2029/3202—Scan chain

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

적층된 복수의 반도체 칩 사이를 각각 관통하는 복수의 반도체 칩 관통라인을 포함하는 반도체 장치에 있어서, 적층된 상기 복수의 반도체 칩 중 최상위 반도체 칩은, 할당된 해당 반도체 칩 관통라인으로 자신의 내부정보신호를 전달하도록 구성되고, 나머지 반도체 칩은 각각, 반도체 칩 관통라인을 통해서 전달된 내부정보신호와 자신의 내부정보신호를 각각 논리조합하여 할당된 해당 반도체 칩 관통라인으로 순차적으로 전달하도록 구성됨에 있어서, 상기 나머지 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하도록 구성된다.

Description

반도체 장치, 반도체 시스템 및 그 내부정보 출력방법{SEMICONDUCTOR APPARATUS AND SEMICONDUCTOR SYSTEM AND OUTPUT METHOD OF INTERNAL INFORMATION THEREOF}
본 발명은 적층된 복수의 반도체 칩으로 구성되는 반도체 장치와 컨트롤러를 구비하는 반도체 시스템에 관한 것으로서, 각 반도체 칩의 내부정보신호를 출력하는 기술에 관한 것이다.
반도체 메모리 장치는 내부의 온도정보를 외부의 메모리 컨트롤러로 전송하는 기능을 가지고 있다. 일반적으로 메모리 컨트롤러는 수신된 온도정보를 토대로 반도체 메모리 장치의 리프레시(Refresh) 주기를 조절한다.
한편, 적층된 복수의 반도체 칩으로 구성되는 반도체 장치는 적층된 복수의 반도체 칩 사이에 신호를 공통적으로 전달하기 위한 반도체 칩 관통라인을 포함하고 있다. 이때, 각각의 반도체 칩이 자신의 온도정보를 하나의 반도체 칩 관통라인으로 전달하도록 구성되었다면, 각 반도체 칩마다 서로 다른 온도정보를 전송할 때, 정보 사이에 충돌이 발생하여 정확한 정보를 메모리 컨트롤러에 전달할 수 없다. 따라서 반도체 칩 관통라인을 통해서 온도정보를 신뢰성 있게 전송할 수 있는 기술이 요구되고 있다.
본 발명은 노멀모드에서 복수의 내부정보신호를 순차적으로 조합하여 반도체 칩 관통라인으로 전달할 수 있는 반도체 장치 및 반도체 시스템을 제공한다.
또한, 본 발명은 스캔모드에서 복수의 반도체 칩 중 선택된 반도체 칩의 내부정보신호를 출력할 수 있는 반도체 장치 및 반도체 시스템을 제공한다.
또한, 본 발명은 적층된 복수의 반도체 칩의 내부정보를 출력하는 방법을 제공한다.
본 발명의 일 실시예에 따르면, 적층된 복수의 반도체 칩 사이를 각각 관통하는 복수의 반도체 칩 관통라인을 포함하는 반도체 장치에 있어서, 노멀모드에서 적층된 상기 복수의 반도체 칩 중 최상위 반도체 칩은, 자신의 내부정보신호를 할당된 해당 반도체 칩 관통라인을 통해서 이웃하는 반도체 칩으로 전달하도록 구성되고, 나머지 반도체 칩은 각각, 반도체 칩 관통라인을 통해서 전달된 내부정보신호와 자신의 내부정보신호를 논리조합하여 할당된 해당 반도체 칩 관통라인으로 순차적으로 전달하도록 구성됨에 있어서, 상기 나머지 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하도록 구성되며, 스캔모드에서 상기 복수의 반도체 칩 중 선택된 반도체 칩에서 출력되는 해당 내부정보신호를 상기 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달하도록 구성되는 반도체 장치가 제공된다.
본 발명의 다른 실시예에 따르면, 적층된 복수의 반도체 칩 사이를 각각 관통하는 복수의 반도체 칩 관통라인을 포함하는 반도체 장치에 있어서, 적층된 상기 복수의 반도체 칩 중 최상위 반도체 칩은, 할당된 해당 반도체 칩 관통라인으로 자신의 내부정보신호를 전달하도록 구성되고, 나머지 반도체 칩은 각각, 반도체 칩 관통라인을 통해서 전달된 내부정보신호와 자신의 내부정보신호를 각각 논리조합하여 할당된 해당 반도체 칩 관통라인으로 순차적으로 전달하도록 구성됨에 있어서, 상기 나머지 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하도록 구성되는 반도체 장치가 제공된다.
본 발명의 또 다른 실시예에 따르면, 외부 칩 선택코드신호를 제공하는 컨트롤러; 및 적층된 복수의 반도체 칩 사이를 각각 관통하는 복수의 반도체 칩 관통라인을 구비하는 반도체 장치;를 포함하며, 상기 복수의 반도체 칩은 각각, 상기 외부 칩 선택코드신호를 입력받아 자신에 할당된 칩 선택코드신호를 생성하며, 노멀모드에서 적층된 상기 복수의 반도체 칩 중 최상위 반도체 칩은, 자신의 내부정보신호를 할당된 해당 반도체 칩 관통라인을 통해서 이웃하는 반도체 칩으로 전달하도록 구성되고, 나머지 반도체 칩은 각각, 반도체 칩 관통라인을 통해서 전달된 내부정보신호와 자신의 내부정보신호를 논리조합하여 할당된 해당 반도체 칩 관통라인으로 순차적으로 전달하도록 구성됨에 있어서, 상기 나머지 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하도록 구성되며, 스캔모드에서 상기 복수의 반도체 칩 중 선택된 반도체 칩에서 출력되는 해당 내부정보신호를 상기 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달하도록 구성되는 반도체 시스템이 제공된다.
본 발명의 또 다른 실시예에 따르면, 적층된 복수의 반도체 칩의 내부정보를 출력하는 방법에 있어서, 외부 칩 선택코드신호를 적층된 상기 복수의 반도체 칩에 인가하여 각 반도체 칩에 할당된 칩 선택코드신호를 각각 생성하는 단계; 및 각각의 칩 선택코드신호의 제어에 따라 각 반도체 칩에 할당된 내부정보신호를 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달함에 있어서, 상기 복수의 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하여 전달하는 단계;를 포함하는 내부정보 출력방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템의 개념도이다.
도 2는 도 1의 반도체 장치의 좀 더 구체적인 실시예를 나타낸 도면이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
참고적으로, 도면 및 상세한 설명에서 소자, 블록 등을 지칭할 때 사용하는 용어, 기호, 부호등은 필요에 따라 세부단위별로 표기할 수도 있으므로, 동일한 용어, 기호, 부호가 전체회로에서 동일한 소자 등을 지칭하지 않을 수도 있음에 유의하자. 일반적으로 회로의 논리신호 및 이진 데이터 값은 전압레벨에 대응하여 하이레벨(HIGH LEVEL, H) 또는 로우레벨(LOW LEVEL, L)로 구분하며, 각각 '1' 과 '0' 등으로 표현하기도 한다. 또한, 필요에 따라 추가적으로 하이임피던스(High Impedance, Hi-Z) 상태 등을 가질 수 있다고 정의하고 기술한다.
한편, 반도체 메모리 장치 및 반도체 장치를 고집적화 시키기 위하여 다양한 형태의 패키지(Package) 방식이 제안되고 있다. 특히, 복수의 반도체 칩을 적층시켜서 하나의 반도체 장치를 구성하는 칩 스택(Chip Stack) 방식은 복수의 반도체 칩에 공통적으로 신호를 전달하기 위해서 반도체 칩 관통라인을 사용하고 있다. 일반적으로 반도체 칩은 실리콘 웨이퍼(Silicon Wafer)를 이용하여 제조되고 있으므로, 반도체 칩 관통라인을 실리콘 관통라인(Through Silicon Via, TSV) 이라고 지칭하기도 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 시스템의 개념도이다.
본 실시예에 따른 반도체 시스템은 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 1을 참조하면, 반도체 시스템은 반도체 장치(1)와, 컨트롤러(2)를 구비한다.
컨트롤러(2)는 외부 칩 선택코드신호(SCS_EX<1:0>)를 반도체 장치(1)에 제공한다. 또한, 컨트롤러(2)는 반도체 장치(1)에서 출력되는 온도정보신호인 최종조합신호(TQ85_OUT)를 토대로 반도체 장치(1)의 리프레시 주기를 조절한다. 즉, 노멀모드(Normal mode)에서 최종조합신호(TQ85_OUT)는 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3)의 복수의 내부정보신호(TQ85_0,TQ85_1,TQ85_2,TQ85_3)를 순차적으로 논리조합하여 생성된 신호이다. 복수의 내부정보신호(TQ85_0,TQ85_1,TQ85_2,TQ85_3) 중 어느 하나가 활성화 되면 최종조합신호(TQ85_OUT)는 활성화 되는데, 내부정보신호가 온도정보신호라고 가정하면, 최종조합신호(TQ85_OUT)가 활성화 되었다는 것은 반도체 장치(1)의 내부온도가 특정 온도 이상 상승했다는 것을 의미한다. 반도체 장치(1)가 DRAM 이라고 가정한다면, 온도의 상승에 따라 리프레시 주기가 조절되어야 하므로, 컨트롤러(2)는 최종조합신호(TQ85_OUT)가 활성화 되면 리프레시 조절신호(REF_CTRL)를 통해서 반도체 장치(1)의 리프레시 주기가 빨라지도록 제어한다.
반도체 장치(1)는 적층된 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3) 사이를 각각 관통하는 반도체 칩 관통라인(TSV)을 포함하고 있다. 반도체 칩 관통라인(TSV)은 각 반도체 칩 사이마다 형성되어, 각 반도체 칩의 내부회로에서 처리되는 신호를 이웃하는 반도체 칩으로 전달한다.
노멀모드에서 적층된 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3) 중 최상위 반도체 칩(CHIP3), 즉 제4 반도체 칩(CHIP3)은 할당된 해당 반도체 칩 관통라인으로 자신의 내부정보신호(TQ85_3)를 전달하도록 구성되고, 나머지 반도체 칩, 즉 제1 내지 제3 반도체 칩(CHIP0~CHIP2)은 할당된 해당 반도체 칩 관통라인을 통해서 전달된 내부정보신호와 자신의 내부정보신호(TQ85_i)를 각각 논리조합하여 반도체 칩 관통라인으로 순차적으로 전달하도록 구성된다. 이때, 제1 내지 제3 반도체 칩(CHIP0~CHIP2)은 이웃하는 반도체 칩에서 전달된 내부정보신호와 자신의 내부정보신호를 각각 논리조합 하도록 구성된다.
즉, 제3 반도체 칩(CHIP2)은 반도체 칩 관통라인을 통해서 전달된 제4 반도체 칩(CHIP3)의 내부정보신호(TQ85_3)와 자신의 내부정보신호(TQ85_2)를 논리조합하여 할당된 해당 반도체 칩 관통라인으로 전달한다.
또한, 제2 반도체 칩(CHIP1)은 반도체 칩 관통라인을 통해서 전달된 내부정보신호, 즉 제4 및 제3 반도체 칩(CHIP3, CHIP2)의 내부정보신호(TQ85_3,TQ85_2)를 논리조합한 신호와 자신의 내부정보신호(TQ85_1)를 논리조합하여 할당된 해당 반도체 칩 관통라인으로 전달한다.
마지막으로 제1 반도체 칩(CHIP0)은 반도체 칩 관통라인을 통해서 전달된 내부정보신호, 즉 제4 내지 제2 반도체 칩(CHIP3,CHIP2,CHIP1)의 내부정보신호(TQ85_3,TQ85_2,TQ85_1)를 순차적으로 논리조합한 신호와 자신의 내부정보신호(TQ85_0)를 논리조합하고, 그 결과로서 생성된 최종조합신호(TQ85_OUT)를 컨트롤러(2)로 전달하게 된다.
노멀모드(Normal mode)에서 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3)에 각각 할당된 복수의 내부정보신호(TQ85_0,TQ85_1,TQ85_2,TQ85_3) 중 어느 하나가 활성화 되면 반도체 칩 관통라인(TSV)을 통해서 출력되는 최종조합신호(TQ85_OUT)는 활성화 되어 출력된다. 내부정보신호가 온도정보신호라고 가정한다면, 각 반도체 칩은 특정 온도 이상 상승할 경우 자신의 내부정보신호(TQ85_0,TQ85_1,TQ85_2,TQ85_3)를 활성화 하여 출력한다. 따라서 최종조합신호(TQ85_OUT)가 하이레벨로 활성화 되었다는 것은, 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3) 중 어느 하나 이상이 특정 온도 이상 상승하였다는 것을 나타낸다.
한편, 반도체 장치(1)는 스캔모드(Scan mode)에서 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3) 중 선택된 반도체 칩에서 출력되는 해당 내부정보신호(TQ85_i)를 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달하고, 외부로 출력된 해당 내부정보신호(TQ85_i)는 컨트롤러(2)로 전달된다. 이때, 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3)을 각각 제어하는 복수의 칩 선택코드신호(SCS_0<1:0>,SCS_1<1:0>,SCS_2<1:0>,SCS_3<1:0>)는 외부의 컨트롤러(2)에서 제공되는 외부 칩 선택코드신호(SCS_EX<1:0>)를 입력받아, 각 반도체 칩에 해당하는 코드값을 갖도록 생성되는 신호로 정의할 수 있다.
즉, 스캔모드(Scan mode)는 테스트 모드의 일종으로 정의할 수 있는데, 테스트 모드에서 컨트롤러(2)는 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3) 중 어느 하나를 선택하여, 선택된 반도체 칩의 내부정보신호를 제공받을 수 있다. 참고적으로 실시예에 따라 복수의 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3)을 선택하는 복수의 칩 선택코드신호(SCS_0<1:0>,SCS_1<1:0>,SCS_2<1:0>,SCS_3<1:0>)는 반도체 장치(1)의 각 반도체 칩의 모드 레지스터 셋(Mode Register Set)에 설정된 신호를 이용하여 생성될 수도 있다.
도 2는 도 1의 반도체 장치의 좀 더 구체적인 실시예를 나타낸 도면이다.
본 실시예에 따른 반도체 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 2를 참조하면, 반도체 장치(1)는 서로 적층된 제1 내지 제4 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3)으로 구성된다.
최상위 반도체 칩, 즉 제4 반도체 칩(CHIP3)은 노멀동작 처리부(100)와, 스캔동작 처리부(200)와, 출력 선택부(300)와, 칩 선택코드 생성부(710)를 포함한다.
칩 선택코드 생성부(710)는 외부 칩 선택코드신호(SCS_EX<1:0>)를 입력받아 자신에 할당된 칩 선택코드신호(SCS_3<1:0>)를 생성한다.
노멀동작 처리부(100)는 자신의 내부정보신호(TQ85_3)를 출력한다. 본 실시예에서 노멀동작 처리부(100)는 파워업 신호(PWP_UP)에 응답하여 입력노드(N0)를 초기화 시키는 초기화부(110)와, 입력노드(N0)의 신호를 래칭하는 래치부(120)와, 래치부(120)에서 출력되는 신호와 자신의 내부정보신호(TQ85_3)를 논리조합 하는 로직부(130)로 구성된다. 파워업 신호(PWP_UP)가 하이레벨로 활성화 되면 입력노드(N0)는 로우레벨로 초기화 되므로, 래치부(120)는 입력노드(N0)의 신호를 래칭하여 로직부(130)에 제공한다. 로직부(130)는 자신의 내부정보신호(TQ85_3)와 래치부(120)에서 제공되는 신호를 논리합 하여 출력하므로, 내부정보신호(TQ85_3)가 출력신호로서 출력된다.
스캔동작 처리부(200)는 자신에 할당된 칩 선택코드신호(SCS_3<1:0>)의 코드값에 따라 자신의 내부정보신호(TQ85_3)를 선택적으로 출력한다. 본 실시예에서 스캔동작 처리부(200)는 자신에 할당된 칩 선택코드신호(SCS_3<1:0>)를 논리조합하는 로직부(NOR2,INV4)와, 로직부(NOR2,INV4)에서 출력되는 신호의 제어에 따라 자신의 내부정보신호(TQ85_3)를 선택적으로 출력하는 복수의 스위칭부(TG1,TG2)로 구성된다. 노멀모드에서 제4 반도체 칩(CHIP3)에 제공되는 칩 선택코드신호(SCS_3<1:0>)의 코드값은 "01" 이므로, 래치부(120)에서 출력되는 신호가 제2 스위칭부(TG2)를 통해서 출력된다. 한편, 스캔모드에서는 선택된 반도체 칩에 제공되는 칩 선택코드신호(SCS_3<1:0>)의 코드값이 "00" 이므로, 제4 반도체 칩(CHIP3)이 선택되었다고 가정하면 제1 스위칭부(TG1)가 턴온(TURN ON)되어 자신의 내부정보신호(TQ85_3)가 출력된다.
출력 선택부(300)는 노멀모드(Normal mode)시 노멀동작 처리부(100)에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인(TSV3)으로 출력하고, 스캔모드(Scan mode)시 스캔동작 처리부(200)에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인(TSV3)으로 출력한다. 본 실시예에서 출력 선택부(300)는 스캔모드신호(SCAN_MODE)의 제어에 따라 노멀동작 처리부(100)에서 출력되는 신호 또는 스캔동작 처리부(200)에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인(TSV3)으로 선택적으로 전달하는 복수의 스위칭부(TG3,TG4)로 구성된다. 여기에서 스캔모드신호(SCAN_MODE)는 노멀모드에서 로우레벨로 비활성화 되고, 스캔모드에서 하이레벨로 활성화 되는 신호이다. 따라서 노멀모드에서 제3 스위칭부(TG3)가 턴온(TURN ON) 되므로 노멀동작 처리부(100)의 출력신호가 할당된 해당 반도체 칩 관통라인(TSV3)으로 전달되며, 스캔모드에서 제4 스위칭부(TG4)가 턴온(TURN ON) 되므로 스캔동작 처리부(200)의 출력신호가 할당된 해당 반도체 칩 관통라인(TSV3)으로 전달된다.
한편, 제1 내지 제3 반도체 칩(CHIP0~CHIP2)은 각각 동일한 회로로 구성된다. 따라서 대표적으로 제3 반도체 칩(CHIP2)의 세부구성 및 주요 동작을 상세히 설명하기로 한다.
제3 반도체 칩(CHIP2)은 노멀동작 처리부(400)와, 스캔동작 처리부(500)와, 출력 선택부(600)와, 칩 선택코드 생성부(720)를 포함한다.
칩 선택코드 생성부(720)는 외부 칩 선택코드신호(SCS_EX<1:0>)를 입력받아 자신에 할당된 칩 선택코드신호(SCS_2<1:0>)를 생성한다.
노멀동작 처리부(400)는 파워업시 자신의 내부정보신호(TQ85_2)를 출력하고, 파워업 이후에 이웃하는 제4 반도체 칩(CHIP3)에서 전달된 내부정보신호(TQ85_3)와 자신의 내부정보신호(TQ85_2)를 논리조합하여 출력한다. 본 실시예에서 노멀동작 처리부(400)는 제4 반도체 칩(CHIP3)에서 전달된 신호를 입력받는 입력노드(N1)를 파워업 신호(PWP_UP)에 응답하여 초기화 시키는 초기화부(410)와, 입력노드(N1)의 신호를 래칭하는 래치부(420)와, 래치부(420)에서 출력되는 신호와 자신의 내부정보신호(TQ85_2)를 논리조합 하는 로직부(430)로 구성된다. 파워업 신호(PWP_UP)가 하이레벨로 활성화 되면 입력노드(N1)는 로우레벨로 초기화 되므로, 래치부(420)는 입력노드(N1)의 신호를 래칭하여 로직부(430)에 제공한다. 로직부(430)는 자신의 내부정보신호(TQ85_2)와 래치부(420)에서 제공되는 신호를 논리합 하여 출력하므로, 내부정보신호(TQ85_2)가 출력신호로서 출력된다. 파워업 동작이 종료되어 파워업 신호(PWP_UP)가 로우레벨이 되면, 입력노드(N1)에 제4 반도체 칩(CHIP3)의 내부정보신호(TQ85_3)가 전달된다. 따라서 로직부(430)는 자신의 내부정보신호(TQ85_2)와 제4 반도체 칩(CHIP3)의 내부정보신호(TQ85_3)를 논리합 하여 그 결과를 출력한다.
스캔동작 처리부(500)는 자신에 할당된 칩 선택코드신호(SCS_2<1:0>)의 코드값에 따라 자신의 내부정보신호(TQ85_2) 또는 제4 반도체 칩(CHIP3)에서 전달된 내부정보신호(TQ85_3)를 선택적으로 출력한다. 본 실시예예서 스캔동작 처리부(500)는 자신에 할당된 칩 선택코드신호(SCS_2<1:0>)의 코드값을 논리조합 하는 로직부(NOR2,INV4)와, 로직부(NOR2,INV4)에서 출력되는 신호의 제어에 따라 자신의 내부정보신호(TQ85_2) 또는 제1 노드(N1)를 통해서 입력된 제4 반도체 칩(CHIP3)의 내부정보신호(TQ85_3)를 선택적으로 출력하는 복수의 스위칭부(TG1,TG2)로 구성된다.
노멀모드에서 제3 반도체 칩(CHIP2)에 제공되는 칩 선택코드신호(SCS_2<1:0>)의 코드값은 "10" 이므로, 래치부(420)에서 출력되는 신호가 제2 스위칭부(TG2)를 통해서 출력된다. 한편, 스캔모드에서는 선택된 반도체 칩에 제공되는 칩 선택코드신호(SCS_2<1:0>)의 코드값이 "00" 이므로, 제3 반도체 칩(CHIP2)이 선택되었다고 가정하면 제1 스위칭부(TG1)가 턴온(TURN ON)되어 자신의 내부정보신호(TQ85_2)가 출력된다.
출력 선택부(600)는 노멀모드(Normal mode)시 노멀동작 처리부(400)에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인(TSV2)으로 출력하고, 스캔모드(Scan mode)시 스캔동작 처리부(500)에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인(TSV2)으로 출력한다. 본 실시예에서 출력 선택부(600)는 스캔모드신호(SCAN_MODE)의 제어에 따라 노멀동작 처리부(400)에서 출력되는 신호 또는 스캔동작 처리부(500)에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인(TSV2)으로 선택적으로 전달하는 복수의 스위칭부(TG3,TG4)로 구성된다. 여기에서 스캔모드신호(SCAN_MODE)는 노멀모드에서 로우레벨로 비활성화 되고, 스캔모드에서 하이레벨로 활성화 되는 신호이다. 따라서 노멀모드에서 제3 스위칭부(TG3)가 턴온(TURN ON) 되므로 노멀동작 처리부(400)의 출력신호가 할당된 해당 반도체 칩 관통라인(TSV2)으로 전달되며, 스캔모드에서 제4 스위칭부(TG4)가 턴온(TURN ON) 되므로 스캔동작 처리부(500)의 출력신호가 할당된 해당 반도체 칩 관통라인(TSV2)으로 전달된다.
참고적으로 본 실시예에서 제4 반도체 칩(CHIP3)과, 제1 내지 제3 반도체 칩(CHIP0~CHIP2)을 구분하여 설명하였으나, 이는 기능적인 동작을 중심으로 설명하기 위해서 구분한 것이며, 실질적으로 제1 내지 제4 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3)은 각각 동일한 회로로 구성된다. 또한, 본 실시예에서는 4개의 적층된 반도체 칩으로 구성된 반도체 장치를 예시하였으나, 이는 실시예일 뿐이며 두 개 이상의 적층된 반도체 칩으로 구성된 반도체 장치에 본 발명을 적용할 수 있을 것이다.
CHIP SCS_i<1> SCS_i<0>
CHIP3 0 1
CHIP2 1 0
CHIP1 1 1
CHIP0 0 0
표 1은 제1 내지 제4 반도체 칩(CHIP0,CHIP1,CHIP2,CHIP3)에 각각 할당된 칩 선택코드신호(SCS_i<1:0>)의 코드값이 도시되어 있다. 즉, 각 반도체 칩마다 구비된 각각의 칩 선택코드 생성부(710,720,730,740)는 외부 칩 선택코드신호(SCS_EX<1:0>)를 입력받아, 예정된 코드값을 갖는 복수의 칩 선택코드신호(SCS_3<1:0>,SCS_2<1:0>,SCS_1<1:0>,SCS_0<1:0>)를 생성한다. 이때의 코드값은 각 반도체 칩을 구분하기 위해 할당된 코드값이며, 스캔모드에서는 선택된 반도체 칩에 "00"의 코드값이 전달된다. 참고적으로 노멀모드에서 각 반도체 칩에 할당된 코드값은 조절될 수 있다.
따라서 노멀모드에서 출력되는 최종조합신호(TQ85_OUT)는 각 반도체 칩의 내부정보신호가 순차적으로 논리합 되어 생성된 신호이며, 스캔모드에서 출력되는 최종조합신호(TQ85_OUT)는 칩 선택코드신호(SCS_i<1:0>)에 의해서 선택된 반도체 칩의 내부정보신호(TQ85_i)이다. 스캔모드에서는 선택된 반도체 칩에 제공되는 칩 선택코드신호(SCS_i<1:0>)의 코드값은 "00"으로 설정된다.
상술한 바와 같이 본 발명의 실시예에 따른 반도체 장치는, 복수의 내부정보신호를 순차적으로 조합하여 반도체 칩 관통라인으로 전달할 수 있으며, 스캔모드에서 복수의 반도체 칩 중 선택된 반도체 칩의 내부정보신호를 출력할 수 있다.
참고적으로 본 실시예에서 반도체 장치의 복수의 반도체 칩은 각각 노멀동작 처리부, 스캔동작 처리부 및 출력 선택부를 모두 구비하여, 노멀모드 및 스캔모드에 따라 서로 다른 동작을 하도록 구성되었으나, 각 반도체 칩이 노멀동작 처리부만을 구비하여 각각의 내부정보신호를 순차적으로 조합하고 최종조합신호를 출력하는 실시예도 구현 가능할 것이다.
상술한 바와 같이, 적층된 복수의 반도체 칩의 내부정보를 출력하는 방법은, 외부 칩 선택코드신호를 적층된 복수의 반도체 칩에 인가하여 각 반도체 칩에 할당된 칩 선택코드신호를 각각 생성하는 단계와, 각각의 칩 선택코드신호의 제어에 따라 각 반도체 칩에 할당된 내부정보신호를 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달함에 있어서, 복수의 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하여 전달하는 단계를 포함한다.
이상, 본 발명의 실시예에 따라 구체적인 설명을 하였다. 참고적으로 본 발명의 기술적 사상과는 직접 관련이 없는 부분이지만, 본 발명을 보다 자세히 설명하기 위하여 추가적인 구성을 포함한 실시예를 예시할 수 있다. 또한, 신호 및 회로의 활성화 상태를 나타내기 위한 액티브 하이(Active High) 또는 액티브 로우(Active Low)의 구성은 실시예에 따라 달라질 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 트랜지스터의 구성은 변경될 수 있다. 즉, PMOS 트랜지스터와 NMOS 트랜지스터의 구성은 서로 대체될 수 있을 것이며, 필요에 따라 다양한 트랜지스터를 이용하여 구현될 수 있다. 또한, 동일한 기능을 구현하기 위해 필요에 따라 로직 게이트(LOGIC GATE)의 구성은 변경될 수 있다. 즉 부정논리곱 수단, 부정논리합 수단 등은 난드 게이트(NAND GATE), 노어 게이트(NOR GATE), 인버터(INVERTER) 등의 다양한 조합을 통해서 구성될 수 있을 것이다. 실시의 변경에 따른 구체적인 설명은 너무 경우의 수가 많고, 이에 대한 변경은 통상의 전문가라면 누구나 쉽게 유추할 수 있기에 그에 대한 열거는 생략하기로 한다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100,400 : 노멀동작 처리부
200,500 : 스캔동작 처리부
300,600 : 출력 선택부
110,410 : 초기화부
120,420 : 래치부
130,430 : 로직부
도면에서 PMOS 트랜지스터와 NMOS 트랜지스터는 각각 MPi, MNi (i=0,1,2, … ) 으로 표시함.

Claims (33)

  1. 적층된 복수의 반도체 칩 사이를 각각 관통하는 복수의 반도체 칩 관통라인을 포함하는 반도체 장치에 있어서,
    노멀모드에서 적층된 상기 복수의 반도체 칩 중 최상위 반도체 칩은, 자신의 내부정보신호를 할당된 해당 반도체 칩 관통라인을 통해서 이웃하는 반도체 칩으로 전달하도록 구성되고, 나머지 반도체 칩은 각각, 반도체 칩 관통라인을 통해서 전달된 내부정보신호와 자신의 내부정보신호를 논리조합하여 할당된 해당 반도체 칩 관통라인으로 순차적으로 전달하도록 구성됨에 있어서, 상기 나머지 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하도록 구성되며,
    스캔모드에서 상기 복수의 반도체 칩 중 선택된 반도체 칩에서 출력되는 해당 내부정보신호를 상기 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달하도록 구성되는 반도체 장치.
  2. 제1항에 있어서,
    상기 노멀모드에서 상기 복수의 반도체 칩에 각각 할당된 복수의 내부정보신호 중 어느 하나가 활성화 되면 최종조합신호는 활성화 되는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 최종조합신호는 외부로 출력되도록 구성되는 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 복수의 반도체 칩을 선택하는 칩 선택코드신호가 외부로부터 제공되는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 복수의 반도체 칩을 선택하는 칩 선택코드신호가 모드 레지스터 셋 코드(Mode Register Set Code)를 이용하여 생성된 신호인 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 내부정보신호는 온도정보신호인 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 스캔모드는 테스트 모드의 일종인 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서,
    상기 복수의 반도체 칩 중 상기 최상위 반도체 칩은,
    외부 칩 선택코드신호를 입력받아 자신에 할당된 칩 선택코드신호를 생성하는 칩 선택코드 생성부;
    자신의 내부정보신호를 출력하는 노멀동작 처리부;
    자신에 할당된 칩 선택코드신호의 코드값에 따라 자신의 내부정보신호를 선택적으로 출력하는 스캔동작 처리부; 및
    상기 노멀모드시 상기 노멀동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하고, 상기 스캔모드시 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하는 출력 선택부;를 포함하는 반도체 장치.
  9. 제8항에 있어서,
    상기 노멀동작 처리부는,
    파워업 신호에 응답하여 입력노드를 초기화 시키는 초기화부;
    상기 입력노드의 신호를 래칭하는 래치부; 및
    상기 래치부에서 출력되는 신호와 자신의 내부정보신호를 논리조합 하는 로직부;를 포함하는 반도체 장치.
  10. 제8항에 있어서,
    상기 스캔동작 처리부는,
    자신에 할당된 칩 선택코드신호를 논리조합 하는 로직부; 및
    상기 로직부에서 출력되는 신호의 제어에 따라 자신의 내부정보신호를 선택적으로 출력하는 복수의 스위칭부;를 포함하는 반도체 장치.
  11. 제8항에 있어서,
    상기 출력 선택부는,
    스캔모드신호의 제어에 따라 상기 노멀동작 처리부에서 출력되는 신호 또는 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 선택적으로 출력하는 복수의 스위칭부를 포함하는 반도체 장치.
  12. 제1항에 있어서,
    상기 복수의 반도체 칩 중 나머지 반도체 칩은 각각,
    외부 칩 선택코드신호를 입력받아 자신에 할당된 칩 선택코드신호를 생성하는 칩 선택코드 생성부;
    파워업시 자신의 내부정보신호를 출력하고, 파워업 이후에 이웃하는 반도체 칩에서 전달된 내부정보신호와 자신의 내부정보신호를 논리조합하여 출력하는 노멀동작 처리부;
    자신에 할당된 칩 선택코드신호의 코드값에 따라 자신의 내부정보신호 또는 이웃하는 반도체 칩에서 전달된 내부정보신호를 선택적으로 출력하는 스캔동작 처리부; 및
    상기 노멀모드시 상기 노멀동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하고, 상기 스캔모드시 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하는 출력 선택부;를 포함하는 반도체 장치.
  13. 제12항에 있어서,
    상기 노멀동작 처리부는,
    반도체 칩 관통라인을 통해서 이웃하는 반도체 칩으로부터 전달된 내부정보신호를 입력받는 입력노드를 파워업 신호에 응답하여 초기화 시키는 초기화부;
    상기 입력노드의 신호를 래칭하는 래치부; 및
    상기 래치부에서 출력되는 신호와 자신의 내부정보신호를 논리조합 하는 로직부;를 포함하는 반도체 장치.
  14. 제12항에 있어서,
    상기 스캔동작 처리부는,
    자신에 할당된 칩 선택코드신호를 논리조합 하는 로직부; 및
    상기 로직부에서 출력되는 신호의 제어에 따라 자신의 내부정보신호 또는 이웃하는 반도체 칩에서 전달된 내부정보신호를 선택적으로 출력하는 복수의 스위칭부;를 포함하는 반도체 장치.
  15. 제12항에 있어서,
    상기 출력 선택부는,
    스캔모드신호의 제어에 따라 상기 노멀동작 처리부에서 출력되는 신호 또는 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 선택적으로 출력하는 복수의 스위칭부;를 포함하는 반도체 장치.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 외부 칩 선택코드신호를 제공하는 컨트롤러; 및
    적층된 복수의 반도체 칩 사이를 각각 관통하는 복수의 반도체 칩 관통라인을 구비하는 반도체 장치;를 포함하며,
    상기 복수의 반도체 칩은 각각, 상기 외부 칩 선택코드신호를 입력받아 자신에 할당된 칩 선택코드신호를 생성하며,
    노멀모드에서 적층된 상기 복수의 반도체 칩 중 최상위 반도체 칩은, 자신의 내부정보신호를 할당된 해당 반도체 칩 관통라인을 통해서 이웃하는 반도체 칩으로 전달하도록 구성되고, 나머지 반도체 칩은 각각, 반도체 칩 관통라인을 통해서 전달된 내부정보신호와 자신의 내부정보신호를 논리조합하여 할당된 해당 반도체 칩 관통라인으로 순차적으로 전달하도록 구성됨에 있어서, 상기 나머지 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하도록 구성되며,
    스캔모드에서 상기 복수의 반도체 칩 중 선택된 반도체 칩에서 출력되는 해당 내부정보신호를 상기 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달하도록 구성되는 반도체 시스템.
  23. 제22항에 있어서,
    상기 노멀모드에서 상기 복수의 반도체 칩에 각각 할당된 복수의 내부정보신호 중 어느 하나가 활성화 되면 최종조합신호는 활성화 되는 것을 특징으로 하는 반도체 시스템.
  24. 제23항에 있어서,
    상기 내부정보신호는 온도정보신호이고, 상기 최종조합신호는 상기 컨트롤러에 제공되며, 상기 컨트롤러는 수신된 상기 최종조합신호를 토대로 상기 반도체 장치의 리프레시 주기를 조절하는 것을 특징으로 하는 반도체 시스템.
  25. 제22항에 있어서,
    상기 복수의 반도체 칩 중 상기 최상위 반도체 칩은,
    상기 외부 칩 선택코드신호를 입력받아 자신에 할당된 칩 선택코드신호를 생성하는 칩 선택코드 생성부;
    자신의 내부정보신호를 출력하는 노멀동작 처리부;
    자신에 할당된 칩 선택코드신호의 코드값에 따라 자신의 내부정보신호를 선택적으로 출력하는 스캔동작 처리부; 및
    상기 노멀모드시 상기 노멀동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하고, 상기 스캔모드시 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하는 출력 선택부;를 포함하는 반도체 시스템.
  26. 제25항에 있어서,
    상기 노멀동작 처리부는,
    파워업 신호에 응답하여 입력노드를 초기화 시키는 초기화부;
    상기 입력노드의 신호를 래칭하는 래치부; 및
    상기 래치부에서 출력되는 신호와 자신의 내부정보신호를 논리조합 하는 로직부;를 포함하는 반도체 시스템.
  27. 제25항에 있어서,
    상기 스캔동작 처리부는,
    자신에 할당된 칩 선택코드신호를 논리조합 하는 로직부; 및
    상기 로직부에서 출력되는 신호의 제어에 따라 자신의 내부정보신호를 선택적으로 출력하는 복수의 스위칭부;를 포함하는 반도체 시스템.
  28. 제25항에 있어서,
    상기 출력 선택부는,
    스캔모드신호의 제어에 따라 상기 노멀동작 처리부에서 출력되는 신호 또는 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 선택적으로 출력하는 복수의 스위칭부를 포함하는 반도체 시스템.
  29. 제22항에 있어서,
    상기 복수의 반도체 칩 중 나머지 반도체 칩은 각각,
    상기 외부 칩 선택코드신호를 입력받아 자신에 할당된 칩 선택코드신호를 생성하는 칩 선택코드 생성부;
    파워업시 자신의 내부정보신호를 출력하고, 파워업 이후에 이웃하는 반도체 칩에서 전달된 내부정보신호와 자신의 내부정보신호를 논리조합하여 출력하는 노멀동작 처리부;
    자신에 할당된 칩 선택코드신호의 코드값에 따라 자신의 내부정보신호 또는 이웃하는 반도체 칩에서 전달된 내부정보신호를 선택적으로 출력하는 스캔동작 처리부; 및
    상기 노멀모드시 상기 노멀동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하고, 상기 스캔모드시 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 출력하는 출력 선택부;를 포함하는 반도체 시스템.
  30. 제29항에 있어서,
    상기 노멀동작 처리부는,
    반도체 칩 관통라인을 통해서 이웃하는 반도체 칩으로부터 전달된 내부정보신호를 입력받는 입력노드를 파워업 신호에 응답하여 초기화 시키는 초기화부;
    상기 입력노드의 신호를 래칭하는 래치부; 및
    상기 래치부에서 출력되는 신호와 자신의 내부정보신호를 논리조합 하는 로직부;를 포함하는 반도체 시스템.
  31. 제29항에 있어서,
    상기 스캔동작 처리부는,
    자신에 할당된 칩 선택코드신호를 논리조합 하는 로직부; 및
    상기 로직부에서 출력되는 신호의 제어에 따라 자신의 내부정보신호 또는 이웃하는 반도체 칩에서 전달된 내부정보신호를 선택적으로 출력하는 복수의 스위칭부;를 포함하는 반도체 시스템.
  32. 제29항에 있어서,
    상기 출력 선택부는,
    스캔모드신호의 제어에 따라 상기 노멀동작 처리부에서 출력되는 신호 또는 상기 스캔동작 처리부에서 출력되는 신호를 할당된 해당 반도체 칩 관통라인으로 선택적으로 출력하는 복수의 스위칭부;를 포함하는 반도체 시스템.
  33. 적층된 복수의 반도체 칩의 내부정보를 출력하는 방법에 있어서,
    외부 칩 선택코드신호를 적층된 상기 복수의 반도체 칩에 인가하여 각 반도체 칩에 할당된 칩 선택코드신호를 각각 생성하는 단계; 및
    각각의 칩 선택코드신호의 제어에 따라 각 반도체 칩에 할당된 내부정보신호를 복수의 반도체 칩 관통라인을 통해서 순차적으로 전달함에 있어서, 상기 복수의 반도체 칩은 각각 이웃하는 반도체 칩에서 반도체 칩 관통라인을 통해 전달된 내부정보신호와 자신의 내부정보신호를 논리조합 하여 전달하는 단계;
    를 포함하는 내부정보 출력방법.
KR20100119817A 2010-11-29 2010-11-29 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법 KR101190688B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20100119817A KR101190688B1 (ko) 2010-11-29 2010-11-29 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법
US13/171,815 US8913414B2 (en) 2010-11-29 2011-06-29 Semiconductor apparatus and semiconductor system for outputting internal information according to various mode and method for outputting internal information thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100119817A KR101190688B1 (ko) 2010-11-29 2010-11-29 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법

Publications (2)

Publication Number Publication Date
KR20120058158A KR20120058158A (ko) 2012-06-07
KR101190688B1 true KR101190688B1 (ko) 2012-10-12

Family

ID=46126210

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100119817A KR101190688B1 (ko) 2010-11-29 2010-11-29 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법

Country Status (2)

Country Link
US (1) US8913414B2 (ko)
KR (1) KR101190688B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI619069B (zh) * 2015-09-02 2018-03-21 輝達公司 記憶體管理系統和方法
KR102389820B1 (ko) 2015-09-22 2022-04-22 삼성전자주식회사 트레이닝 동작을 제어하는 메모리 컨트롤러, 메모리 시스템 및 그의 동작방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007988B1 (ko) 2008-01-02 2011-01-14 주식회사 하이닉스반도체 온도정보 출력회로 및 이를 이용한 멀티칩패키지
JP2011170943A (ja) * 2010-02-22 2011-09-01 Sony Corp 記憶制御装置、記憶装置、記憶装置システム

Also Published As

Publication number Publication date
US8913414B2 (en) 2014-12-16
KR20120058158A (ko) 2012-06-07
US20120133423A1 (en) 2012-05-31

Similar Documents

Publication Publication Date Title
CN108701489B (zh) 存储器装置的接口裸片上的选择器
US10615126B2 (en) Semiconductor apparatus and memory system
US10241150B2 (en) Semiconductor apparatus, stack semiconductor apparatus, and test method of the stack semiconductor apparatus
KR20160068550A (ko) 멀티 칩 패키지를 구비하는 반도체 장치
US10673420B2 (en) Electronic circuit including flip-flop using common clock
KR101190688B1 (ko) 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법
US9607666B2 (en) Input/output circuit and input/output device including the same
US8854912B2 (en) Semiconductor module including module control circuit and method for controlling the same
US10991400B2 (en) Integrated circuit
CN110556154B (zh) 包括多输入移位寄存器电路的半导体器件
US10359961B2 (en) Storage device
KR102468687B1 (ko) 집적회로 칩 및 이를 포함하는 반도체 장치
US20160111172A1 (en) Semiconductor device
KR20190070836A (ko) 반도체 기억 장치, 그 제조 방법 및 데이터 스트로브 신호의 출력 방법
US9379701B2 (en) Semiconductor device having through chip via
JP2008084472A (ja) 半導体装置
US10255954B1 (en) Memory device
US20140312930A1 (en) Semiconductor device, semiconductor system including the semiconductor device, and method for driving the semiconductor system
US9240246B2 (en) Semiconductor device having fuse circuit
US7532525B2 (en) Semiconductor memory device for decreasing the total number of data transfer lines
US9984764B2 (en) Semiconductor memory apparatus
US20120274358A1 (en) Identical-data determination circuit
US9406356B2 (en) Latch circuit and latch circuit array including the same
US10394735B2 (en) Comparative forwarding circuit providing first datum and second datum to one of first circuit and second circuit according to target address
US9269414B2 (en) Semiconductor integrated circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150921

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160923

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 7