TWI619069B - 記憶體管理系統和方法 - Google Patents

記憶體管理系統和方法 Download PDF

Info

Publication number
TWI619069B
TWI619069B TW105128462A TW105128462A TWI619069B TW I619069 B TWI619069 B TW I619069B TW 105128462 A TW105128462 A TW 105128462A TW 105128462 A TW105128462 A TW 105128462A TW I619069 B TWI619069 B TW I619069B
Authority
TW
Taiwan
Prior art keywords
communication
storage
memory controller
information
command
Prior art date
Application number
TW105128462A
Other languages
English (en)
Other versions
TW201719379A (zh
Inventor
阿洛克 古普塔
大衛Ｇ 里德
Original Assignee
輝達公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 輝達公司 filed Critical 輝達公司
Publication of TW201719379A publication Critical patent/TW201719379A/zh
Application granted granted Critical
Publication of TWI619069B publication Critical patent/TWI619069B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40603—Arbitration, priority and concurrent access to memory cells for read/write or refresh operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本發明促進儲存管理功能之有效率且可行的利用。在一個具體實施例中，一種系統包含：在一個具體實施例中，一種系統包含：一儲存元件、一記憶體控制器和一通訊鏈，和一通訊鏈。該儲存元件儲存資訊。該記憶體控制器控制該儲存元件。該通訊鏈可通訊地耦合該儲存元件和該記憶體控制器。在一個具體實施例中，該通訊鏈在該記憶體儲存元件與記憶體控制器之間通訊儲存系統管理資訊，且該儲存系統管理資訊之通訊不會干擾命令/位址資訊通訊和資料資訊通訊。在一個示例性實作中，該通訊鏈包含：一資料匯流排，其通訊資料；一命令/位址匯流排，其通訊命令和位址，其中該命令和該等位址與該資料之儲存相關；以及一管理通訊匯流排，其通訊儲存系統管理資訊。

Description

記憶體管理系統和方法
本發明係關於資訊儲存系統配置及管理之領域。
電子系統和裝置對現代社會的進步做出顯著貢獻，並在眾多應用中加以利用達成具優勢結果。無數電子技術(例如數位電腦、計算機、音訊裝置、視訊設備和電話系統)促進生產力提高，並在商業、科學、教育和娛樂等大多數領域中降低分析及通訊資料的成本。這些電子系統通常包括資訊之儲存在記憶體元件中。然而，有多種可以影響儲存或記憶體效能的問題。
傳統儲存或記憶體系統經常有許多儲存管理考量。在一些慣用儲存系統中，該等儲存管理考量可以關於該等儲存技術或裝置本身之特性或功能。管理儲存裝置的慣用方法通常涉及引導該等管理操作的記憶體控制器。儘管這些方法可能容許該記憶體控制器維護相當控制量，但該等記憶體控制器通常未察覺在該儲存裝置本身上可能會發生的動態問題。舉例來說，在傳統動態隨機存取記憶體(Dynamic random access memory，DRAM)裝置中，通常需要該記憶體控制器所發出的再新循環。然而，該記憶體控制器通常不被通知在該DRAM上可能影響那些再新循環需要的不斷變更的條件(例如溫度、列字錘(row hammer)等)。有些傳統方法試圖輪詢(polling)DRAM，但如此可以干擾在資料和命令/位址匯流排上的其他通訊。
本發明促進儲存管理功能之有效率且可行的利用。在一個具體實施例中，一種系統包含：一儲存元件、一記憶體控制器和一通訊鏈。該儲存元件儲存資訊。該記憶體控制器控制該儲存元件。該通訊鏈可通訊地耦合該儲存元件和該記憶體控制器。在一個具體實施例中，該通訊鏈在 該記憶體儲存元件與記憶體控制器之間通訊儲存系統管理資訊，且該儲存系統管理資訊之通訊不會干擾命令/位址資訊通訊和資料資訊通訊。在一個示例性實作中，該通訊鏈包含：一資料匯流排，其通訊資料；一命令/位址匯流排，其通訊命令和位址，其中該命令和該等位址與該資料之儲存相關；以及一管理通訊匯流排，其通訊儲存系統管理資訊。
在一個具體實施例中，該儲存系統管理資訊包含一請求，其來自儲存元件，其中該請求與管理操作之效能相關聯；以及該記憶體控制器，其啟動動作以回應與該管理操作之效能相關的請求。該請求可以針對在再新循環操作中的調整，且該記憶體控制器實行調整作為回應。該請求可以針對在環境條件下的調整，且該記憶體控制器對該等儲存元件環境啟動調整作為回應。該儲存元件可以係動態隨機存取記憶體(DRAM)。該管理資訊之通訊可以係邊帶通訊。該儲存系統管理資訊可以包含狀態資訊，其從該儲存裝置轉送至該記憶體控制器，且其中該狀態係與該儲存裝置之一部分相關的指示。該儲存裝置之該部分可以選自包含下列的群組：記憶體之一位元、記憶體之一位元組、記憶體之一列、記憶體之一區塊和記憶體之一頁面。
在一個具體實施例中，一種方法包含：接收來自儲存元件的儲存系統管理資訊；分析該儲存系統管理資訊，其包括判定對該儲存系統管理資訊的回應，其中該分析係在記憶體控制器中施行，且該記憶體控制器維護關於該回應的裁量權；以及選擇性地依據該分析之結果對應於儲存系統管理操作發出指令，其中該記憶體控制器維護發出該等指令之控制。該判定該回應可以包括考量該回應對資料儲存操作和儲存系統管理要求兩者之影響。該等說明可以導致儲存系統管理操作之彈性動態調整。該儲存系統管理資訊之通訊，不會干擾介於該記憶體控制器與該儲存元件之間的資料、命令資訊和位址資訊之通訊。該通訊可以經由複數通訊匯流排施行，包括一管理通訊匯流排，其專用於儲存系統管理資訊之通訊。
在一個具體實施例中，一種系統包含：一儲存裝置，其儲存資訊；一記憶體控制器，其控制該儲存元件，其中該記憶體控制器配置成接收及轉送自該儲存裝置來回的儲存系統管理資訊，其中該記憶體控制器 維護儲存系統管理指令之控制；以及一通訊鏈，其可通訊地耦合該儲存元件和該記憶體控制器，其中該通訊鏈在該記憶體儲存元件與記憶體控制器之間通訊儲存系統管理資訊，且該儲存系統管理資訊之通訊不會干擾命令/位址資訊通訊和資料資訊通訊。在一個具體實施例中，該通訊鏈包含：一資料通道，其專用於資料通訊；一命令/位址通道，其專用於命令和位址之通訊，其中該命令和該等位址與該資料之儲存相關；以及一邊帶管理通訊通道，其專用於儲存系統管理資訊之通訊。該儲存系統管理資訊可以包含一請求，其來自儲存元件，其中該請求可以與管理操作之效能相關聯；以及一動作，其可以由與該管理操作之效能相關的記憶體控制器實行。該請求可以針對在再新循環操作之速率中的調整，且該回應包括動作，其可實行該調整。該管理通訊可以包含再新速率指令、溫度控制資訊、儲存裝置狀態資訊、儲存裝置列和頁面可用性資訊等。
100、200‧‧‧示例性儲存管理系統；儲存管理系統；系統；儲存系統
105、205、405‧‧‧通訊鏈
110、210、410、730、1210、1310、1410、1710‧‧‧記憶體 控制器
120、420、1720‧‧‧儲存元件
130‧‧‧管理通訊匯流排；管理匯流排；匯流排
140、240、440‧‧‧資料通訊匯流排；資料匯流排
150‧‧‧命令/位址匯流排
220‧‧‧儲存元件；動態隨機存取記憶體(DRAM)
230‧‧‧管理通訊匯流排；匯流排
250、450‧‧‧命令/位址匯流排；命令/位址通訊匯流排
271-275、277、279、281-282、421、441、471-474、477、479、481-483‧‧‧通訊槽
278、371、378-379‧‧‧同步(ISO)讀取命令
372、374‧‧‧非同步(NISO)讀取命令
373、375‧‧‧同步(ISO)寫入命令
377‧‧‧非同步(NISO)寫入命令
381-384‧‧‧再新循環命令
391‧‧‧再新循環速率變更請求
400A‧‧‧示例性傳統儲存系統；系統；儲存系統
425‧‧‧選擇模式寄存器
430‧‧‧動態隨機存取記憶體(DRAM)管理通訊匯流排
500‧‧‧示例性儲存方法；儲存方 法
510-530‧‧‧區塊
610‧‧‧傳統梯狀；步進
620‧‧‧曲線
700、1200-1500、1550‧‧‧儲存系統
710‧‧‧非同步(NISO)仲裁器
720‧‧‧同步(ISO)仲裁器
740‧‧‧儲存元件；儲存裝置
900‧‧‧示例性電腦系統；電腦系統
901‧‧‧中央處理單元；中央處理器
902‧‧‧主記憶體
903‧‧‧晶片組
904‧‧‧可拆卸資料儲存裝置
905‧‧‧南橋
907‧‧‧輸入裝置
908‧‧‧訊號通訊埠
909‧‧‧北橋
910‧‧‧圖形次級系統
911‧‧‧圖形處理器
915‧‧‧畫面緩衝區；視訊緩衝區
920‧‧‧顯示器；顯示裝置
991-995、997‧‧‧通訊匯流排
1220、1321-1322、1421-1422‧‧‧儲存裝置
1230、1330、1431-1432、1521-1524、1530‧‧‧邊帶通道管 理匯流排
1250、1350、1450、1535‧‧‧命令/位址匯流排和資料匯流排
1700‧‧‧示例性運算系統；運算系統
1705‧‧‧系統單晶片(SoC)
1721‧‧‧寄存器
1730‧‧‧管理通訊匯流排
1740‧‧‧資料通訊匯流排
1750‧‧‧命令/位址通訊匯流排
1771‧‧‧電源管理(PM)處理器
1773‧‧‧鎖相迴路(PLL)
1774‧‧‧電源管理積體電路(PMIC)
關於本發明之原理之示例性例示包括併入且形成本說明書之一部分的所附圖式，其不欲將本發明限制在其中所例示的該等特定實作。所附圖式未按比例繪製，除非另外具體指示。
第一圖係依據一個具體實施例的示例性儲存管理系統之區塊圖。
第二圖係依據一個具體實施例的示例性儲存管理系統之區塊圖。
第三圖係依據一個具體實施例具有再新速率變更請求的示例性儲存管理系統之區塊圖。
第四圖係示例性傳統儲存系統之區塊圖，於其中該儲存裝置再新循環請求依據一個具體實施例干擾存取命令和位址之通訊。
第五圖係依據一個具體實施例的示例性儲存方法之流程圖。
第六圖係依據一個具體實施例例示儲存管理曲線的曲線圖。
第七圖係依據一個具體實施例包括一記憶體控制器的運算系統之區塊圖。
第八圖係依據一個具體實施例以雙行記憶體模組(DIMM)共享邊帶通道配置的儲存系統之區塊圖。
第九圖係依據一個具體實施例以多重雙行記憶體模組(Multi-DIMM) 共享邊帶通道配置的儲存系統之區塊圖。
第十圖係依據一個具體實施例每個DIMM配置皆在Multi-DIMM邊帶通道中的儲存系統之區塊圖。
第十一圖係依據一個具體實施例以離散式(Discrete)DRAM共享邊帶通道配置的儲存系統之區塊圖。
第十二圖係依據一個具體實施例以每個離散式(Per-Discrete)DRAM共享邊帶通道配置的儲存系統之區塊圖。
第十三圖係示例性電腦系統之區塊圖，於其上可以實行本發明之具體實施例。
第十四圖係依據一個具體實施例的示例性運算系統之區塊圖。
現在將詳細參照本發明之較佳具體實施例，其範例係在所附圖式中例示。儘管本發明將搭配該等較佳具體實施例進行說明，但應可理解其不欲將本發明限制在這些具體實施例。反之，本發明係欲涵蓋替代例、修飾例和相等物，其可包括在如所附諸申請專利範圍所定義的本發明之精神與範疇內。再者，在下列本發明之實施方式中，眾多具體細節係闡述以提供對於本發明之完全理解。然而，此領域一般技術者應可顯而易見本發明可實作而沒有這些具體細節。在其他實例中，眾所周知的方法、流程、元件和電路並未詳細說明，以免不必要地模糊目前發明之態樣。
在一個具體實施例中，管理系統和方法透過儲存系統管理通訊通道之使用促進效能提高。該儲存系統管理通訊通道可以實現儲存系統管理資訊之通訊，同時減輕不然將會在其他通訊通道(例如資料通訊通道、命令通訊通道、位址通訊通道等)上發生的通訊需求。該儲存系統管理資訊也可以促進各種管理操作之穩健智慧型記憶體控制。
第一圖係依據一個具體實施例的示例性儲存管理系統100之區塊圖。系統100包括記憶體控制器110、儲存元件120和通訊鏈105。通訊鏈105包括管理通訊匯流排130、資料通訊匯流排140和命令/位址匯流排150。儲存元件120儲存資訊。記憶體控制器110控制該儲存元件。通訊鏈可通訊地耦合儲存元件120和記憶體控制器110。資料匯流排140通訊 資料。命令/位址匯流排150通訊與該資料之儲存相關的命令和位址。管理通訊匯流排130通訊儲存管理資訊。在一個具體實施例中，管理通訊匯流排130提供用於通訊管理資訊的替代路徑，且該資訊之通訊不會干擾在其他匯流排上(例如在資料匯流排140、命令/位址匯流排150等上)的該等通訊。
在管理匯流排130上的通訊管理資訊，減輕或減少若該管理資訊在該等其他匯流排上進行通訊則在其他匯流排(例如資料匯流排140、命令/位址匯流排150等)上將會發生的通訊頻寬之消耗。在一個具體實施例中，頻寬在該等其他匯流排上之該等節省或騰出能使該頻寬用於通訊其他資訊，並促進該儲存系統之整體效能提高。經由管理匯流排130進行通訊的管理資訊，也可以促進藉由記憶體控制器110更穩健的記憶體控制，其進而也可以提高該儲存系統之效能。在一個具體實施例中，相較於以傳統方法將會在該記憶體控制器與儲存裝置之間進行通訊者，該管理通訊匯流排也促進更多管理資訊(例如更高精細度的再新速率變更、與儲存元件溫度相關的更多資訊、錯誤校正相關資訊等)之通訊。
在管理通訊匯流排130上進行通訊的管理資訊，可以引導至多種管理操作(例如再新循環管理資訊、溫度管理資訊、錯誤校正資訊等)。在一個具體實施例中，該管理資訊與儲存元件120之管理相關聯，並包括一請求，其與該等再新操作相關聯。在一個示例性實作中，儲存元件120可以請求記憶體控制器110發出再新命令的時序或速率變更。
在一個具體實施例中，資訊係基於該資訊之本質或特性在各別匯流排上進行通訊。應可理解有些資訊可能具有雙重本質或特性。在一個具體實施例中，即使再新循環命令與內部DRAM庫管理操作相關聯，但再新循環命令仍是在命令匯流排上進行通訊，而非該管理資訊匯流排。在一個示例性實作中，即使再新命令可能在命令位址匯流排150上進行通訊，但來自該儲存裝置欲變更該再新命令速率的請求，仍不會在資料匯流排140或命令/位址匯流排150上進行通訊且不會消耗頻寬。而是，來自該儲存裝置至該記憶體控制器欲調整該再新命令速率的請求，係經由管理匯流排130進行通訊。應可理解該管理資訊可以經由多種機制(例如邊帶通道、匯流排等)進行通訊。
第二圖係依據一個具體實施例的示例性儲存管理系統200之區塊圖。儲存管理系統200類似於儲存管理系統100。系統200包括記憶體控制器210、儲存元件220和通訊鏈205。通訊鏈205包括管理通訊匯流排230、資料通訊匯流排240和命令/位址匯流排250。儲存元件220儲存資訊。記憶體控制器210控制該儲存元件。通訊鏈可通訊地耦合儲存元件220和記憶體控制器210。資料匯流排240通訊資料。命令/位址匯流排250在記憶體控制器210與儲存元件220之間通訊命令和位址。該命令和位址係關於存取與該資料相關聯的儲存位置。管理通訊匯流排230通訊儲存管理資訊。
在一個具體實施例中，與特定位址相關聯的命令係經由命令位址通訊匯流排250從記憶體控制器210發出至儲存元件220，且與該等命令相關聯的資料係經由資料通訊匯流排240在記憶體控制器210與儲存元件220之間進行通訊。該資料通訊之方向可以依是否讀取或寫入資料而定變更。在一個示例性實作中，該等儲存存取命令包括同步(isochronous，ISO)讀取在通訊槽271中之命令；非同步(non-isochronous，NISO)讀取在通訊272中之命令；ISO寫入在通訊槽273中之命令；NISO讀取在通訊槽274中之命令；ISO讀取在通訊槽275中之命令；NISO寫入在通訊槽277中之命令；ISO讀取命令278和ISO寫入在通訊槽279中之命令。針對在通訊槽281和282中所發出的再新循環命令的再新速率，可以係預設或標準速率。在本範例中，該預設再新循環速率對應於每第五個通訊槽所發出的再新循環命令。
在一個示例性實作中，DRAM 220針對特定再新循環速率發出請求。經由管理通訊匯流排230的再新循環請求通訊，不會干擾經由命令/位址通訊匯流排250的儲存命令和位址資訊之通訊。
第三圖係依據一個具體實施例具有再新速率變更請求的示例性儲存管理系統200之區塊圖。在一個示例性實作中，該等儲存存取命令再次包括同步(ISO)讀取命令371、非同步(NISO)讀取命令372、ISO寫入命令373、NISO讀取命令374、ISO寫入命令375、NISO寫入命令377、ISO讀取命令378和ISO讀取命令379。然而，在第三圖中，DRAM 220經由管 理通訊匯流排230將再新循環速率變更請求391轉送至記憶體控制器210。在一個示例性實作中，該DRAM請求係提高該再新循環速率，且該調整後的再新循環速率對應於每第三個通訊槽發出再新循環請求。記憶體控制器210藉由提高該再新速率而回應，並發出再新循環命令381、382、383和384。經由管理通訊匯流排230的再新循環命令調整請求通訊不同於傳統方法，不會干擾或消耗在資料匯流排240或命令/位址通訊匯流排250上的頻寬。
第四圖係示例性傳統儲存系統400A之區塊圖，於其中該儲存裝置再新循環請求依據一個具體實施例干擾存取命令和位址之通訊。系統400A包括記憶體控制器410、儲存元件420、資料通訊匯流排440和命令/位址匯流排450。儲存元件420儲存資訊。記憶體控制器410控制儲存元件420。資料匯流排440在記憶體控制器410與儲存元件420之間通訊資料。命令/位址匯流排450在記憶體控制器410與儲存元件420之間通訊命令和位址。該命令和位址係關於存取與該資料相關聯的儲存位置。在一個具體實施例中，與特定位址相關聯的命令係經由命令/位址通訊匯流排450從記憶體控制器410發出至儲存元件420，且與該等命令相關聯的資料係經由資料通訊匯流排440在記憶體控制器410與儲存元件420之間進行通訊。在一個示例性實作中，儲存系統管理資訊也係經由資料通訊匯流排440和命令/位址匯流排450進行通訊。該儲存系統管理資訊在資料通訊匯流排440和命令/位址匯流排450上占用通訊槽且消耗頻寬，從而防止或干擾資料、命令或位址資訊使用那些通訊槽。
在一個示例性實作中，該等儲存存取命令包括同步(ISO)讀取在通訊槽471中之命令；非同步(NISO)讀取在通訊槽472中之命令；ISO寫入在通訊槽473中之命令；NISO讀取在通訊槽474中之命令；NISO寫入在通訊槽477中之命令；以及ISO讀取在通訊槽479中之命令。最初該再新循環速率對應於每五個通訊槽發出再新命令。因此，再新命令係在通訊槽481中發出。一個示例性實作中，該記憶體控制器針對更新後的再新速率資訊週期性輪詢DRAM模式寄存器。在本範例中，記憶體控制器410在命令/位址通訊匯流排450上發出模式寄存器讀取命令。該更新後的再新 循環速率資訊係經由在通訊槽441中的資料通訊匯流排440，從選擇模式寄存器425檢索並轉送回記憶體控制器410。在本範例中，該新的所請求的再新循環命令對應於每兩個通訊槽發出再新命令。因此，再新循環命令係在通訊槽482和483中發出。
該模式寄存器存取之插入以提取再新管理資訊，干擾經由資料通訊匯流排440和命令/位址通訊匯流排450的儲存資訊之通訊。在本範例中，在通訊槽475中的模式寄存器讀取命令消耗在命令/位址通訊匯流排450上的頻寬，且在通訊槽421中的再新速率請求資料消耗在資料通訊匯流排440上的頻寬。藉由比較在第二圖的儲存系統200例示的範例中所發出的該等存取命令，應可以理解由於該再新循環請求插入相同通訊串流作為該資料，且該模式寄存器讀取命令插入相同通訊串流作為該位址和其他命令，因此在相同時段內，較少存取命令可以由第四圖的儲存系統400A發出。
具備管理通訊通道能力的儲存系統和方法能使該儲存裝置已輸入至管理操作，同時容許該記憶體控制器維護不然將會對效能有不利影響的操作之控制。應可瞭解該記憶體控制器可以回應以多種方式經由該管理通道接收自該儲存裝置的管理相關資訊。在一個具體實施例中，該記憶體控制器在回應該儲存裝置輸入時，智慧地考量許多不同的因素。該記憶體控制器可以考量其他記憶體存取或通訊(例如與同步請求、非同步請求等相關)。在一個具體實施例中，記憶體控制器利用經由該管理通訊匯流排所接收到的資訊啟動各種動作。該所接收到的資訊可以關於列字錘、錯誤發生之指示(例如與ECC、CRC等相關)、針對該記憶體控制器欲啟動動作的請求(例如調整再新速率、調整頻率、調整風扇、調整該系統溫度、標記為不良或解除分配儲存元件之一部分等)依此類推。在一個具體實施例中，該記憶體控制器維護最初動作之控制和裁量權，以回應該所接收到的資訊。在一個示例性實作中，該記憶體控制器可以促進該等各種元件之智慧型管理。該智慧型管理可以包括追蹤及分析錯誤指示(例如針對儲存元件、針對通訊通道等)；以及智慧地啟動動作之過程作為回應(例如啟動再新循環、將儲存元件之一部分視為不良、提供儲存元件應更換的通知、啟動通訊通道之重新校準等)。
再新通常包括在DRAM中，而當程序節點縮小該等單體電容電荷降且位元錯誤之機率提高時，針對介於再新循環之間的較短間隙加入壓力(例如較高的再新循環速率等)。這方面之證據係在現代DRAM資料鏈協定的容納下，當部分寫入(具有位元組遮罩的WR叢發)在該DRAM介面上執行時，允許RMW在該陣列處該DRAM內部(該RMW必須透過DRAM隱藏內部錯誤校正邏輯合併完整的資料叢發長度)。DRAM電容洩漏也可以隨著溫度升高而增加，並與該再新週期逆相關。必須維護有效資料。在一個具體實施例中，DRAM具有其程序狀態和目前實體狀態之知識(例如DRAM可以追蹤其溫度、電容洩漏等)，並據此請求再新循環。介於單體之再新之間的週期可以用毫秒(msec)為單位進行測量，因此使用邊帶請求變更再新循環發生速率的幾毫秒延遲顯得相當合理。
第十四圖係依據一個具體實施例的示例性運算系統1700之區塊圖。運算系統1700包括系統單晶片(SoC)1705、記憶體控制器1710、儲存元件1720、管理通訊匯流排1730、資料通訊匯流排1740、命令/位址通訊匯流排1750、電源管理積體電路(Power management integrated circuit，PMIC)1774和電源管理(PM)處理器1771。儲存元件1720包括寄存器1721和儲存庫0、1、2和3。記憶體控制器1710包括鎖相迴路(PLL)1773。記憶體控制器1710可以經由管理通訊匯流排1730接收來自寄存器1721的狀態資訊。為回應該狀態資訊，記憶體控制器1710可以由PMIC 1774或PM處理器1771啟動或請求動作(例如變更頻率、變更電壓等)。
第五圖係依據一個具體實施例的示例性儲存方法500之流程圖。在一個示例性實作中，儲存方法500係在儲存系統(例如類似於儲存系統100、儲存系統200等)上實行。
在區塊510中，儲存系統管理資訊係接收自儲存元件。在一個具體實施例中，該儲存元件係DRAM。在一個示例性實作中，該儲存系統管理資訊之通訊，不會干擾介於該記憶體控制器與該儲存元件之間的資料、命令資訊和位址資訊之通訊。
在區塊520中，該儲存系統管理資訊進行分析。該分析可以包括判定對該儲存系統管理資訊的一回應，其中該分析係在一記憶體控制 器中施行，且該記憶體控制器維護關於該回應的裁量權。該判定該回應可以包括考量該回應對資料儲存操作和儲存系統管理要求兩者之影響。
在區塊530中，指令係選擇性地依據該分析之結果對應於儲存系統管理操作發出，其中該記憶體控制器維護發出該等指令之控制。該等指令可以導致儲存系統管理操作之彈性動態調整。
在一個具體實施例中，資訊之通訊係經由複數通訊匯流排施行。該等複數通訊匯流排可以包含：一資料匯流排(例如類似於資料匯流排140、資料匯流排240等)，其通訊資料；一命令/位址匯流排(例如類似於命令/位址匯流排150、命令/位址匯流排250等)，其通訊與該資料之儲存相關的命令和位址；以及一管理通訊匯流排(例如類似於管理通訊匯流排130、管理通訊匯流排230等)，其通訊儲存管理資訊。
該管理資訊之實體通訊可以透過多種機制或通訊媒體達成。在一個示例性實作中，使用點對點(point-point)或多點(multi-drop)匯流排和相關聯協定。
第七圖係依據一個具體實施例的儲存系統700之區塊圖。儲存系統700包括NISO仲裁器710、ISO仲裁器720和記憶體控制器730和儲存元件740。NISO仲裁器710接收非同步資訊(例如來自中央處理單元、圖形處理單元、大容量儲存器等的輸入)，並排程轉送至記憶體控制器730的對應存取請求。ISO仲裁器720接收同步資訊(例如來自媒體串流元件、顯示器等)，並排程轉送至記憶體控制器730的對應存取請求。記憶體控制器730經由管理匯流排接收來自儲存裝置740的再新速率請求，並啟動動作以應對該再新請求。
第八圖係依據一個具體實施例以雙行記憶體模組(DIMM)共享邊帶通道配置的儲存系統1200之區塊圖。儲存系統1200包括記憶體控制器1210和儲存裝置1220。在一個具體實施例中，儲存裝置1220係DIMM。在邊帶通道管理匯流排1230上的通訊，不會干擾在命令/位址匯流排和資料匯流排1250上的通訊。
第九圖係依據一個具體實施例以多重雙行記憶體模組(Multi-DIMM)共享邊帶通道配置的儲存系統1300之區塊圖。儲存系統1300 包括記憶體控制器1310和儲存裝置1321及1322。在一個具體實施例中，儲存裝置1321及1322係DIMM。在邊帶通道管理匯流排1330上的通訊，不會干擾在命令/位址匯流排和資料匯流排1350上的通訊。
第十圖係依據一個具體實施例每個DIMM配置皆在Multi-DIMM邊帶通道中的儲存系統1400之區塊圖。儲存系統1400包括記憶體控制器1410和儲存裝置1421及1422。在一個具體實施例中，儲存裝置1421及1422係DIMM。儲存裝置1421係通訊地耦合至邊帶通道管理匯流排1431。儲存裝置1422係通訊地耦合至邊帶通道管理匯流排1432。在邊帶通道管理匯流排1431和1432上的通訊，不會干擾在命令/位址匯流排和資料匯流排1450上的通訊。
第十一圖係依據一個具體實施例以離散式(Discrete)DRAM共享邊帶通道配置的儲存系統1500之區塊圖。在邊帶通道管理匯流排1530上的通訊，不會干擾在命令/位址匯流排和資料匯流排1535上的該等通訊。
第十二圖係依據一個具體實施例以每個離散式(Per-Discrete)DRAM共享邊帶通道配置的儲存系統1550之區塊圖。各別在邊帶通道管理匯流排1521、1522、1523和1524上的通訊，不會干擾在該等各別命令/位址匯流排和資料匯流排上的通訊。
在一個具體實施例中，儲存管理系統和方法再新循環速率相對較連續，而非一種或兩種相異速率，不同於針對標準操作具有單一再新速率且針對高於溫度臨界值的操作具有一種更快速率的一些慣用DRAM協定。第六圖係依據一個具體實施例例示儲存管理曲線的曲線圖。傳統梯狀610增量相較於曲線620相對較極端。在一個具體實施例中，曲線620對應於經由管理通訊通道或匯流排(例如匯流排130、230等)進行通訊的再新請求。對應於曲線620的調整促進較該步進函數更平滑精細的再新速率轉變。該更平滑精細的方法有助於避免可以隨著步進610增量而發生的過度再新。在一個示例性實作中，曲線620對應於經由管理通訊通道或匯流排所遞送的DRAM之所需和潛在實際的再新速率兩者。
該等管理邊帶通訊可以藉由新協定達成，或可以充分利用現有匯流排協定(例如UART匯流排、SPI匯流排、SMI匯流排、I2C匯流排、 I3C匯流排等)。在一個具體實施例中，該等管理邊帶通訊係在I2C介面上實行。該DRAM係該主要而具有該記憶體控制器的SOC係從屬。在一個具體實施例中，該配置係多個主要和單一從屬配置。在一個具體實施例中，所有裝置皆可以用作主要。在一個示例性實作中，這促進非同步事件通知。在一個具體實施例中，兩條共享線路連接至該等DRAM。該SOC可以利用第三條線路提供時脈來源至該DRAM。該等DRAM可以透過晶粒編號識別出它們自身。該等晶粒編號可以透過初始化過程中的模式寄存器寫入而指定。在一個具體實施例中，在各DRAM通道上所請求的最快再新速率係施加於在該通道上的所有DRAM。在一個示例性實作中，以該封包格式所定義的函數域定義該DRAM正進行什麼類型的通知至主機(例如CPU、SoC等)。附加的函數類型可以針對其他事件通知進行定義。這些函數可以包括：請求針對單一儲存庫或複數儲存庫插入額外再新循環、通訊錯誤資訊至主機(例如為經由硬體或軟體在該系統層級促進資料轉移、頁面黑名單等)、DRAM晶粒溫度臨界值交叉之通知等。
在一個具體實施例中，從命令/位址命令匯流排或通道所分離的管理通訊匯流排或通道，被視為介於DRAM與記憶體控制器(Memory controller，MC)之間的邊帶介面。該邊帶介面可以容許該DRAM請求再新。在一個具體實施例中，MC維護該DRAM定序之控制，但允許該DRAM需求或請求額外的再新循環。由於該管理資訊係邊帶請求(例如而非輪詢等)，因此在一個具體實施例中，該邊帶至少提供與得知該DRAM之該等額外再新需要相關聯的最小資訊(例如該DRAM是否需要對具體庫或對多個庫施行再新，或總體再新速率變更等)。
應可瞭解可以實行多種具體實施例和配置。介於記憶體控制器與DRAM之間的管理邊帶介面，可以容許該DRAM傳送訊息或命令至記憶體控制器。介於記憶體控制器與DRAM之間的管理邊帶介面，可以通訊下列來自該DRAM的一個或多個訊息：來自DRAM指示具體庫或所有庫的再新請求、DRAM晶粒溫度變更之通知、DRAM晶粒溫度臨界值交叉之通知、請求再新速率之提高/降低、傳訊該MC以讀取內部中斷狀態寄存器的一般中斷、傳訊內部ECC故障之庫/列位址、傳訊無法校正的錯誤、傳 訊ECC之統計資料(然而ECC錯誤臨界值交叉可能由已提及的中斷傳訊)、交握安全密鑰、回應請求以讀取MRR之內容、在自主寄存器變更時推動寄存器更新至MC或儲存裝置、正被超過至庫N/列M的列字錘存取臨界值之通知(並因此採取適當動作，例如基於該特定DRAM構造之MC知識再新至相鄰列)，以及該儲存裝置正從自我再新(SELF-REFRESH)退出尚無法使用的通知。
應可瞭解本說明包括一些示例性具體實施例，且其他具體實施例也可以利用以實行該新穎的記憶體分配方法或架構。該新的方法可以在具有不同配置的各種系統和元件中實行。該等元件可以包括在單晶片上之系統中(例如多個處理元件、處理引擎等)中。該等元件也可以係離散的分離元件。
參照第十三圖，顯示示例性電腦系統900之區塊圖，於其上可以實行本發明之具體實施例的電腦系統之一個具體實施例。電腦系統900包括中央處理單元901；主記憶體902(例如隨機存取記憶體)；晶片組903，其具有北橋909和南橋905；可拆卸資料儲存裝置904；輸入裝置907；訊號通訊埠908；以及圖形次級系統910，其耦合至顯示器920。電腦系統900包括數個匯流排，其用於可通訊地耦合電腦系統900之該等元件。通訊匯流排991(例如前側匯流排)將晶片組903之北橋909耦合至中央處理單元901。通訊匯流排992(例如主記憶體匯流排)將晶片組903之北橋909耦合至主記憶體902。通訊匯流排993(例如該進階圖形埠介面)將晶片組903之北橋耦合至圖形次級系統910。通訊匯流排994、995和997(例如PCI匯流排)將晶片組903之南橋905分別耦合至可拆卸資料儲存裝置904、輸入裝置907、訊號通訊埠908。圖形次級系統910包括圖形處理器911和畫面緩衝區915。
電腦系統900之該等元件共同操作以提供多方面功能性和效能。在一個示例性實作中，電腦系統900之該等元件共同操作以提供預定類型之功能性。通訊匯流排991、992、993、994、995和997通訊資訊。中央處理器901處理資訊。主記憶體902儲存中央處理器901的資訊和指令。可拆卸資料儲存裝置904也儲存資訊和指令(例如用作大型資訊庫)。輸 入裝置907提供用於輸入資訊和/或用於在顯示器920上指向或突顯資訊的機制。訊號通訊埠908提供至外部裝置的通訊介面(例如具有網路的介面)。顯示裝置920依據儲存在畫面緩衝區915中的資料顯示資訊。圖形處理器911處理來自中央處理器901的圖形命令，並將該所得到的結果資料提供給視訊緩衝區915用於儲存及由顯示螢幕920檢索。
因此，該等系統和方法促進用於管理操作的分離通訊媒體之可行的利用，且不會干擾介於記憶體控制器與儲存元件之間的命令、位址或資料通訊。不確定的等待時間可以使DRAM控制器設計和同步等待時間保證更複雜，而該邊帶管理較慣用方法更簡單且更有效率。在一個具體實施例中，該分離的邊帶管理通訊可以促進避免該DRAM在該記憶體控制器不知的情況下，在該DRAM內部自主地開始再新；不同於慣用DRAM通常係唯從屬(slave-only)裝置。在一個具體實施例中，經由管理通訊匯流排進行通訊的資訊，係用於促進發出記憶體控制器的新的和有用序列，包括達成較高效能和/或較低功率者。
實施方式之一些部分係就在電腦記憶體內的資料位元上的操作之流程、邏輯區塊、處理和其他符號表示而論進行說明。這些說明和表示係熟習資料處理技術者一般所使用，以將其工作之實質可行地傳達給其他熟習此項技術者的方法。流程、邏輯區塊、程序等在此一般係設想為導致所需結果的步驟或指令之自相一致序列。該等步驟包括實體量之實體操控。通常，但並非必然，這些量具有能在電腦系統中進行儲存、傳輸、組合、比較亦或操控的電氣、磁性、光學或量子訊號之形式。主要為了通用之原因，有時已證明將這些訊號指稱為位元、數值、要素、符號、字元、用語、編號或其類似物很方便。
然而，以此為前提，所有這些和類似用語皆與該等適當實體量相關聯，並僅係施加於這些量的方便標籤。除非如從下列討論顯而易見另外具體聲明，應可瞭解貫穿本申請案，利用諸如「處理(processing)」、「運算(computing)」、「計算(calculating)」、「判定(determining)」、「顯示(displaying)」或其類似用語的討論，指稱操控及轉換表示為實體(例如電子)量的資料的電腦系統或類似處理裝置(例如電氣、光學或量子、運算裝置)之動作和程序。 該等用語指稱將在電腦系統之元件(例如寄存器、記憶體、其他此類資訊儲存器、傳輸或顯示裝置等)內的實體量，操縱或轉換為在其他元件內類似地表示為實體量的其他資料的該等處理裝置之動作和程序。
應可瞭解本發明之具體實施例可以與多種不同類型之有形記憶體或儲存器(例如RAM、DRAM、快閃記憶體、硬碟、CD、DVD等)相容，並透過其實行。該記憶體或儲存器，儘管能進行變更或重新寫入，仍可以被視為非暫時性儲存媒體。藉由指示非暫時性儲存媒體，不欲限制該媒體之特性，並可以包括多種儲存媒體(例如可程式、可抹除、不可程式、讀取/寫入、唯讀等)，且「非暫時性(non-transitory)」電腦可讀取媒體包含所有電腦可讀取媒體，其中唯一例外係暫時性傳遞訊號。
應可瞭解下列係與該新穎方法相關聯的示例性概念或具體實施例之清單。應也可瞭解該清單並非全面性，且不必包括所有可能的實作。下列概念和具體實施例可以在硬體中實行。在一個具體實施例中，下列方法或程序說明由各種處理元件或單元所施行的操作。在一個示例性實作中，與該等方法、程序、操作等相關聯的指令或說明可以儲存在記憶體中，並使得處理器實行該等操作、函數、動作等。
本發明具體實施例之前述說明已為了例示和說明之目的進行說明。其不欲為全面性或將本發明限制在所揭示的該等精確形式，且根據上述講述顯然許多修飾例和變化例皆係可能。該等具體實施例係選定並進行說明以最好地解說本發明之原理和其實際應用，從而能使其他熟習此項技術者最好地利用本發明和各種具體實施例，其具有如適合所設想的特定用途的各種修飾例。所欲係本發明之範疇由文中所附諸申請專利範圍和其等同物進行定義。在申請方法專利內的步驟清單並非暗示施行該等步驟的任何特定次序，除非在申請專利範圍中明確聲明。
100‧‧‧示例性儲存管理系統；儲存管理系統；系統；儲存系統
105‧‧‧通訊鏈
110‧‧‧記憶體控制器
120‧‧‧儲存元件
130‧‧‧管理通訊匯流排；管理匯流排；匯流排
140‧‧‧資料通訊匯流排；資料匯流排
150‧‧‧命令/位址匯流排

Claims (20)

  1. 一種系統包含：一儲存元件，其儲存資訊；一記憶體控制器，其控制該儲存元件；以及一通訊鏈，其可通訊地耦合該儲存元件和該記憶體控制器，其中該通訊鏈在該記憶體儲存元件與記憶體控制器之間通訊儲存系統管理資訊，且該儲存系統管理資訊之通訊不會干擾命令/位址資訊通訊和資料資訊通訊。
  2. 如申請專利範圍第1項之系統，其中該通訊鏈包含：一資料匯流排，其通訊資料；一命令/位址匯流排，其通訊命令和位址，其中該命令和該等位址與該資料之儲存相關；以及一管理通訊匯流排，其通訊儲存系統管理資訊。
  3. 如申請專利範圍第1項之系統，其中該儲存系統管理資訊包含一請求，其來自一儲存元件，其中該請求與管理操作之效能相關聯；以及該記憶體控制器啟動一動作，以回應與該管理操作之效能相關的請求。
  4. 如申請專利範圍第3項之系統，其中該請求係針對在再新循環操作中的一調整，且該記憶體控制器實行一調整作為回應。
  5. 如申請專利範圍第4項之系統，其中該請求係針對在環境條件下的一調整，且該記憶體控制器對該等儲存元件環境啟動一調整作為回應。
  6. 如申請專利範圍第1項之系統，其中該儲存元件係一動態隨機存取記憶體(Dynamic random access memory，DRAM)。
  7. 如申請專利範圍第1項之系統，其中該管理資訊之通訊係一邊帶(sideband)通訊。
  8. 如申請專利範圍第1項之系統，其中該儲存系統管理資訊包含狀態資訊，其從該儲存裝置轉送至該記憶體控制器，且其中該狀態係與該儲存裝置之一部分相關的一指示。
  9. 如申請專利範圍第8項之系統，其中該儲存裝置之該部分係選自包含下列的群組：記憶體之一位元、記憶體之一位元組、記憶體之一列、 記憶體之一區塊和記憶體之一頁面。
  10. 一種方法包含：接收來自一儲存元件的儲存系統管理資訊；分析該儲存系統管理資訊，其包括判定對該儲存系統管理資訊的一回應，其中該分析係在一記憶體控制器中施行，且該記憶體控制器維護關於該回應的裁量權；以及選擇性地依據該分析之結果對應於儲存系統管理操作發出指令，其中該記憶體控制器維護發出該等指令之控制。
  11. 如申請專利範圍第10項之方法，其中該判定該回應包括考量該回應對資料儲存操作和儲存系統管理要求兩者之影響。
  12. 如申請專利範圍第10項之方法，其中該等說明導致儲存系統管理操作之彈性動態調整。
  13. 如申請專利範圍第10項之方法，其中該儲存系統管理資訊之通訊，不會干擾介於該記憶體控制器與該儲存元件之間的資料、命令資訊和位址資訊之通訊。
  14. 如申請專利範圍第10項之方法，其中該通訊係經由複數通訊匯流排施行，其中該等複數通訊匯流排包含：一資料匯流排，其專用於資料通訊；一命令/位址匯流排，其專用於命令和位址之通訊，其中該命令和該等位址與該資料之儲存相關；以及一管理通訊匯流排，其專用於儲存系統管理資訊之通訊。
  15. 如申請專利範圍第10項之方法，其中該儲存元件係一動態隨機存取記憶體(DRAM)。
  16. 一種系統包含：一儲存裝置，其儲存資訊；一記憶體控制器，其控制該儲存元件，其中該記憶體控制器配置成接收及轉送自該儲存裝置來回的儲存系統管理資訊，其中該記憶體控制器維護儲存系統管理指令之控制；以及一通訊鏈，其可通訊地耦合該儲存元件和該記憶體控制器，其中該 通訊鏈在該記憶體儲存元件與記憶體控制器之間通訊儲存系統管理資訊，且該儲存系統管理資訊之通訊不會干擾命令/位址資訊通訊和資料資訊通訊。
  17. 如申請專利範圍第16項之系統，其中該通訊鏈包含：一資料通道，其專用於資料通訊；一命令/位址通道，其專用於命令和位址之通訊，其中該命令和該等位址與該資料之儲存相關；以及一邊帶管理通訊通道，其專用於儲存系統管理資訊之通訊。
  18. 如申請專利範圍第16項之系統，其中該儲存系統管理資訊包含一請求，其來自一儲存元件，其中該請求與管理操作之效能相關聯；以及一動作，其係由與該管理操作之效能相關的記憶體控制器實行。
  19. 如申請專利範圍第16項之系統，其中該請求係針對在再新循環操作之速率中的一調整，且該回應包括動作，其可實行該調整。
  20. 如申請專利範圍第4項之系統，其中該儲存元件係一動態隨機存取記憶體(DRAM)。
TW105128462A 2015-09-02 2016-09-02 記憶體管理系統和方法 TWI619069B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201562213552P 2015-09-02 2015-09-02
US62/213,552 2015-09-02

Publications (2)

Publication Number Publication Date
TW201719379A TW201719379A (zh) 2017-06-01
TWI619069B true TWI619069B (zh) 2018-03-21

Family

ID=58104064

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105128462A TWI619069B (zh) 2015-09-02 2016-09-02 記憶體管理系統和方法

Country Status (2)

Country Link
US (1) US10783950B2 (zh)
TW (1) TWI619069B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170089069A (ko) * 2016-01-25 2017-08-03 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작방법
US10698460B2 (en) * 2017-03-13 2020-06-30 Samsung Electronics Co., Ltd. Advanced thermal control for SSD
US10809780B2 (en) 2017-03-13 2020-10-20 Samsung Electronics Co., Ltd. Active disturbance rejection based thermal control
US20190056874A1 (en) * 2017-08-16 2019-02-21 Nanya Technology Corporation System and method for preserving data in volatile memory
JP2019149045A (ja) * 2018-02-27 2019-09-05 東芝メモリ株式会社 情報処理装置およびストレージデバイス
US11163487B2 (en) * 2018-06-04 2021-11-02 Micron Technology, Inc. Methods for generating notifications for updated information from mode registers of a memory device to a host and memory devices and systems employing the same
US10901655B2 (en) * 2018-09-27 2021-01-26 Western Digital Technologies, Inc. Non-volatile storage system with command response piggybacking
US11579784B2 (en) 2019-11-27 2023-02-14 Micron Technology, Inc. Refresh counters in a memory system
US11442654B2 (en) * 2020-10-15 2022-09-13 Microsoft Technology Licensing, Llc Managing and ranking memory resources
US11687237B2 (en) * 2021-08-04 2023-06-27 Micron Technology, Inc. Memory device status push within memory sub-system

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200643974A (en) * 2005-03-30 2006-12-16 Intel Corp Temperature determination and communication for multiple devices of a memory module
US8126941B2 (en) * 2008-04-28 2012-02-28 International Business Machines Corporation Memory management method and system
TW201301279A (zh) * 2011-06-30 2013-01-01 Silicon Image Inc 促進動態記憶體元件精細更新控制之機制

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8060774B2 (en) * 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
KR101190688B1 (ko) * 2010-11-29 2012-10-12 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 그 내부정보 출력방법
US8775725B2 (en) * 2010-12-06 2014-07-08 Intel Corporation Memory device refresh commands on the fly
KR101962874B1 (ko) * 2012-04-24 2019-03-27 삼성전자주식회사 메모리 장치, 메모리 컨트롤러, 메모리 시스템 및 이의 동작 방법
US9911485B2 (en) * 2013-11-11 2018-03-06 Qualcomm Incorporated Method and apparatus for refreshing a memory cell
US9881656B2 (en) * 2014-01-09 2018-01-30 Qualcomm Incorporated Dynamic random access memory (DRAM) backchannel communication systems and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200643974A (en) * 2005-03-30 2006-12-16 Intel Corp Temperature determination and communication for multiple devices of a memory module
US8126941B2 (en) * 2008-04-28 2012-02-28 International Business Machines Corporation Memory management method and system
TW201301279A (zh) * 2011-06-30 2013-01-01 Silicon Image Inc 促進動態記憶體元件精細更新控制之機制

Also Published As

Publication number Publication date
US10783950B2 (en) 2020-09-22
US20170060429A1 (en) 2017-03-02
TW201719379A (zh) 2017-06-01

Similar Documents

Publication Publication Date Title
TWI619069B (zh) 記憶體管理系統和方法
US11789880B2 (en) Load reduced nonvolatile memory interface
TWI740897B (zh) 具有窄帶寬中繼器通道的記憶體子系統
TWI721003B (zh) 記憶體裝置及用於記憶體管理的系統
US20190066759A1 (en) Row hammer mitigation with randomization of target row selection
CN106663045B (zh) 在存储器控制器处执行错误校正的方法和装置
CN109582596B (zh) 从具有不同读取和写入定时的模式寄存器进行读取
US20180004659A1 (en) Cribbing cache implementing highly compressible data indication
CN116189728A (zh) 在存储器插槽中支持多个存储器类型
EP4002132A1 (en) Adaptive device behavior based on available energy
KR20190000387A (ko) 센서 데이터를 검출하는 것에 기초하는 임피던스 보상
US9003091B2 (en) Flow control for a Serial Peripheral Interface bus
BR112012025292B1 (pt) circuito integrado e método
US10929251B2 (en) Data loss prevention for integrated memory buffer of a self encrypting drive
CN102646446A (zh) 硬件动态高速缓存电源管理
KR20070056724A (ko) 클락 신호의 출력을 제어할 수 있는 컨트롤러와 그 방법,및 상기 컨트롤러를 구비하는 시스템
JP2011013835A (ja) メモリシステム、メモリアクセス方法、及びプログラム
KR102482527B1 (ko) 시리얼 인터페이스를 사용하는 저장 장치의 작동 방법과 이를 포함하는 데이터 처리 시스템의 작동 방법
US20190243439A1 (en) System and method of controlling power down mode of memory device
US8806100B1 (en) Synchronizing multiple USB controllers to reduce power
US11755502B2 (en) Methods of controlling power consumption, boards, electronic devices and storage media
US11340786B2 (en) Apparatus and methods for synchronizing a plurality of double data rate memory ranks
US20190303316A1 (en) Hardware based virtual memory management
KR100579419B1 (ko) Ｄｄｒ ｓｄｒａｍ 데이터 전송을 위한 ａｍｂａ인터페이스 장치
JP2010262526A (ja) メモリ制御装置