CN103680599A - 存储器件以及包括存储器件的存储系统 - Google Patents

存储器件以及包括存储器件的存储系统 Download PDF

Info

Publication number
CN103680599A
CN103680599A CN201310316649.XA CN201310316649A CN103680599A CN 103680599 A CN103680599 A CN 103680599A CN 201310316649 A CN201310316649 A CN 201310316649A CN 103680599 A CN103680599 A CN 103680599A
Authority
CN
China
Prior art keywords
refresh
memory device
turn
refreshed
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310316649.XA
Other languages
English (en)
Other versions
CN103680599B (zh
Inventor
李荣燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103680599A publication Critical patent/CN103680599A/zh
Application granted granted Critical
Publication of CN103680599B publication Critical patent/CN103680599B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40611—External triggering or timing of internal or partially internal refresh operations, e.g. auto-refresh or CAS-before-RAS triggered refresh
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

一种存储器件包括：多个存储块；设定电路，被配置成在存储器控制器的控制下设定每次刷新第一数目个存储块的第一模式、和每次刷新第二数目个存储块的第二模式，第二数目小于第一数目；储存电路，被配置成储存额外刷新信息；以及刷新控制单元，被配置成：额外刷新信息被去激活时，每次施加刷新命令时控制第二数目个存储块被刷新，并且在第二模式由设定电路设定的情况下额外刷新信息被激活时，每次施加刷新命令时控制第一数目个存储块被每次刷新。

Description

存储器件以及包括存储器件的存储系统
相关申请的交叉引用
本申请要求2012年8月30日提交的申请号为10-2012-0095684的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
本发明的示例性实施例涉及一种存储器件，且更具体而言，涉及一种存储器件的刷新技术。
背景技术
存储器件的存储器单元包括用作开关的晶体管、和用于储存电荷（数据）的电容器。数据的逻辑‘高’（逻辑1）和逻辑‘低’（逻辑0）是根据在存储器单元的电容器中是否存在电荷（即，电容器的端子电压是高还是低）来确定的。
由于数据的储存表示电荷累积在电容器中，所以在理想条件下没有功耗。然而，由于储存在电容器中的初始电荷量因MOS晶体管的PN结等引起的泄漏电流而被去除，所以数据可能会丢失。为了实质地防止这个问题，必须在数据丢失之前读取存储器单元中的数据、且基于读取信息来再充电正常电荷量。仅当周期性地重复这种操作时，才实质地保持数据的储存。单元电荷的这种再充电过程将被称作为刷新操作（refreshoperation）。
每当将刷新命令从存储器控制器施加到存储器件时执行刷新操作，其中，考虑到存储器件的数据保持时间，存储器控制器以预定的时间间隔将刷新命令施加到存储器件。例如，在仅当存储器件的数据保持时间为64ms且刷新命令被施加8000次时才可以将存储器件中的全部存储器单元刷新的情况下，存储器控制器在64ms内将刷新命令施加到存储器件达8000次。同时，在存储器件的测试过程中，将数据保持时间少于规定时间的存储器件处理为不合格。被处理为不合格的存储器件被丢弃。
发明内容
本发明的示例性实施例涉及一种允许数据保持时间不足的存储器件正常地操作的技术。
根据本发明的一个实施例，一种存储器件包括：多个存储块；设定电路，被配置成在存储器控制器的控制下设定每次刷新第一数目个存储块的第一模式和每次刷新第二数目个存储块的第二模式，第二数目小于第一数目；储存电路，被配置成储存额外刷新信息；以及刷新控制单元，被配置成：额外刷新信息被去激活时，每次施加刷新命令时控制第二数目个存储块被刷新，并且在第二模式通过设定电路来设定的情况下额外刷新信息被激活时，每次施加刷新命令时控制第一数目个存储块被刷新。
根据本发明的另一实施例，一种存储系统包括存储器件和存储器控制器，所述存储器件包括：多个存储块；设定电路，被配置成根据设定信息而设定每次刷新第一数目个存储块的第一模式和每次刷新第二数目个存储块的第二模式，第二数目小于第一数目；以及刷新控制单元，被配置成：额外刷新信息被去激活时，每次施加刷新命令时控制第二数目个存储块被刷新，并且在第二模式由设定电路设定的情况下额外刷新信息被激活时，每次施加刷新命令时控制第一数目个存储块被刷新。所述存储器控制器被配置成将设定信息施加到存储器件并且周期性地施加刷新命令。
根据本发明的另一实施例，一种存储器件包括：命令输入单元；地址输入单元；多个存储块；命令译码器，被配置成将经由命令输入单元输入的命令译码，并且产生设定命令和刷新命令；设定电路，被配置成响应于在设定命令激活时经由地址输入单元输入的地址而设定每次刷新第一数目个存储块的第一模式和每次刷新第二数目个存储块的第二模式，第二数目小于第一数目；储存电路，被配置成储存额外刷新信息；以及刷新控制单元，被配置成：额外刷新信息被去激活时，每次激活刷新命令时控制第二数目个存储块被刷新，并且在第二模式由设定电路设定的情况下额外刷新信息被激活时，每次施加刷新命令时控制第一数目个存储块被刷新。
根据本发明，在具有短数据保持时间的存储器件中，刷新模式被改变使得每次施加刷新命令时刷新许多存储体（memory bank）。因此，即使具有短数据保持时间的存储器件也可以不被处理为不合格。
附图说明
图1是说明当将刷新模式设定为第一模式时存储器件的刷新操作的示图。
图2是说明当将刷新模式设定为第二模式时存储器件的刷新操作的示图。
图3是说明当将刷新模式设定为第三模式时存储器件的刷新操作的示图。
图4是根据本发明的一个实施例的存储器件的框图。
图5是说明当第一模式由设定电路440设定并且额外刷新信息REF_ADDITIONAL已被激活时存储器件的刷新操作的示图。
图6是说明当第二模式由设定电路440设定并且额外刷新信息REF_ADDITIONAL已被激活时存储器件的刷新操作的示图。
图7是说明当第三模式由设定电路440设定并且额外刷新信息REF_ADDITIONAL已被激活时存储器件的刷新操作的示图。
图8是根据本发明的一个实施例的存储系统的框图。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。然而，本发明可以采用不同形式来实施，并且不应被解释成局限于本文所陈述的实施例。确切地说，提供这些实施例以便本公开充分和完整，并向本领域的技术人员充分地传达本发明的范围。整个本说明书中，相同的附图标记贯穿本发明的各种附图和实施例表示相似的部件。
图1至图3是用于解释在刷新模式下的存储器件的刷新操作的示图。
图1说明当将刷新模式设定为第一模式时存储器件的刷新操作。第一模式可以是精细粒度刷新（fine granularity refresh，FGR）1模式。在第一模式下，每当将刷新命令施加到存储器件时，分别在所有的存储体组（bank group）中刷新一行。参见图1，随着施加刷新命令101，将存储体组0至存储体组3刷新。此外，图1的BG0_REF至BG3_REF表示相应存储体组被刷新。而且，随着施加刷新命令102，存储体组0至存储体组3被刷新。当施加刷新命令102时，将与施加刷新命令101时被刷新的行相邻的行刷新。例如，在施加刷新命令101并且存储体组0至存储体组3的第100行被刷新的情况下，当施加刷新命令102时，存储体组0至存储体组3的第101行被刷新。在第一模式下，由于响应于一次刷新命令而将所有存储体组刷新，所以将刷新操作周期（即，tRFC（刷新周期））设定成较大。此外，将BG0_REF至BG3_REF激活，同时大体保持小的时间差，这是用于减小由于刷新操作的峰值电流。在与图1不同的实施例中，可以将BG0_REF至BG3_REF同时激活。
图2说明当将刷新模式设定为第二模式时存储器件的刷新操作。第二模式可以为FGR2模式。在第二模式下，每当将刷新命令施加到存储器件时，分别在所有存储体组的一半中刷新一行。参见图2，随着施加刷新命令201，存储体组0和存储体组1被刷新，并且随着施加刷新命令202，存储体组2和存储体组3被刷新。当在刷新命令202之后施加刷新命令203时，存储体组0和存储体组1被再次刷新。此时，存储体组0和存储体组1中被刷新的行是与施加刷新命令201时被刷新的行相邻的行。在第二模式下，由于响应于一次刷新命令而刷新所有存储体组的一半，所以可以将刷新操作周期（即，tRFC）设定成小于第一模式的刷新操作周期。
图3说明当将刷新模式设定为第三模式时存储器件的刷新操作。第三模式可以为FGR4模式。在第三模式下，每当将刷新命令施加到存储器件时，在所有存储体组的四分之一中刷新一行。参见图3，随着施加刷新命令301，存储体组0被刷新，并且随着施加刷新命令302，存储体组1被刷新。然后，随着施加刷新命令303，存储体组2被刷新，并且随着施加刷新命令304，存储体组3被刷新。当在刷新命令304之后施加刷新命令（未示出）时，存储体组0被再次刷新。此时，存储体组0中被刷新的行是与施加刷新命令301时被刷新的行相邻的行。在第三模式下，由于响应于一次刷新命令而将所有存储体组的四分之一刷新，所以将刷新操作周期（即，tRFC）设定成小于第二模式的刷新操作周期。
图4是说明根据本发明的一个实施例的存储器件的框图。
参见图4，存储器件包括：命令输入单元410、地址输入单元420、命令译码器430、设定电路440、储存电路450、刷新控制单元460、地址计数器单元470_BG0至470_BG3、以及存储体组BG0至BG3。图4仅说明用于在存储器件中设定刷新模式的配置和与刷新操作相关的配置，而未说明有关与本发明的实施例不直接相关的操作（例如，读取操作、写入操作等）的配置。
命令输入单元410被配置成接收从存储器控制器施加的命令CMDS，并且地址输入单元420被配置成接收从存储器控制器施加的地址ADDS。命令CMDS和地址ADDS分别包括多位信号。
命令译码器430被配置成将经由命令输入单元410输入的命令CMDS译码，并且产生设定命令（MRS：模式寄存器设置（mode register set））和刷新命令REF。当输入命令信号CMDS的组合对应于设定命令MRS时，命令译码器430将设定命令MRS激活，并且当输入命令信号CMDS的组合对应于刷新命令REF时，命令译码器430将刷新命令REF激活。另外，命令译码器430将输入命令信号CMDS译码以产生激活命令、预充电命令、读取命令和写入命令等，但是由于这些命令不直接与本发明的实施例相关，所以将省略其说明和描述。
地址计数器单元470_BG0至470_BG3被配置成分别提供给存储体组BG0至BG3，以对要在相应存储体组的刷新操作中使用的地址ADD_COUNT_BG0至ADD_COUNT_BG3计数。地址计数器单元470_BG0至470_BG3被配置成：每当与地址计数器单元470_BG0至470_BG3相对应的刷新信号BG0_REF至BG3_REF被激活时，将地址ADD_COUNT_BG0至ADD_COUNT_BG3的值增加1。例如，每当刷新信号BG0_REF被激活时，地址计数器单元470_BG0将地址ADD_COUNT_BG0的值增加1，并且每当刷新信号BG2_REF被激活时，地址计数器单元470_BG2将地址ADD_COUNT_BG2的值增加1。将地址的值增加1表示地址的改变，使得当之前已选择第N行时，下次选择第N+1行。
在本实施例中，分别将地址计数器单元470_BG0至470_BG3单独提供给存储体组BG0至BG3。然而，一个地址计数器可以被所有的存储体组共享。例如，存储器件可以被设计成使得存储器件仅包括用于响应于刷新信号BG0_REF而增大地址ADD_COUNT_BG0的地址计数器单元470_BG0，并且所有的存储体组BG0至BG3响应于从地址计数器单元470_BG0输出的地址ADD_COUNT_BG0而执行刷新操作。
存储体组BG0至BG3中每个包括一个或更多个存储体。图4说明在存储器件中存在16个存储体BK0至BK15，并且将四个存储体分成一个组，使得形成总共四个存储体组BG0至BG3。然而，存储体组的数目和存储体的数目可以根据设计考虑而改变。响应于与存储体组BG0至BG3相对应的刷新信号BG0_REF至BG3_REF而刷新存储体组BG0至BG3。例如，当刷新信号BG0_REF被激活时，将存储体组BG0的所有存储体BK0至BK3中由地址ADD_COUNT_BG0选中的行刷新。相似地，当刷新信号BG2_REF被激活时，将存储体组BG2的所有存储体BK8至BK11中由地址ADD_COUNT_BG2选中的行刷新。
设定电路440被配置成在设定命令MRS激活时利用经由地址输入单元420输入的地址ADDS来设定刷新模式。刷新模式可以包括第一模式、第二模式以及第三模式。由设定电路440设定的刷新模式是由存储器控制器指示的刷新模式。从设定电路440中输出的信号MODE1表示存储器控制器指示了第一模式的设定，信号MODE2表示存储器控制器指示了第二模式的设定，以及信号MODE3表示存储器控制器指示了第三模式的设定。
储存电路450被配置成储存额外刷新信息REF_ADDITIONAL。额外刷新信息REF_ADDITIONAL表示存储器件的数据保持时间是否满足规定的时间（例如，存储器标准规格所要求的时间）。在制造存储器件之后，当在测试处理中测量的数据保持时间未达到规定的时间时，将额外刷新信息REF_ADDITIONAL激活并储存。此外，当在测试处理中测量的数据保持时间超过规定的时间时，将额外刷新信息REF_ADDITIONAL去激活并储存。即，如果存储器件因数据保持时间不足而在传统技术下被归类为不合格的芯片，则将额外刷新信息REF_ADDITIONAL激活并储存。如果存储器件具有充足的数据保持时间，则将额外刷新信息REF_ADDITIONAL去激活并储存。由于储存在储存电路450中的额外刷新信息REF_ADDITIONAL需要在测试处理之后持续维持一值，所以储存电路450可以包括激光熔丝、电子熔丝、或诸如快闪存储器的非易失性存储器。
刷新控制单元460被配置成响应于由设定电路设定的模式MODE1至MODE3、储存在储存电路中的额外刷新信息REF_ADDITIONAL、以及刷新命令REF而控制存储器件的刷新操作。刷新操作通过将刷新信号BG0_REF至BG3_REF激活而被控制。在下文中，将描述当将额外刷新信息REF_ADDITIONAL激活时和当将额外刷新信息REF_ADDITIONAL去激活时刷新控制单元460的操作。
首先，当额外刷新信息REF_ADDITIONAL被去激活时，刷新控制单元460将刷新信号BG0_REF至BG3_REF激活，并且根据由设定电路440设定的模式而控制存储器件的刷新操作，即如图1至图3所示。当第一模式被设定电路440设定时，即当信号MODE1被激活时，每当刷新命令REF被激活时，刷新控制单元460可以控制所有的存储体组被刷新，如图1所示。当第二模式被设定电路440设定时，即当信号MODE2被激活时，每当刷新命令REF被激活时，刷新控制单元460可以控制存储体组的一半被刷新，如图2所示。当第三模式被设定电路440设定时，即当信号MODE3被激活时，每当刷新命令REF被激活时，刷新控制单元460可以控制存储体组的四分之一被刷新，如图3所示。结果是，当额外刷新信息REF_ADDITIONAL被去激活时，类似于由存储器控制器设定的模式而刷新存储器件。
当额外刷新信息REF_ADDITIONAL被激活时，与由设定电路440设定的刷新模式相比，刷新控制单元460可以控制存储器件使得在许多存储体组中执行刷新操作。将参照图5至图7来描述。
图5说明当第一模式被设定电路440设定并且额外刷新信息REF_ADDITIONAL被激活时存储器件的刷新操作。当第一模式被设定（MODE1激活）并且额外刷新信息REF_ADDITIONAL被激活时，每当刷新命令REF被激活时，刷新控制单元460将对应于所有存储体组BG0至BG3的刷新信号BG0_REF至BG3_REF激活两次。参见图5，响应于刷新命令501而将刷新信号BG0_REF至BG3_REF激活两次，并且响应于刷新命令502而将刷新信号BG0_REF至BG3_REF激活两次。由于在第一模式下的刷新操作周期tRFC1被设定为足够长，所以即使每当刷新命令501和502被激活而将刷新信号BG0_REF至BG3_REF激活两次，刷新信号也不会脱离刷新操作周期。
图6说明当第二模式由设定电路440设定并且额外刷新信息REF_ADDITIONAL被激活时存储器件的刷新操作。当第二模式被设定（MODE2激活）并且额外刷新信息REF_ADDITIONAL被激活时，刷新控制单元460可以类似于第一模式被设定的情况来控制刷新操作。参见图6，响应于刷新命令601而将所有存储体组BG0至BG3的刷新信号BG0_REF至BG3_REF激活，并且响应于刷新命令602而将所有存储体组BG0至BG3的刷新信号BG0_REF至BG3_REF激活。此外，响应于刷新命令603而将所有存储体组BG0至BG3的刷新信号BG0_REF至BG3_REF激活。即，当额外刷新信息REF_ADDITIONAL被激活时，存储器件的刷新操作类似于由存储器控制器设定第一模式而不是第二模式的情况来操作。即使当每一刷新命令激活的刷新信号的数目增加时，刷新信号也不会在第二模式下脱离刷新操作周期tRFC2。
图7说明当由设定电路440设定第三模式并且额外刷新信息REF_ADDITIONAL被激活时存储器件的刷新操作。当第三模式被设定（MODE3激活）并且额外刷新信息REF_ADDITIONAL被激活时，刷新控制单元460可以类似于第二模式被设定的情况来控制刷新操作。参见图7，响应于刷新命令701而将所有存储体组BG0至BG3中的BG0和BG1的刷新信号BG0_REF和BG1_REF激活，并且响应于刷新命令702而将所有存储体组BG0至BG3中的BG2和BG3的刷新信号BG2_REF和BG3_REF激活。此外，响应于刷新命令703而将刷新信号BG0_REF和BG1_REF激活，并且响应于刷新命令704而将刷新信号BG2_REF和BG3_REF激活。
如图5至图7中所描述，当额外刷新信息REF_ADDITIONAL被激活时，与图1至图3的情况相比，刷新信号BG0_REF至BG3_REF在存储器件中被多次激活。因此，数据保持时间不足的存储器件（要被处理为不合格的存储器件）通过将额外刷新信息REF_ADDITIONAL激活而变得可用。
图8是根据本发明的一个实施例的存储系统的配置图。
如图8所示，存储系统包括存储器控制器810和存储器件820。
存储器控制器810被配置成通过将命令CMDS和地址ADDS施加到存储器件820来控制存储器件820的操作，并且在读取和写入操作中与存储器件820交换数据DATA。可以通过将命令CMDS和地址ADDS传送到存储器件820来设定存储器件820的刷新模式，并且可以通过传送命令CMDS来将刷新命令施加到存储器件820。在刷新操作中，由于使用了由存储器件820在内部产生的地址ADD_COUNT_BG0至ADD_COUNT_BG3，所以没有必要利用存储器控制器810将地址ADDS传送到存储器件820。
存储器件820（图4）被配置成接收命令CMDS和地址ADDS、并且设定刷新模式。然后，存储器件820响应于经由命令CMDS施加的刷新命令而执行刷新操作。通过刷新模式MODE1至MODE3和内部储存的额外刷新信息REF_ADDITIONAL来确定用于执行刷新操作的方法。同时，当从存储器控制器810施加读取和写入命令时，存储器件820与存储器控制器810交换数据DATA。
尽管已经参照特定的实施例描述了本发明，但对于本领域的技术人员显然的是，在不脱离所附权利要求所限定的本发明的实质和范围的情况下可以进行各种改变和修改。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种存储器件，包括：
多个存储块；
设定电路，所述设定电路被配置成在存储器控制器的控制下设定第一模式和第二模式，在所述第一模式下每次刷新第一数目个存储块，在所述第二模式下每次刷新第二数目个存储块，所述第二数目小于所述第一数目；
储存电路，所述储存电路被配置成储存额外刷新信息；以及
刷新控制单元，所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次施加刷新命令时控制所述第二数目个存储块被刷新；并且在所述第二模式由所述设定电路设定的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时控制所述第一数目个存储块被刷新。
技术方案2.  如技术方案1所述的存储器件，其中，所述设定电路被配置成设定第三模式，其中刷新第三数目个存储块，所述第三数目小于所述第二数目，以及
所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次施加所述刷新命令时控制所述第三数目个存储块被刷新；并且在所述第三模式已由所述设定电路设定的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时，控制所述第二数目个存储块被刷新。
技术方案3.  如技术方案1所述的存储器件，其中，在所述第一模式由所述设定电路设定的情况下，如果所述额外刷新信息被去激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新；并且如果所述额外刷新信息被激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新两次。
技术方案4.  如技术方案3所述的存储器件，其中所述第一数目大体等于所述多个存储块的数目。
技术方案5.  如技术方案1所述的存储器件，其中，所述多个存储块中每个存储块包括存储体。
技术方案6.  如技术方案1所述的存储器件，其中，所述储存电路包括非易失性储存元件。
技术方案7.  如技术方案1所述的存储器件，其中，所述额外刷新信息的激活和去激活通过在所述存储器件的制造过程中测量的数据保持时间来确定。
技术方案8.  一种存储系统，包括：
存储器件，所述存储器件包括：多个存储块；设定电路，所述设定电路被配置成根据设定信息而设定第一模式和第二模式，在所述第一模式下每次刷新第一数目个存储块，在所述第二模式下每次刷新第二数目个存储块，所述第二数目小于所述第一数目；以及刷新控制单元，所述刷新控制单元被配置成：额外刷新信息被去激活时，每次施加刷新命令时控制所述第二数目个存储块被刷新，并且在由所述设定电路设定所述第二模式的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时控制所述第一数目个存储块被刷新；以及
存储器控制器，所述存储器控制器被配置成将所述设定信息施加到所述存储器件并且周期性地施加所述刷新命令。
技术方案9.  如技术方案8所述的存储系统，其中，所述设定电路被配置成设定第三模式，在所述第三模式下每次刷新第三数目个存储块，所述第三数目小于所述第二数目，以及
所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次施加所述刷新命令时控制所述第三数目个存储块被刷新；并且在所述第三模式由所述设定电路设定的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时，控制所述第二数目个存储块被刷新。
技术方案10.如技术方案8所述的存储系统，其中，在所述第一模式由所述设定电路设定的情况下，如果所述额外刷新信息被去激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新；并且如果所述额外刷新信息被激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新两次。
技术方案11.  一种存储器件，包括：
命令输入单元；
地址输入单元；
多个存储块；
命令译码器，所述命令译码器被配置成将经由所述命令输入单元输入的命令译码、并且产生设定命令和刷新命令；
设定电路，所述设定电路被配置成：响应于在所述设定命令激活时经由所述地址输入单元输入的地址而设定第一模式和第二模式，在所述第一模式下每次刷新第一数目个存储块，在所述第二模式下每次刷新第二数目个存储块，所述第二数目小于所述第一数目；
储存电路，所述储存电路被配置成储存额外刷新信息；以及
刷新控制单元，所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次所述刷新命令被激活时控制所述第二数目个存储块被刷新；并且在所述第二模式由所述设定电路设定的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时控制所述第一数目个存储块被刷新。
技术方案12.如技术方案11所述的存储器件，其中，所述设定电路被配置成设定第三模式，在所述第三模式下每次刷新第三数目个存储块，所述第三数目小于所述第二数目，以及
所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次所述刷新命令被激活时控制所述第三数目个存储块被刷新；并且在所述第三模式由所述设定电路设定的情况下所述额外刷新信息被激活时，每次所述刷新命令被激活时控制所述第二数目个存储块被刷新。
技术方案13.如技术方案11所述的存储器件，其中，在所述第一模式由所述设定电路设定的情况下，如果所述额外刷新信息被去激活，则每次所述刷新命令被激活时，所述刷新控制单元控制所述第一数目个存储块被刷新；并且如果所述额外刷新信息被激活，则每次所述刷新命令被激活时，所述刷新控制单元控制所述第一数目个存储块被刷新两次。
技术方案14.  如技术方案11所述的存储器件，其中，所述设定命令包括模式寄存器设置命令。
技术方案15.  如技术方案12所述的存储器件，其中，所述第一模式包括精细粒度刷新FGR1模式，所述第二模式包括FGR2模式，以及所述第三模式包括FGR4模式。

Claims (10)

1.一种存储器件，包括：
多个存储块；
设定电路，所述设定电路被配置成在存储器控制器的控制下设定第一模式和第二模式，在所述第一模式下每次刷新第一数目个存储块，在所述第二模式下每次刷新第二数目个存储块，所述第二数目小于所述第一数目；
储存电路，所述储存电路被配置成储存额外刷新信息；以及
刷新控制单元，所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次施加刷新命令时控制所述第二数目个存储块被刷新；并且在所述第二模式由所述设定电路设定的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时控制所述第一数目个存储块被刷新。
2.如权利要求1所述的存储器件，其中，所述设定电路被配置成设定第三模式，其中刷新第三数目个存储块，所述第三数目小于所述第二数目，以及
所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次施加所述刷新命令时控制所述第三数目个存储块被刷新；并且在所述第三模式已由所述设定电路设定的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时，控制所述第二数目个存储块被刷新。
3.如权利要求1所述的存储器件，其中，在所述第一模式由所述设定电路设定的情况下，如果所述额外刷新信息被去激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新；并且如果所述额外刷新信息被激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新两次。
4.如权利要求3所述的存储器件，其中所述第一数目大体等于所述多个存储块的数目。
5.如权利要求1所述的存储器件，其中，所述多个存储块中每个存储块包括存储体。
6.如权利要求1所述的存储器件，其中，所述储存电路包括非易失性储存元件。
7.如权利要求1所述的存储器件，其中，所述额外刷新信息的激活和去激活通过在所述存储器件的制造过程中测量的数据保持时间来确定。
8.一种存储系统，包括：
存储器件，所述存储器件包括：多个存储块；设定电路，所述设定电路被配置成根据设定信息而设定第一模式和第二模式，在所述第一模式下每次刷新第一数目个存储块，在所述第二模式下每次刷新第二数目个存储块，所述第二数目小于所述第一数目；以及刷新控制单元，所述刷新控制单元被配置成：额外刷新信息被去激活时，每次施加刷新命令时控制所述第二数目个存储块被刷新，并且在由所述设定电路设定所述第二模式的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时控制所述第一数目个存储块被刷新；以及
存储器控制器，所述存储器控制器被配置成将所述设定信息施加到所述存储器件并且周期性地施加所述刷新命令。
9.如权利要求8所述的存储系统，其中，所述设定电路被配置成设定第三模式，在所述第三模式下每次刷新第三数目个存储块，所述第三数目小于所述第二数目，以及
所述刷新控制单元被配置成：所述额外刷新信息被去激活时，每次施加所述刷新命令时控制所述第三数目个存储块被刷新；并且在所述第三模式由所述设定电路设定的情况下所述额外刷新信息被激活时，每次施加所述刷新命令时，控制所述第二数目个存储块被刷新。
10.如权利要求8所述的存储系统，其中，在所述第一模式由所述设定电路设定的情况下，如果所述额外刷新信息被去激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新；并且如果所述额外刷新信息被激活，则每次施加所述刷新命令时，所述刷新控制单元控制所述第一数目个存储块被刷新两次。
CN201310316649.XA 2012-08-30 2013-07-25 存储器件以及包括存储器件的存储系统 Active CN103680599B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0095684 2012-08-30
KR1020120095684A KR102011796B1 (ko) 2012-08-30 2012-08-30 메모리 장치 및 이를 포함하는 메모리 시스템

Publications (2)

Publication Number Publication Date
CN103680599A true CN103680599A (zh) 2014-03-26
CN103680599B CN103680599B (zh) 2017-12-01

Family

ID=50187464

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310316649.XA Active CN103680599B (zh) 2012-08-30 2013-07-25 存储器件以及包括存储器件的存储系统

Country Status (4)

Country Link
US (1) US9030904B2 (zh)
KR (1) KR102011796B1 (zh)
CN (1) CN103680599B (zh)
TW (1) TWI588826B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033684A (zh) * 2014-10-21 2016-10-19 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN107728934A (zh) * 2016-08-11 2018-02-23 爱思开海力士有限公司 存储器控制器及包括其的存储系统
CN113467930A (zh) * 2021-05-31 2021-10-01 翱捷科技股份有限公司 一种硬件管理共享内存的处理方法及装置
CN113823340A (zh) * 2021-09-18 2021-12-21 长鑫存储技术有限公司 刷新命令保护方法及电路、存储器刷新方法及电路、设备
CN113948145A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133380B1 (ko) * 2013-08-09 2020-07-14 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작방법
KR20150128087A (ko) * 2014-05-08 2015-11-18 에스케이하이닉스 주식회사 리프레쉬 오류를 방지할 수 있는 반도체 장치 및 이를 이용한 메모리 시스템
KR102204240B1 (ko) 2014-09-11 2021-01-19 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
CN107077882B (zh) 2015-05-04 2023-03-28 华为技术有限公司 一种dram刷新方法、装置和系统
KR102419535B1 (ko) 2016-03-18 2022-07-13 에스케이하이닉스 주식회사 메모리 장치
US10141041B1 (en) 2017-11-01 2018-11-27 Micron Technology, Inc. Systems and methods for maintaining refresh operations of memory banks using a shared
KR102419036B1 (ko) * 2017-12-18 2022-07-11 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
KR20220032366A (ko) 2020-09-07 2022-03-15 삼성전자주식회사 가변적인 모드 설정을 수행하는 메모리 장치 및 그 동작방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497580A (zh) * 2002-10-10 2004-05-19 松下电器产业株式会社 抖颤解调装置及抖颤解调方法
CN1705038A (zh) * 2004-06-03 2005-12-07 海力士半导体有限公司 半导体存储装置中基于存储体的自刷新控制装置及其方法
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
US20110131432A1 (en) * 2009-12-02 2011-06-02 Dell Products L.P. System and Method for Reducing Power Consumption of Memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002352598A (ja) 2001-05-28 2002-12-06 Mitsubishi Electric Corp 半導体記憶装置
US7426151B2 (en) * 2001-08-14 2008-09-16 Samung Electronics Co., Ltd. Device and method for performing a partial array refresh operation
KR100809960B1 (ko) 2006-09-28 2008-03-07 삼성전자주식회사 반도체 메모리 장치의 리프레시 회로 및 리프레시 방법
US8484410B2 (en) * 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1497580A (zh) * 2002-10-10 2004-05-19 松下电器产业株式会社 抖颤解调装置及抖颤解调方法
CN1705038A (zh) * 2004-06-03 2005-12-07 海力士半导体有限公司 半导体存储装置中基于存储体的自刷新控制装置及其方法
CN101026003A (zh) * 2006-02-23 2007-08-29 海力士半导体有限公司 具有改善刷新机制的动态半导体存储器
US20110131432A1 (en) * 2009-12-02 2011-06-02 Dell Products L.P. System and Method for Reducing Power Consumption of Memory

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106033684A (zh) * 2014-10-21 2016-10-19 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN106033684B (zh) * 2014-10-21 2020-11-20 爱思开海力士有限公司 存储器件和包括存储器件的存储系统
CN107728934A (zh) * 2016-08-11 2018-02-23 爱思开海力士有限公司 存储器控制器及包括其的存储系统
CN113948145A (zh) * 2020-07-17 2022-01-18 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
WO2022012147A1 (zh) * 2020-07-17 2022-01-20 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
CN113948145B (zh) * 2020-07-17 2024-05-14 长鑫存储技术有限公司 封装芯片的测试方法、系统、计算机设备和存储介质
CN113467930A (zh) * 2021-05-31 2021-10-01 翱捷科技股份有限公司 一种硬件管理共享内存的处理方法及装置
CN113467930B (zh) * 2021-05-31 2023-04-14 翱捷科技股份有限公司 一种硬件管理共享内存的处理方法及装置
CN113823340A (zh) * 2021-09-18 2021-12-21 长鑫存储技术有限公司 刷新命令保护方法及电路、存储器刷新方法及电路、设备
CN113823340B (zh) * 2021-09-18 2023-08-25 长鑫存储技术有限公司 刷新命令保护方法及电路、存储器刷新方法及电路、设备

Also Published As

Publication number Publication date
CN103680599B (zh) 2017-12-01
KR102011796B1 (ko) 2019-08-20
TWI588826B (zh) 2017-06-21
TW201409467A (zh) 2014-03-01
US20140064008A1 (en) 2014-03-06
US9030904B2 (en) 2015-05-12
KR20140028733A (ko) 2014-03-10

Similar Documents

Publication Publication Date Title
CN103680599A (zh) 存储器件以及包括存储器件的存储系统
US11315619B2 (en) Apparatuses and methods for distributing row hammer refresh events across a memory device
US10685696B2 (en) Apparatuses and methods for access based refresh timing
CN107958682B (zh) 存储器件
KR102021401B1 (ko) 메모리 장치
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
US8923084B1 (en) Memory and memory system including the same
JP5505802B2 (ja) メモリ装置を動作する方法
US20160148668A1 (en) Cell array, memory, and memory system including the same
US20170110177A1 (en) Memory device for refresh and memory system including the same
CN105989870B (zh) 存储器件和包括存储器件的存储系统
CN104795097A (zh) 存储器和包括存储器的存储系统
CN104464792A (zh) 地址检测电路及包括其的存储器
CN103544988A (zh) 控制刷新周期的半导体存储器件、存储系统及其操作方法
US7755967B2 (en) Memory device refresh method and apparatus
US9361954B2 (en) Memory device, memory system and operating method thereof
US20150302913A1 (en) Volatile memory device, memory module including the same, and method of operating memory module
CN104700884A (zh) 半导体存储器件、刷新控制系统和刷新控制方法
US8630141B2 (en) Circuits and methods for providing refresh addresses and alternate refresh addresses to be refreshed
CN106057232B (zh) 半导体存储器件
CN102347075A (zh) 半导体器件
US11783884B2 (en) Semiconductor memory device and memory system including the same
KR20170102709A (ko) 리프레쉬 제어 장치
KR20200032465A (ko) 메모리 및 메모리의 리프레시 동작 방법
KR20130044129A (ko) 종합적인 파아셜 어레이 셀프 리프레쉬 스킴을 구현하는 반도체 메모리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant