CN113823340B - 刷新命令保护方法及电路、存储器刷新方法及电路、设备 - Google Patents

刷新命令保护方法及电路、存储器刷新方法及电路、设备 Download PDF

Info

Publication number
CN113823340B
CN113823340B CN202111098555.0A CN202111098555A CN113823340B CN 113823340 B CN113823340 B CN 113823340B CN 202111098555 A CN202111098555 A CN 202111098555A CN 113823340 B CN113823340 B CN 113823340B
Authority
CN
China
Prior art keywords
refresh
mode
command
signal
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111098555.0A
Other languages
English (en)
Other versions
CN113823340A (zh
Inventor
范习安
曹先雷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202111098555.0A priority Critical patent/CN113823340B/zh
Publication of CN113823340A publication Critical patent/CN113823340A/zh
Application granted granted Critical
Publication of CN113823340B publication Critical patent/CN113823340B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

本公开是关于一种刷新命令保护方法、刷新命令保护电路、存储器刷新方法、存储器刷新电路及电子设备，涉及集成电路技术领域。该刷新命令保护方法包括：获取预设刷新配置信号、刷新窗口信号和刷新命令；在预设刷新配置信号为正常刷新模式时，如果刷新命令为单阵列刷新命令，则根据单阵列刷新命令和刷新窗口信号，将正常刷新模式转换为细粒度刷新模式；在细粒度刷新模式下，控制单阵列刷新命令执行。本公开可以确保单阵列刷新命令顺利执行，减少存储单元出现漏电风险的概率。

Description

刷新命令保护方法及电路、存储器刷新方法及电路、设备
技术领域
本公开涉及集成电路技术领域，具体而言，涉及一种刷新命令保护方法、刷新命令保护电路、存储器刷新方法、存储器刷新电路及电子设备。
背景技术
第五代双倍速率同步动态随机存取存储器(Double Data Rate fifth-generation Synchronous Dynamic Random-Access Memory，DDR5 SDRAM)是一种高带宽电脑存储器。
DDR5中通常包含两种刷新模式和两种类型的刷新命令。其中，两种刷新模式包括：正常刷新模式和细粒度刷新模式；两种类型的刷新命令包括：全阵列刷新命令和单阵列刷新命令。全阵列刷新命令通常可以在两种刷新模式下执行，而单阵列刷新命令则只能在细粒度刷新模式下执行。如果在正常刷新模式下下发单阵列刷新命令，由于无法执行该单阵列刷新命令，当前的单阵列刷新命令会被屏蔽。
然而，如果在正常刷新模式下，出现了持续下发单阵列刷新命令的情况，假如继续按照上述方式持续对单阵列刷新命令进行屏蔽，则会导致存储单元无法执行刷新操作而出现漏电风险。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种刷新命令保护方法、刷新命令保护电路、存储器刷新方法、存储器刷新电路及电子设备，以确保单阵列刷新命令顺利执行，减少存储单元出现漏电风险的概率。
本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本公开的第一方面，提供一种刷新命令保护方法，所述方法包括：
获取预设刷新配置信号、刷新窗口信号和刷新命令；
在所述预设刷新配置信号为所述正常刷新模式时，如果所述刷新命令为单阵列刷新命令，则根据所述单阵列刷新命令和所述刷新窗口信号，将所述正常刷新模式转换为细粒度刷新模式；
在所述细粒度刷新模式下，控制所述单阵列刷新命令执行。
在本公开的一些实施例中，根据所述单阵列刷新命令和所述刷新窗口信号，将所述正常刷新模式转换为细粒度刷新模式包括：
根据所述单阵列刷新命令和所述刷新窗口信号，产生单阵列刷新窗口信号；
根据所述单阵列刷新窗口信号和所述预设刷新配置信号，将所述正常刷新模式转换为所述细粒度刷新模式。
在本公开的一些实施例中，在所述细粒度刷新模式下，控制所述单阵列刷新命令执行包括：
根据刷新时钟信号和所述细粒度刷新模式，对阵列进行刷新，并对刷新阵列进行刷新计数；
其中，所述刷新时钟信号是由所述刷新窗口信号所触发的时钟信号。
根据本公开的第二方面，提供一种刷新命令保护电路，所述电路包括：
信号获取模块，用于获取预设刷新配置信号、刷新窗口信号和刷新命令；
刷新模式转换模块，用于在所述预设刷新配置信号为所述正常刷新模式时，如果所述刷新命令为单阵列刷新命令，则根据所述单阵列刷新命令和所述刷新窗口信号，将所述正常刷新模式转换为细粒度刷新模式；
刷新控制模块，用于在所述细粒度刷新模式下，控制所述单阵列刷新命令执行。
在本公开的一些实施例中，所述刷新模式转换模块包括：单阵列刷新窗口产生子模块和刷新模式产生子模块；其中，
所述单阵列刷新窗口产生子模块，用于根据所述刷新窗口信号和所述单阵列刷新命令，产生单阵列刷新窗口信号；
所述刷新模式产生子模块，用于根据所述单阵列刷新窗口信号和所述预设刷新配置信号，将所述正常刷新模式转换为所述细粒度刷新模式。
在本公开的一些实施例中，所述单阵列刷新窗口产生子模块包括下降沿产生单元和锁存器；其中，
所述下降沿产生单元用于采集所述刷新窗口信号的下降沿；
所述锁存器的置位端接入所述单阵列刷新命令，所述锁存器的复位端接入所述刷新窗口信号的下降沿，所述锁存器的输出端输出所述单阵列刷新窗口信号。
在本公开的一些实施例中，所述下降沿产生单元包括：第一反相器、延时单元和与非门；其中，
所述第一反相器的输入端接入所述刷新窗口信号，所述第一反相器的输出端与所述与非门的输入端相连；
所述延时单元的输入端接入所述刷新窗口信号，所述延时单元的输出端与所述与非门的输入端相连；
所述与非门的输出端与所述锁存器的复位端相连。
在本公开的一些实施例中，所述刷新模式产生子模块包括：第二反相器和与门；其中，
所述第二反相器的输入端接入所述单阵列刷新窗口信号，所述第二反相器的输出端与所述与门的输入端相连；
所述与门的输入端还接入所述预设刷新配置信号，所述与门的输出端输出所述刷新模式。
在本公开的一些实施例中，所述单阵列刷新窗口产生子模块还包括：或门；其中，
所述或门的输入端接入刷新模式配置使能信号和所述单阵列刷新命令，所述或门的输出端与所述锁存器的置位端相连；所述单阵列刷新命令通过所述或门接入所述锁存器的置位端。
在本公开的一些实施例中，所述刷新模式配置使能信号用于在低电平的情况下，开启所述刷新模式转换模块；
所述刷新模式配置使能信号用于在高电平的情况下，关闭所述刷新模式转换模块。
在本公开的一些实施例中，所述刷新控制模块，用于根据刷新时钟信号和所述细粒度刷新模式，对阵列进行刷新，并对刷新阵列进行刷新计数；
其中，所述刷新时钟信号是由所述刷新窗口信号所触发的时钟信号。
在本公开的一些实施例中，所述刷新控制模块包括多个计数器。
根据本公开的第三方面，提供一种存储器刷新方法，所述方法包括：
在预设刷新配置信号下，控制下发的刷新命令执行；
其中，在所述预设刷新配置信号为正常刷新模式，所述刷新命令为单阵列刷新命令时，配置细粒度刷新模式；在所述细粒度刷新模式下，控制所述单阵列刷新命令执行。
根据本公开的第四方面，提供一种存储器刷新电路，包括工作模式配置模块和上述的刷新命令保护电路；其中，
所述工作模式配置模块与所述刷新命令保护电路的刷新模式转换模块和刷新控制模块分别相连，所述工作模式配置模块用于产生预设刷新配置信号。
根据本公开的第五方面，提供一种电子设备，包括：
多个阵列；
阵列控制单元，所述阵列控制单元中设置有上述的刷新命令保护电路或上述的存储器刷新电路。
本公开提供的技术方案可以包括以下有益效果：
本公开的示例性实施方式提供的刷新命令保护方法，针对在正常刷新模式下下发单阵列刷新命令的情况，可以在下发单阵列刷新命令时，配置细粒度刷新模式，从而可以在细粒度刷新模式下，执行该单阵列刷新命令。在不违反标准的情况下，达到在正常刷新模式下保护单阵列刷新命令的目的，确保单阵列刷新命令的顺利执行，减小了存储单元出现漏电风险的概率。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1示意性示出了根据本公开的示例性实施方式的一种刷新命令保护方法的流程图；
图2示意性示出了根据本公开的示例性实施方式的一种刷新命令保护电路的框图；
图3示意性示出了根据本公开的示例性实施方式的一种刷新模式转换模块的框图；
图4示意性示出了根据本公开的示例性实施方式的一种单阵列刷新窗口产生子模块的电路图；
图5示意性示出了根据本公开的示例性实施方式的一种刷新模式产生子模块的电路图；
图6示意性示出了根据本公开的示例性实施方式的刷新命令保护电路对应的信号波形示意图；
图7示意性示出了根据本公开的示例性实施方式的另一种单阵列刷新窗口产生子模块的电路图；
图8示意性示出了根据本公开的示例性实施方式的一种存储器刷新方法的流程图；
图9示意性示出了根据本公开的示例性实施方式的一种存储器刷新电路的框图。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
DDR4是第四代DDR SDRAM的简称，DDR5是第五代DDR SDRAM的简称，DDR SDRAM是英文Double Data Rate SDRAM的缩写，中文译为双倍速率SDRAM，而SDRAM又是SynchronousDynamic Random Access Memory的缩写，译为同步动态随机存取存储器，同步对象是系统时钟频率。因此，组合起来而言，DDR4就是第四代双倍速率同步动态随机存取存储器，DDR5就是第五代双倍速率同步动态随机存取存储器。从DDR4到DDR5，刷新命令由单一的刷新命令转变为包括全阵列刷新命令(Refresh All Bank，REFab)和单阵列刷新命令(RefreshSame Bank，REFsb)。
对于DDR5而言，通常包括有正常刷新模式(Normal Refresh Mode，Normal)和细粒度刷新模式(Fine Granulanty Refresh Mode，FGR)。按照标准规定，全阵列刷新命令REFab在正常刷新模式Normal和细粒度刷新模式FGR下均可执行，而单阵列刷新命令REFsb则只能在细粒度刷新模式FGR下执行。
一般情况下，在下发单阵列刷新命令REFsb之前，需要将当前的刷新模式改换为细粒度刷新模式FGR，才能按照该单阵列刷新命令REFsb进行正常的刷新工作。然而，如果用户在下发单阵列刷新命令REFsb的时候，没有执行刷新模式转换，依然是在正常刷新模式Normal下下发的。那么按照标准规定，所下发的单阵列刷新命令REFsb会被屏蔽，不执行相应的刷新操作。
更进一步的，如果用户在正常刷新模式Normal下持续下发单阵列刷新命令REFsb，在这些持续下发的单阵列刷新命令REFsb均被屏蔽的情况下，可能会出现存储单元漏电的风险。
基于此，本公开的示例性实施方式提供了一种刷新命令保护方法，该刷新指令保护方法主要用于DDR5中。参照图1，该刷新命令保护方法具体可以包括以下步骤：
步骤S120，获取预设刷新配置信号、刷新窗口信号和刷新命令；
步骤S140，在预设刷新配置信号为正常刷新模式时，如果刷新命令为单阵列刷新命令，则根据单阵列刷新命令和刷新窗口信号，将正常刷新模式转换为细粒度刷新模式；
步骤S160，在细粒度刷新模式下，控制单阵列刷新命令执行。
本公开的示例性实施方式提供的刷新命令保护方法，针对在正常刷新模式Normal下下发单阵列刷新命令REFsb的情况，可以在下发单阵列刷新命令REFsb时，将正常刷新模式转换为细粒度刷新模式FGR，从而可以在细粒度刷新模式FGR下，执行该单阵列刷新命令REFsb。在不违反标准的情况下，达到在正常刷新模式Normal下保护单阵列刷新命令REFsb的目的，确保单阵列刷新命令REFsb的顺利执行，减小了存储单元出现漏电风险的概率。
下面，结合具体的实施方式，对本公开实施例提供的刷新命令保护方法进行详细说明：
在步骤S120中，获取预设刷新配置信号、刷新窗口信号和刷新命令。
本公开的示例性实施方式中，可以根据预设刷新配置信号REF_Config、刷新窗口信号REF_Window和刷新命令REF_CMD，来配置细粒度刷新模式FGR。
其中，预设刷新配置信号REF_Config是由系统预先设定的，包括正常刷新模式Normal和细粒度刷新模式FGR两种信号。刷新窗口信号REF_Window则通常是只要产生刷新命令，无论是全阵列刷新命令REFab，还是单阵列刷新命令REFsb，均会产生的信号，用于指示当前处于刷新期间的信号。刷新命令REF_CMD则包括全阵列刷新命令REFab和单阵列刷新命令REFsb两种。
在步骤S140中，在预设刷新配置信号为正常刷新模式时，如果刷新命令为单阵列刷新命令，则根据单阵列刷新命令和刷新窗口信号，将正常刷新模式转换为细粒度刷新模式。
本公开的示例性实施方式中，在配置细粒度刷新模式FGR的过程中，在预设刷新配置信号REF_Config为正常刷新模式Normal时，如果刷新命令REF_CMD为单阵列刷新命令REFsb，则根据该单阵列刷新命令REFsb和刷新窗口信号REF_Window产生单阵列刷新窗口信号REFsb_Window，根据该单阵列刷新窗口信号REFsb_Window和预设刷新配置信号REF_Config，可以将正常刷新模式Normal转换为细粒度刷新模式FGR。在将刷新模式转换为细粒度刷新模式FGR之后，就可以正常地执行上述的单阵列刷新命令REFsb。
在步骤S160中，在细粒度刷新模式下，控制单阵列刷新命令执行。
本公开的示例性实施方式中，在产生细粒度刷新模式FGR之后，就可以根据刷新时钟信号REF_CLK和细粒度刷新模式FGR，执行上述的单阵列刷新命令REFsb，以对阵列进行刷新，还可以对刷新阵列进行刷新计数。
需要说明的是，在执行完单阵列刷新命令REFsb后，如果后续正常出现全阵列刷新命令REFab，则可以将刷新模式重新转换回正常刷新模式Normal，以便于对该全阵列刷新命令REFab进行执行。
通常，上述的刷新时钟信号REF_CLK是由刷新窗口信号REF_Window所触发产生的时钟信号，用于对刷新阵列进行计数。
与上述的刷新命令保护方法对应的，本公开的示例性实施方式提供了一种刷新命令保护电路。参照图2，该刷新命令保护电路200可以包括：信号获取模块210、刷新模式转换模块220和刷新控制模块240；其中，
信号获取模块210可以用于获取预设刷新配置信号、刷新窗口信号和刷新命令；刷新模式转换模块220可以用于在预设刷新配置信号为正常刷新模式时，如果刷新命令为单阵列刷新命令，则根据单阵列刷新命令和刷新窗口信号，将正常刷新模式转换为细粒度刷新模式；刷新控制模块240可以用于在细粒度刷新模式下，控制单阵列刷新命令执行。
在本公开的示例性实施方式中，参照图3，上述的刷新模式转换模块220可以包括：单阵列刷新窗口产生子模块221和刷新模式产生子模块222；其中，
单阵列刷新窗口产生子模块221用于根据刷新窗口信号REF_Window和单阵列刷新命令REFsb，产生单阵列刷新窗口信号REFsb_Window。刷新模式产生子模块222则用于根据单阵列刷新窗口信号REFsb_Window和预设刷新配置信号REF_Config产生刷新模式REF_Mode。其中，在预设刷新配置信号REF_Config为正常刷新模式Normal时，刷新模式REF_Mode为细粒度刷新模式FGR，相当于将正常刷新模式Normal转换为细粒度刷新模式FGR。
下面，结合图4和图5分别对单阵列刷新窗口产生子模块221和刷新模式产生子模块222的电路结构进行详细说明：
参照图4，本公开的示例性实施方式中，单阵列刷新窗口产生子模块221包括下降沿产生单元2211和锁存器2212，其中，下降沿产生单元2211用于采集刷新窗口信号的下降沿。具体的，下降沿产生单元2211可以包括第一反相器、延时单元和与非门；该第一反相器的输入端接入上述的刷新窗口信号REF_Window，该第一反相器的输出端与上述与非门的输入端相连；上述延时单元的输入端也接入刷新窗口信号REF_Window，延时单元的输出端与上述与非门的输入端相连；该与非门的输出端输出的即是刷新窗口信号的下降沿，标记为低电平0信号。
锁存器2212的置位端SET接入单阵列刷新命令REFsb，锁存器2212的复位端RESET接入刷新窗口信号的下降沿，也即锁存器2212的复位端RESET与上述与非门的输出端相连，锁存器2212的输出端输出单阵列刷新窗口信号REFsb_Window。
参照图5，本公开的示例性实施方式中，刷新模式产生子模块222包括第二反相器2221和与门2222，其中，第二反相器2221的输入端接入单阵列刷新窗口信号REFsb_Window，第二反相器2221的输出端和与门2222的输入端相连；与门2222的输入端还接入预设刷新配置信号REF_Config，与门2222的输出端输出刷新模式REF_Mode。
下面结合图6的波形图，对本公开的示例性实施方式提供的上述单阵列刷新窗口产生子模块221和刷新模式产生子模块222的工作原理进行说明：
当产生单阵列刷新命令REFsb的时候，通常单阵列刷新命令REFsb为低电平0信号，在该单阵列刷新命令REFsb作用下，锁存器2212所输出的单阵列刷新窗口信号REFsb_Window为高电平1信号。当单阵列刷新窗口信号REFsb_Window为高电平1信号的时候，对单阵列刷新窗口信号REFsb_Window取反为低电平0信号后，与预设刷新配置信号REF_Config一起进入到与门2222中。此时，无论预设刷新配置信号REF_Config为正常刷新模式Normal，还是细粒度刷新模式FGR，与门2222均会输出细粒度刷新模式FGR，即输出的刷新模式REF_Mode为低电平0信号。图6中，预设刷新配置信号REF_Config为高电平时代表正常刷新模式Normal，预设刷新配置信号REF_Config为低电平时代表细粒度刷新模式FGR。
可见，通过上述的阵列刷新窗口产生子模块221和刷新模式产生子模块222，在正常刷新模式Normal下，如果下发了单阵列刷新命令REFsb，可以将正常刷新模式Normal转换为细粒度刷新模式FGR，以确保单阵列刷新命令REFsb的顺利执行。
本公开的示例性实施方式中，为了实现对刷新模式转换模块的控制管理，还可以在刷新模式转换模块中设置刷新模式配置使能信号REF Mode Config Enable。具体的，参照图7，在图4的基础上，可以将刷新模式配置使能信号REF Mode Config Enable和单阵列刷新命令REFsb通过或门2213接入到锁存器2212的置位端SET。
在刷新模式配置使能信号REF Mode Config Enable为低电平0信号的时候，不会对单阵列刷新命令REFsb产生影响，刷新模式转换模块可以按照上述的方式转换刷新模式，即刷新模式转换模块处于开启状态。在刷新模式配置使能信号REF Mode Config Enable为高电平1信号的时候，此时，锁存器2212的置位端SET输入的是高电平1信号，结合复位端RESET输入的低电平0信号，输出的单阵列刷新窗口信号REFsb_Window为低电平0信号，取反后的单阵列刷新窗口信号REFsb_Window不会对与门2222的输出结果产生影响，也即与门2222输出的刷新模式REF_Mode由预设刷新配置信号REF_Config来决定，不会发生刷新模式的转换，从而可以达到关闭刷新模式转换模块的目的。
本公开的示例性实施方式中，刷新控制模块240可以用于根据刷新时钟信号和细粒度刷新模式，对阵列进行刷新，并对刷新阵列进行刷新计数。其中，刷新控制模块240可以包括多个计数器，以对刷新过的阵列进行刷新计数，对于计数器的个数可以根据实际情况具体确定，本公开的示例性实施方式对此不作特殊限定。
参照图6，在不同的刷新模式和刷新命令下，会产生相应的刷新时钟信号REF_CLK，根据该刷新时钟信号REF_CLK可以对刷新阵列进行刷新计数REF_Counter。
本公开的示例性实施方式提供的上述刷新命令保护电路，可以起到在正常刷新模式下，如果下发单阵列刷新命令时，将正常刷新模式转换为细粒度刷新模式的作用，并达到正常执行单阵列刷新命令的目的，提高了刷新保护的安全性。并且还可以根据实际需要对刷新模式转换模块进行开启或关闭，提高了模式转换的灵活性。
本公开示例性实施方式还提供了一种存储器刷新方法，参照图8，该存储器刷新方法可以包括以下步骤：
步骤S810、在预设刷新配置信号下，控制下发的刷新命令执行；其中，在预设刷新配置信号为正常刷新模式，刷新命令为单阵列刷新命令时，配置细粒度刷新模式；在细粒度刷新模式下，控制单阵列刷新命令执行。
上述存储器刷新方法中各个步骤的具体细节已经在上述实施方式中进行了详细的描述，因此此处不再赘述。
本公开示例性实施方式还提供了一种存储器刷新电路，参照图9，该存储器刷新电路900具体可以包括：工作模式配置模块910和上述的刷新命令保护电路200；其中，
工作模式配置模块910与刷新命令保护电路200的刷新模式转换模块220和刷新控制模块240分别相连，工作模式配置模块910用于产生预设刷新配置信号REF_Config。也就是说，除过上述的在正常刷新模式Normal下下发单阵列刷新命令REFsb时，配置细粒度刷新模式FGR之外，还可以在没有下发单阵列刷新命令REFsb的情况下，或者在关闭刷新模式转换模块220的情况下，通过预设刷新配置信号REF_Config直接控制刷新控制模块240进行计数，不会受到刷新模式转换模块220的影响。也就是说，本公开的示例性实施方式提供的存储器刷新电路中，所设置的刷新命令保护电路并不会改变原有预设的刷新模式，并且后续的刷新命令还可以按照预设的刷新模式执行，不会改变预设的标准，通用性强。
其中的刷新命令保护电路200的具体结构形式已经在上述实施方式中进行了详细描述，因此此处不再赘述。
本公开示例性实施方式还提供了一种电子设备，该电子设备可以包括：多个阵列以及阵列控制单元，阵列控制单元中设置有上述的刷新命令保护电路或存储器刷新电路。其中，刷新命令保护电路和存储器刷新电路的具体结构细节已经在上述实施方式中进行了详细说明，此处不再赘述。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机命令。在计算机上加载和执行计算机程序命令时，全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机命令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。本公开实施例中，计算机可以包括前面所述的装置。
尽管在此结合各实施例对本公开进行了描述，然而，在实施所要求保护的本公开过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本公开进行了描述，显而易见的，在不脱离本公开的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本公开的示例性说明，且视为已覆盖本公开范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (15)

1.一种刷新命令保护方法，其特征在于，所述方法包括：
获取预设刷新配置信号、刷新窗口信号和刷新命令；
在所述预设刷新配置信号为正常刷新模式时，如果所述刷新命令为单阵列刷新命令，则根据所述单阵列刷新命令和所述刷新窗口信号，将所述正常刷新模式转换为细粒度刷新模式；
在所述细粒度刷新模式下，控制所述单阵列刷新命令执行。
2.根据权利要求1所述的刷新命令保护方法，其特征在于，根据所述单阵列刷新命令和所述刷新窗口信号，将所述正常刷新模式转换为细粒度刷新模式包括：
根据所述单阵列刷新命令和所述刷新窗口信号，产生单阵列刷新窗口信号；
根据所述单阵列刷新窗口信号和所述预设刷新配置信号，将所述正常刷新模式转换为所述细粒度刷新模式。
3.根据权利要求1或2所述的刷新命令保护方法，其特征在于，在所述细粒度刷新模式下，控制所述单阵列刷新命令执行包括：
根据刷新时钟信号和所述细粒度刷新模式，对阵列进行刷新，并对刷新阵列进行刷新计数；
其中，所述刷新时钟信号是由所述刷新窗口信号所触发的时钟信号。
4.一种刷新命令保护电路，其特征在于，所述电路包括：
信号获取模块，用于获取预设刷新配置信号、刷新窗口信号和刷新命令；
刷新模式转换模块，用于在所述预设刷新配置信号为正常刷新模式时，如果所述刷新命令为单阵列刷新命令，则根据所述单阵列刷新命令和所述刷新窗口信号，将所述正常刷新模式转换为细粒度刷新模式；
刷新控制模块，用于在所述细粒度刷新模式下，控制所述单阵列刷新命令执行。
5.根据权利要求4所述的刷新命令保护电路，其特征在于，所述刷新模式转换模块包括：单阵列刷新窗口产生子模块和刷新模式产生子模块；其中，
所述单阵列刷新窗口产生子模块，用于根据所述刷新窗口信号和所述单阵列刷新命令，产生单阵列刷新窗口信号；
所述刷新模式产生子模块，用于根据所述单阵列刷新窗口信号和所述预设刷新配置信号，将所述正常刷新模式转换为所述细粒度刷新模式。
6.根据权利要求5所述的刷新命令保护电路，其特征在于，所述单阵列刷新窗口产生子模块包括下降沿产生单元和锁存器；其中，
所述下降沿产生单元用于采集所述刷新窗口信号的下降沿；
所述锁存器的置位端接入所述单阵列刷新命令，所述锁存器的复位端接入所述刷新窗口信号的下降沿，所述锁存器的输出端输出所述单阵列刷新窗口信号。
7.根据权利要求6所述的刷新命令保护电路，其特征在于，所述下降沿产生单元包括：第一反相器、延时单元和与非门；其中，
所述第一反相器的输入端接入所述刷新窗口信号，所述第一反相器的输出端与所述与非门的输入端相连；
所述延时单元的输入端接入所述刷新窗口信号，所述延时单元的输出端与所述与非门的输入端相连；
所述与非门的输出端与所述锁存器的复位端相连。
8.根据权利要求5-7中任一项所述的刷新命令保护电路，其特征在于，所述刷新模式产生子模块包括：第二反相器和与门；其中，
所述第二反相器的输入端接入所述单阵列刷新窗口信号，所述第二反相器的输出端与所述与门的输入端相连；
所述与门的输入端还接入所述预设刷新配置信号，所述与门的输出端输出所述刷新模式。
9.根据权利要求6或7所述的刷新命令保护电路，其特征在于，所述单阵列刷新窗口产生子模块还包括：或门；其中，
所述或门的输入端接入刷新模式配置使能信号和所述单阵列刷新命令，所述或门的输出端与所述锁存器的置位端相连；所述单阵列刷新命令通过所述或门接入所述锁存器的置位端。
10.根据权利要求9所述的刷新命令保护电路，其特征在于，所述刷新模式配置使能信号用于在低电平的情况下，开启所述刷新模式转换模块；
所述刷新模式配置使能信号用于在高电平的情况下，关闭所述刷新模式转换模块。
11.根据权利要求4所述的刷新命令保护电路，其特征在于，所述刷新控制模块，用于根据刷新时钟信号和所述细粒度刷新模式，对阵列进行刷新，并对刷新阵列进行刷新计数；
其中，所述刷新时钟信号是由所述刷新窗口信号所触发的时钟信号。
12.根据权利要求11所述的刷新命令保护电路，其特征在于，所述刷新控制模块包括多个计数器。
13.一种存储器刷新方法，其特征在于，所述方法包括：
在预设刷新配置信号下，控制下发的刷新命令执行；
其中，在所述预设刷新配置信号为正常刷新模式，所述刷新命令为单阵列刷新命令时，配置细粒度刷新模式；在所述细粒度刷新模式下，控制所述单阵列刷新命令执行。
14.一种存储器刷新电路，其特征在于，包括工作模式配置模块和如权利要求4-12中任一项所述的刷新命令保护电路；其中，
所述工作模式配置模块与所述刷新命令保护电路的刷新模式转换模块和刷新控制模块分别相连，所述工作模式配置模块用于产生预设刷新配置信号。
15.一种电子设备，其特征在于，包括：
多个阵列；
阵列控制单元，所述阵列控制单元中设置有如权利要求4-12中任一项所述的刷新命令保护电路或如权利要求14所述的存储器刷新电路。
CN202111098555.0A 2021-09-18 2021-09-18 刷新命令保护方法及电路、存储器刷新方法及电路、设备 Active CN113823340B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111098555.0A CN113823340B (zh) 2021-09-18 2021-09-18 刷新命令保护方法及电路、存储器刷新方法及电路、设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111098555.0A CN113823340B (zh) 2021-09-18 2021-09-18 刷新命令保护方法及电路、存储器刷新方法及电路、设备

Publications (2)

Publication Number Publication Date
CN113823340A CN113823340A (zh) 2021-12-21
CN113823340B true CN113823340B (zh) 2023-08-25

Family

ID=78922552

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111098555.0A Active CN113823340B (zh) 2021-09-18 2021-09-18 刷新命令保护方法及电路、存储器刷新方法及电路、设备

Country Status (1)

Country Link
CN (1) CN113823340B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287887A (ja) * 2008-09-05 2008-11-27 Renesas Technology Corp 半導体記憶装置
CN102855925A (zh) * 2011-06-29 2013-01-02 爱思开海力士有限公司 自我刷新控制电路和包含自我刷新控制电路的存储器
CN103680599A (zh) * 2012-08-30 2014-03-26 爱思开海力士有限公司 存储器件以及包括存储器件的存储系统
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
US10446215B1 (en) * 2016-11-16 2019-10-15 Cadence Design Systems, Inc. System and method for adaptively optimized refresh of memory
CN111158585A (zh) * 2019-11-27 2020-05-15 核芯互联科技(青岛)有限公司 一种内存控制器刷新优化方法、装置、设备和存储介质
US11011217B1 (en) * 2019-12-20 2021-05-18 Micron Technology, Inc. Selective extension of a fine granularity mode for memory refresh operations

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287887A (ja) * 2008-09-05 2008-11-27 Renesas Technology Corp 半導体記憶装置
CN102855925A (zh) * 2011-06-29 2013-01-02 爱思开海力士有限公司 自我刷新控制电路和包含自我刷新控制电路的存储器
CN103680599A (zh) * 2012-08-30 2014-03-26 爱思开海力士有限公司 存储器件以及包括存储器件的存储系统
US9576637B1 (en) * 2016-05-25 2017-02-21 Advanced Micro Devices, Inc. Fine granularity refresh
US10446215B1 (en) * 2016-11-16 2019-10-15 Cadence Design Systems, Inc. System and method for adaptively optimized refresh of memory
CN111158585A (zh) * 2019-11-27 2020-05-15 核芯互联科技(青岛)有限公司 一种内存控制器刷新优化方法、装置、设备和存储介质
US11011217B1 (en) * 2019-12-20 2021-05-18 Micron Technology, Inc. Selective extension of a fine granularity mode for memory refresh operations

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于多粒度页面的混合内存管理调度策略研究;李佳琦;中国知网;全文 *

Also Published As

Publication number Publication date
CN113823340A (zh) 2021-12-21

Similar Documents

Publication Publication Date Title
US11011215B1 (en) Apparatus with an internal-operation management mechanism
US7515495B2 (en) Active cycle control circuit and method for semiconductor memory apparatus
Sohn et al. A 1.2 V 30 nm 3.2 Gb/s/pin 4 Gb DDR4 SDRAM with dual-error detection and PVT-tolerant data-fetch scheme
US20230395119A1 (en) Refresh address counting circuit and method, refresh address read-write circuit and electronic device
US20210264999A1 (en) Method and apparatus for memory chip row hammer threat backpressure signal and host side response
Wang et al. Detect DRAM disturbance error by using disturbance bin counters
CN113823340B (zh) 刷新命令保护方法及电路、存储器刷新方法及电路、设备
KR101666590B1 (ko) 글리치 프리 및 파워 세이빙 기능을 갖는 시프트 레지스터 회로
US20230386546A1 (en) Refresh address generation circuit and method, memory, and electronic device
US11270751B2 (en) Pseudo static random access memory and method for writing data thereof
US11227642B2 (en) Memory controller, method for read control of memory, and associated storage system
US10643689B1 (en) Control circuit and control method for pseudo static random access memory
CN103426462A (zh) 刷新方法和使用刷新方法的半导体存储器件
KR960009960B1 (ko) 디램의 리프레쉬 콘트롤회로
CN114842890A (zh) 刷新电路、半导体存储器及其刷新方法、电子器件
US7644341B2 (en) Method and system for correcting soft errors in memory circuit
CN115705868A (zh) 阵列刷新状态确定电路及方法、刷新电路、电子设备
US20220121360A1 (en) System for controlling memory operations in system-on-chips
US20240161847A1 (en) Testing method and testing system
CN115346571A (zh) 命令控制电路及方法、命令译码电路、设备
US11817142B2 (en) Refresh circuit and memory
US11442875B2 (en) Arbitration control for pseudostatic random access memory device
CN117476070A (zh) 移位寄存器电路及控制方法、电子设备
CN108233904B (zh) 一种抗瞬态效应的选通器
KR0184479B1 (ko) 동기형 반도체 메모리장치의 클럭 서스펜션 보장회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant