CN115705868A - 阵列刷新状态确定电路及方法、刷新电路、电子设备 - Google Patents

Abstract

本公开是关于一种阵列刷新状态确定电路、阵列刷新状态确定方法、刷新电路及电子设备，涉及集成电路技术领域。该阵列刷新状态确定电路包括：刷新阵列确定模块，用于在单阵列刷新周期内，确定各阵列的刷新激活状态；阵列刷新状态确定模块，用于根据各所述阵列的所述刷新激活状态，确定各所述阵列的刷新状态。本公开提供了一种适用于DDR5的阵列刷新状态确定电路。

Description

阵列刷新状态确定电路及方法、刷新电路、电子设备

技术领域

本公开涉及集成电路技术领域，具体而言，涉及一种阵列刷新状态确定电路、阵列刷新状态确定方法、刷新电路及电子设备。

背景技术

第五代双倍速率同步动态随机存取存储模块(Double Data Rate fifth-generation Synchronous Dynamic Random-Access Memory，DDR5SDRAM)是一种高带宽电脑存储模块。

DDR5的刷新命令中包含有单阵列刷新命令。在单阵列刷新命令下，每次只刷新一个阵列。通常希望在一个单阵列刷新周期内可以刷新完所有的阵列。

因此，为了对一个单阵列刷新周期内所有阵列的刷新情况进行监控，确定一种适用于DDR5的阵列刷新状态确定电路成为现有亟待解决的问题。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种阵列刷新状态确定电路、阵列刷新状态确定方法、刷新电路及电子设备，以提供一种适用于DDR5的阵列刷新状态确定电路。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。

根据本公开的第一方面，提供一种阵列刷新状态确定电路，包括：

刷新阵列确定模块，用于在单阵列刷新周期内，确定各阵列的刷新激活状态；

阵列刷新状态确定模块，用于根据各所述阵列的所述刷新激活状态，确定各所述阵列的刷新状态。

根据本公开的第二方面，提供一种阵列刷新状态确定方法，包括：

在单阵列刷新周期命令下，确定各阵列的刷新激活状态；

根据各所述阵列的所述刷新激活状态，确定各所述阵列的刷新状态。

根据本公开的第三方面，提供一种刷新电路，包括上述的阵列刷新状态确定电路。

根据本公开的第四方面，提供一种电子设备，包括：

多个阵列；

阵列控制单元，所述阵列控制单元中设置有上述的阵列刷新状态确定电路。

本公开提供的技术方案可以包括以下有益效果：

本公开示例性实施方式提供的阵列刷新状态确定电路，通过在一个单阵列刷新周期内，确定各阵列的刷新激活状态，就可以对该阵列的刷新状态进行初步统计；接着，通过各阵列的刷新激活状态，可以确定出各阵列的刷新状态，从而可以对每个阵列的刷新状态进行统计，以判断是否在单阵列刷新周期内，完成了一个刷新循环。同样，可以实现在单阵列刷新命令下刷新过的刷新地址计数。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1示意性示出了根据本公开的示例性实施方式的一种阵列刷新状态确定电路的框图；

图2示意性示出了根据本公开的示例性实施方式的一种刷新阵列确定模块的电路图；

图3示意性示出了根据本公开的示例性实施方式的一种阵列刷新状态确定模块的电路图；

图4示意性示出了根据本公开的示例性实施方式的另一种阵列刷新状态确定电路的框图；

图5示意性示出了根据本公开的示例性实施例的一种重置信号产生模块的电路图；

图6示意性示出了根据本公开的示例性实施例的一种确定刷新周期信号的电路图；

图7示意性示出了根据本公开的示例性实施方式的一种阵列刷新状态确定方法的流程图。

具体实施方式

现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。

附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。

DDR4是第四代DDR SDRAM的简称，DDR5是第五代DDR SDRAM的简称，DDR SDRAM是英文Double Data Rate SDRAM的缩写，中文译为双倍速率SDRAM，而SDRAM又是SynchronousDynamic Random Access Memory的缩写，译为同步动态随机存取存储器，同步对象是系统时钟频率。因此，组合起来而言，DDR4就是第四代双倍速率同步动态随机存取存储器，DDR5就是第五代双倍速率同步动态随机存取存储器。从DDR4到DDR5，刷新指令由单一的刷新命令转变为包括全阵列刷新命令REFab(Refresh All BANK)和单阵列刷新命令REFsb(Refresh Same BANK)。其中，一个全阵列刷新命令REFab会刷新所有的阵列(BANK)，而一个单阵列刷新命令REFsb则只对应刷新一个阵列。

对于单阵列刷新情况下，在一个刷新循环内，通常会下发一系列的单阵列刷新命令REFsb下，以对所有的阵列进行刷新。也只有所有的阵列都在单阵列刷新命令REFsb下进行过刷新，才表示当前的刷新循环完成。

为了在单阵列刷新命令REFsb下，对一个刷新循环内的所有阵列的刷新状态进行统计，以掌握各阵列的刷新情况，便于确定在一系列的单阵列刷新命令REFsb下，是否刷新完了所有阵列。本公开的示例性实施方式提供了一种阵列刷新状态确定电路，该阵列刷新状态确定电路可以用于DDR5中，也可以用于其它含有单阵列刷新命令REFsb的存储器中，本公开示例性实施方式对此不作特殊限定。

参照图1，该阵列刷新状态确定电路100可以包括：刷新阵列确定模块120和阵列刷新状态确定模块140；其中，

刷新阵列确定模块120可以用于在单阵列刷新周期内，确定各阵列的刷新激活状态。

本公开的示例性实施方式中，单阵列刷新周期指的即是上述的单阵列刷新命令REFsb下的一个刷新循环。在一个单阵列刷新周期内，通常会下发多个单阵列刷新命令REFsb，确保每个阵列可以被刷新到。

本公开的示例性实施方式中，在一个单阵列刷新周期内，凡是执行了单阵列刷新命令REFsb的阵列，相当于该阵列的刷新状态被激活，通过刷新激活状态就可以对该阵列的刷新状态进行初步统计。

阵列刷新状态确定模块140，可以用于根据各阵列的刷新激活状态，确定各阵列的刷新状态。

按照上述确定的各阵列的刷新激活状态，可以对被刷新的阵列和没有被刷新的阵列进行区分，从而可以根据该刷新激活状态确定出阵列的刷新状态。阵列的刷新状态可以表明在一个单阵列刷新周期内，该阵列是否被刷新，从而可以判断是否完成了一个刷新循环。由于只有所有的阵列都被刷新时，才能完成一个刷新循环，因此，根据每个阵列的刷新状态即可确定出在单阵列的刷新周期内一个刷新循环是否完成。

本公开的示例性实施方式提供的阵列刷新状态确定电路，通过在一个单阵列刷新周期内，确定各阵列的刷新激活状态，就可以对该阵列的刷新状态进行初步统计；接着，通过各阵列的刷新激活状态，可以确定出各阵列的刷新状态，从而可以对每个阵列的刷新状态进行统计，以判断是否在单阵列刷新周期内，完成了一个刷新循环。同样，可以实现在单阵列刷新命令下刷新过的刷新地址计数。

在本公开的示例性实施方式中，刷新阵列确定模块120可以用于在单阵列刷新周期内，阵列被刷新至少一次时，输出阵列对应的刷新激活信号REFsbact。也就是说，在单阵列刷新周期内，只要有阵列被刷新过一次，就会输出刷新激活信号REFsbact进行标记，从而可以实现对被刷新阵列的计数。

具体的，参照图2，本公开的示例性实施方式提供了一种刷新阵列确定模块的电路图。在图2中，刷新阵列确定模块120包括：多个异或门121和多个第一与门122；其中，异或门121的数量与阵列的数量相同，一个异或门121对应一个阵列，一个异或门121也只对应一个第一与门122。

在实际应用中，异或门121的数量由阵列的数量确定，阵列的数量则根据实际情况确定。例如，在图2中，阵列总共有4个，这4个阵列的预设阵列地址可以标记为BA1、BA2、BA3和BA4。

本公开的示例性实施方式中，各异或门121的输入端接入预设阵列地址BA1、BA2、BA3或BA4和被刷新阵列地址REF_BA，异或门121的输出端接入对应的第一与门122的其中一个输入端；第一与门122的另一个输入端接入单阵列刷新命令REFsb，第一与门122的输出端输出刷新激活信号REFsbact1、REFsbact2、REFsbact3或REFsbact4。

在实际应用中，如果某一个阵列被刷新，那么输入到异或门121中的该阵列的预设阵列地址会与被刷新阵列地址REF_BA相同。假如第一个阵列被刷新，被刷新阵列地址REF_BA会变为BA1，则输入到该第一个阵列对应的异或门121中的两个地址相等，此时异或门121会输出低电平0，该低电平0经过第一与门122后，第一与门122输出的仍然为低电平0，此由第一与门122输出的低电平信号即为刷新激活信号REFsbact1。之后，即使该第一个阵列再次被刷新，也不会改变该刷新激活信号REFsbact1。

另外，在其它阵列没有被刷新的情况下，其它阵列对应的异或门121输出的是高电平1。该高电平1会与单阵列刷新命令REFsb一起通过第一与门122，使得第一与门122输出为高电平1。在这些其它阵列中，当某一个阵列被刷新时，第一与门122同样也会输出低电平0。

也就是说，在图2所示的刷新阵列确定模块120中，刷新激活信号REFsbact为低电平0时，代表该阵列被刷新过至少一次；刷新激活信号REFsbact为高电平1时，代表该阵列没有被刷新过。通过该刷新激活信号可以对各阵列的刷新情况进行统计。

另外，本公开的示例性实施方式提供的上述刷新阵列确定模块120，不仅可以在一个阵列被刷新至少一次时，输出刷新激活信号REFsbact，即在第一次刷新时，产生刷新激活信号REFsbact；还可以在上述单阵列刷新周期内，某个阵列被多次刷新后，维持该刷新激活信号REFsbact不变，从而可以达到对刷新过的阵列进行标记的目的。

在本公开的示例性实施方式中，阵列刷新状态确定模块140可以用于根据刷新激活信号REFsbact，确定各阵列的刷新状态信号REFstutus。该刷新状态信号REFstutus可以对阵列的最终刷新状态进行标记。

下面以高电平有效的情况为例来说明上述阵列刷新状态确定模块140的电路结构。本公开的示例性实施方式中，阵列刷新状态确定模块140可以包括：多个计数器141和多个反相器142；其中，计数器141的数量与阵列的数量相同，一个计数器141对应一个阵列，一个计数器141对应上述的一个第一与门122，并且，一个计数器141也只对应一个反相器142。

与图2提供的刷新阵列确定模块120相对应，参照图3，本公开的示例性实施方式提供了一种阵列刷新状态确定模块的电路图。在图3中，计数器141有4个，对应的反相器142也有4个。

本公开的示例性实施方式中，计数器141的置位端可以接入刷新激活信号REFsbact1、REFsbact2、REFsbact3或REFsbact4，计数器141的复位端可以接入重置信号RSTB；该重置信号RSTB是对刷新状态信号REFstutus进行重置时所使用的信号。计数器141的输出端与反相器142的输入端相连，反相器142的输出端输出刷新状态信号REFstutus1、REFstutus2、REFstutus3或REFstutus4。

在实际应用中，在重置信号RSTB为低电平0时，可以将输出的刷新状态信号REFstutus重置为0。在重置信号RSTB为高电平1时，如果第一与门122输出的是低电平0，那么经过计数器141和反相器142之后，输出的刷新状态信号REFstutus会是高电平1。而如果第一与门122输出的是高电平1时，此时输出的刷新状态信号REFstutus由上一次确定的值决定，且该刷新状态信号REFstutus可以在对应的第一与门122输出低电平0或者重置信号RSTB影响下发生改变。

也就是说，最终输出的刷新状态信号REFstutus可以根据刷新激活信号REFsbact来确定，如果某一个阵列被刷新过，其对应的刷新状态信号REFstutus即为高电平1。为了与其它未被刷新的阵列形成区别，还可以在单阵列刷新周期的开始，即通过重置信号RSTB对计数器141的复位端进行重置，使得所有的反相器142输出的刷新状态信号REFstutus均为低电平0；接着，将重置信号RSTB设置为高电平1，此时，只有在刷新激活信号REFsbact为低电平0时，才会改变刷新状态信号REFstutus为高电平1，也就是被刷新的阵列对应的刷新状态信号REFstutus为高电平1，未被刷新的阵列对应的刷新状态信号REFstutus为低电平0。

上述电路结构对应的是高电平有效的情况，在低电平有效的情况下，阵列刷新状态确定模块140可以只包括多个计数器141，而去掉上述的多个反相器142。其逻辑原理与上述相同，此处不再赘述。

在本公开的示例性实施方式中，计数器141可以是锁存器，例如，SR锁存器，在SR锁存器的作用下，即使重复刷新相同的阵列，计数器141也不会累加，从而无需考虑各阵列之间的刷新顺序，逻辑结构简单。

本公开的示例性实施方式提供的阵列刷新状态确定模块140，可以通过重置信号RSTB，根据实际需要对刷新激活信号REFsbact进行计数，并在阵列被刷新时，获得对应的有效的刷新状态信号REFstutus；并且在阵列被重复刷新的情况下，也不会改变上述刷新状态信号REFstutus的有效性，达到对被刷新阵列进行计数的目的。

参照图4，本公开的示例性实施方式提供的阵列刷新状态确定电路100还可以包括：重置信号产生模块160。该重置信号产生模块160可以用于根据全阵列刷新命令REFab、自刷新命令SREF(Self Refresh)、系统重置信号RST和刷新周期信号REF_1CYCLE，生成重置信号RSTB；该重置信号RSTB用于对各阵列的刷新状态进行重置。参照图3，该重置信号RSTB可以将各阵列对应的刷新状态信号REFstutus重置为低电平0。以用于重新计数，或者结束在单阵列刷新命令REFsb下的计数。

参照图5，本公开的示例性实施方式中，重置信号产生模块160可以包括：或非门161；其中，该或非门161的输入端接入全阵列刷新命令REFab、自刷新命令SREF、系统重置信号RST和刷新周期信号REF_1CYCLE，或非门921的输出端输出重置信号RSTB。也就是说，在全阵列刷新命令REFab、自刷新命令SREF、系统重置信号RST和刷新周期信号REF_1CYCLE中任一个使能的时候，都会触发重置信号RSTB。被触发的重置信号RSTB会对刷新状态信号REFstutus进行重置，并在全阵列刷新命令REFab、自刷新命令SREF、系统重置信号RST或刷新周期信号REF_1CYCLE使能时，结束对阵列的计数。

在实际应用中，全阵列刷新命令REFab、自刷新命令SREF、系统重置信号RST都是系统自动触发的，只有刷新周期信号REF_1CYCLE需要根据各阵列对应的刷新状态信号REFstutus来决定。

在本公开的示例性实施方式中，参照图6，上述的阵列刷新状态确定电路100还需要包括第二与门180，用于确定刷新周期信号REF_1CYCLE。该第二与门180的输入端接入多个反相器142的输出端，也就是接入刷新状态信号REFstutus，例如，接入图3中的刷新状态信号REFstutus1、REFstutus2、REFstutus3和REFstutus4，第二与门180的输出端输出上述的刷新周期信号REF_1CYCLE。

综上所述，本公开示例性实施方式提供的阵列刷新状态确定电路，通过刷新阵列确定模块可以产生各阵列的刷新激活状态，再根据各阵列的刷新激活状态，确定各阵列的刷新状态，从而实现被刷新阵列的标记。并且通过上述的刷新阵列确定模块和阵列刷新状态确定模块，即使重复刷新相同的阵列，也不会对刷新状态带来影响，并且无需考虑各阵列之间的刷新顺序，逻辑结构简单，可以适用于任何带有单阵列刷新命令REFsb的存储器中。

本公开示例性实施方式还提供了一种阵列刷新状态确定方法。参照图7，该阵列刷新状态确定方法具体可以包括以下步骤：

步骤S702、在单阵列刷新周期命令下，确定各阵列的刷新激活状态；

步骤S704、根据各所述阵列的所述刷新激活状态，确定各所述阵列的刷新状态。

在本公开的一些实施例中，在单阵列刷新周期命令下，确定各阵列的刷新激活状态包括：在单阵列刷新周期命令下，阵列被刷新至少一次时，输出阵列对应的刷新激活信号。

在本公开的一些实施例中，还包括：根据全阵列刷新命令、自刷新命令、系统重置信号和刷新周期信号，生成重置信号；重置信号用于对各阵列的刷新状态进行重置。

上述阵列刷新状态确定方法中各个步骤的具体细节已经在对应的阵列刷新状态确定电路中进行了详细的描述，因此此处不再赘述。

本公开示例性实施方式还提供了一种刷新电路，该刷新电路包括上述的阵列刷新状态确定电路。其中，阵列刷新状态确定电路中的具体结构形式和工作原理已经在上述实施方式中进行了详细描述，此处不再赘述。

本公开示例性实施方式还提供了一种电子设备该电子设备可以包括：多个阵列以及阵列控制单元，阵列控制单元中设置有上述的阵列刷新状态确定电路。其中，阵列刷新状态确定电路的具体结构细节已经在上述实施方式中进行了详细说明，此处不再赘述。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件程序实现时，可以全部或部分地以计算机程序产品的形式来实现。该计算机程序产品包括一个或多个计算机命令。在计算机上加载和执行计算机程序命令时，全部或部分地产生按照本公开实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机命令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可以用介质集成的服务模块、数据中心等数据存储设备。所述可用介质可以是磁性介质(例如，软盘、硬盘、磁带)，光介质(例如，DVD)、或者半导体介质(例如固态硬盘(solid state disk，SSD))等。本公开实施例中，计算机可以包括前面所述的装置。

尽管在此结合各实施例对本公开进行了描述，然而，在实施所要求保护的本公开过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理模块或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本公开进行了描述，显而易见的，在不脱离本公开的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本公开的示例性说明，且视为已覆盖本公开范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开也意图包含这些改动和变型在内。

Claims (15)

1.一种阵列刷新状态确定电路，其特征在于，包括：

刷新阵列确定模块，用于在单阵列刷新周期内，确定各阵列的刷新激活状态；

阵列刷新状态确定模块，用于根据各所述阵列的所述刷新激活状态，确定各所述阵列的刷新状态。

2.根据权利要求1所述的阵列刷新状态确定电路，其特征在于，所述刷新阵列确定模块，用于在所述单阵列刷新周期内，所述阵列被刷新至少一次时，输出所述阵列对应的刷新激活信号。

3.根据权利要求2所述的阵列刷新状态确定电路，其特征在于，所述刷新阵列确定模块包括：多个异或门和多个第一与门；其中，

各所述异或门的输入端接入预设阵列地址和被刷新阵列地址，所述异或门的输出端接入对应的所述第一与门的其中一个输入端；

所述第一与门的另一个输入端接入单阵列刷新命令，所述第一与门的输出端输出所述刷新激活信号。

4.根据权利要求3所述的阵列刷新状态确定电路，其特征在于，一个所述异或门对应一个所述第一与门。

5.根据权利要求1-4中任一项所述的阵列刷新状态确定电路，其特征在于，所述阵列刷新状态确定模块，用于根据所述刷新激活信号，确定各所述阵列的刷新状态信号。

6.根据权利要求5所述的阵列刷新状态确定电路，其特征在于，所述阵列刷新状态确定模块包括：多个计数器和多个反相器；其中，

所述计数器的置位端接入所述刷新激活信号，所述计数器的复位端接入重置信号；

所述计数器的输出端与所述反相器的输入端相连，所述反相器的输出端输出所述刷新状态信号。

7.根据权利要求6所述的阵列刷新状态确定电路，其特征在于，一个所述计数器对应一个所述反相器。

8.根据权利要求6所述的阵列刷新状态确定电路，其特征在于，还包括：

重置信号产生模块，用于根据全阵列刷新命令、自刷新命令、系统重置信号和刷新周期信号，生成重置信号；所述重置信号用于对各所述阵列的刷新状态进行重置。

9.根据权利要求8所述的阵列刷新状态确定电路，其特征在于，所述重置信号产生模块包括：或非门；其中，

所述或非门的输入端接入所述全阵列刷新命令、所述自刷新命令、所述系统重置信号和所述刷新周期信号，所述或非门的输出端输出所述重置信号。

10.根据权利要求8或9所述的阵列刷新状态确定电路，其特征在于，还包括：第二与门；其中，

所述第二与门的输入端接入多个所述反相器的输出端，所述第二与门的输出端输出所述刷新周期信号。

11.一种阵列刷新状态确定方法，其特征在于，包括：

在单阵列刷新周期命令下，确定各阵列的刷新激活状态；

根据各所述阵列的所述刷新激活状态，确定各所述阵列的刷新状态。

12.根据权利要求11所述的阵列刷新状态确定方法，其特征在于，在单阵列刷新周期命令下，确定各阵列的刷新激活状态包括：

在所述单阵列刷新周期命令下，所述阵列被刷新至少一次时，输出所述阵列对应的刷新激活信号。

13.根据权利要求11或12所述的阵列刷新状态确定方法，其特征在于，还包括：

根据全阵列刷新命令、自刷新命令、系统重置信号和刷新周期信号，生成重置信号；所述重置信号用于对各所述阵列的刷新状态进行重置。

14.一种刷新电路，其特征在于，包括如权利要求1-10中任一项所述的阵列刷新状态确定电路。

15.一种电子设备，其特征在于，包括：

多个阵列；

阵列控制单元，所述阵列控制单元中设置有如权利要求1-10中任一项所述的阵列刷新状态确定电路。

Images