CN113849434B - 多功能可配置eeprom接口控制协处理器 - Google Patents
多功能可配置eeprom接口控制协处理器 Download PDFInfo
- Publication number
- CN113849434B CN113849434B CN202111449804.6A CN202111449804A CN113849434B CN 113849434 B CN113849434 B CN 113849434B CN 202111449804 A CN202111449804 A CN 202111449804A CN 113849434 B CN113849434 B CN 113849434B
- Authority
- CN
- China
- Prior art keywords
- control
- signal
- unit
- module
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Logic Circuits (AREA)
Abstract
本发明提供一种多功能可配置EEPROM接口控制协处理器,包括:主控制模块,用于根据接收到的外部信号生成控制信号;存储器配置模块,用于根据第一控制信号生成容量配置信号;低功耗控制模块,用于根据第二控制信号生成低功耗控制信号和时钟信号;模拟电路控制模块,用于根据低功耗控制信号和第三控制信号生成钳制控制信号和电压检测控制信号;擦写时间配置模块,用于根据第四控制信号生成时间配置信号;存储器操作模块,用于根据容量配置信号、外部信号、时间配置信号和第五控制信号生成操作信号。本发明能够解决适配多种定制型EEPROM的控制和/或测试需求,提高协处理器的可适用性,降低相关功能的开发难度,减少开发人员的工作量。
Description
技术领域
本发明涉及集成电路设计技术领域,尤其涉及一种多功能可配置EEPROM接口控制协处理器。
背景技术
随着集成电路的高速发展,电子式可擦除可编程只读存储器EEPROM成为了绝大多数复杂芯片不可或缺的组成部分。但每当模拟设计工程师完成EEPROM的电路搭建后,数字设计工程师都要针对性地设计一款符合此EEPROM的接口时序控制电路,并进行各种仿真、后端、版图等工作,这无疑非常浪费时间,并且存在大量重复性工作。
发明内容
本发明提供的多功能可配置EEPROM接口控制协处理器及构建方法,用于克服现有技术中存在的上述至少一个问题,能够解决适配多种定制型EEPROM的控制和/或测试需求,提高协处理器的可适用性,降低相关功能的开发难度,减少开发人员的工作量。
本发明提供的一种多功能可配置EEPROM接口控制协处理器,包括:
主控制模块,用于根据接收到的外部信号生成控制信号;
存储器配置模块,与所述主控制模块连接,用于根据第一控制信号生成容量配置信号;
低功耗控制模块,与所述主控制模块连接,用于根据第二控制信号生成低功耗控制信号和时钟信号;
模拟电路控制模块,分别与主控制模块和所述低功耗控制模块连接,用于根据所述低功耗控制信号和第三控制信号生成钳制控制信号和电压检测控制信号;
擦写时间配置模块,与所述主控制模块连接,用于根据第四控制信号生成时间配置信号;
存储器操作模块,分别与所述主控制模块、所述存储器配置模块和所述擦写时间配置模块连接,用于根据所述容量配置信号、所述外部信号、所述时间配置信号和第五控制信号生成操作信号;
其中,所述控制信号包括所述第一控制信号至所述第五控制信号。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述主控制模块,包括:
控制状态单元,用于接收所述外部信号;
异常判断单元,与所述控制状态单元连接,用于接收所述控制状态单元发送的所述外部信号,并在接收到的所述外部信号存在异常时,控制所述第一控制单元生成所述控制信号;
第一控制单元,与所述控制状态单元连接,用于在所述异常判断单元接收到的所述外部信号存在异常时,根据接收到的所述控制状态单元发送的所述外部信号,生成所述控制信号,并将所述控制信号分别发送给所述存储器配置模块、所述低功耗控制模块、所述模拟电路控制模块、所述擦写时间配置模块和所述存储器操作模块。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述存储器配置模块,包括:
第二控制单元,与所述主控制模块连接,用于根据接收到的所述主控制模块发送的所述第一控制信号,控制页控制单元和字节控制单元生成所述容量配置信号的生成方式;
页控制单元,与所述第二控制单元连接,用于根据第一生成方式生成第一容量配置信号或根据第二生成方式生成第二容量配置信号;
字节控制单元,与所述第二控制单元连接,用于根据第一生成方式生成第三容量配置信号或根据第二生成方式生成第四容量配置信号;
其中,所述生成方式包括所述第一生成方式和所述第二生成方式;
所述第一生成方式是根据所述第一控制信号和第二外部配置信号生成所述第一容量配置信号或所述第三容量配置信号的生成方式确定的;
所述第二生成方式是根据第一预设固定值生成所述第二容量配置信号或所述第四容量配置信号的生成方式确定的;
所述容量配置信号是根据所述第一容量配置信号和所述第三容量配置信号或所述第二容量配置信号和所述第四容量配置信号确定的。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述低功耗控制模块,包括:
第三控制单元,与所述主控制模块连接,用于根据接收到的所述主控制模块发送的第二控制信号,生成所述时钟控制信号和所述低功耗控制信号;
时钟分频单元,与所述第三控制单元连接,用于根据接收到的所述第三控制单元发送的所述时钟控制信号,生成目标时钟分频数的第一时钟信号;
电荷泵时钟配置单元,与所述第三控制单元连接,用于根据接收到的所述第三控制单元发送的所述时钟控制信号,确定使用未分频的第二时钟信号或使用已分频的第三时钟信号;
门控时钟配置单元,与所述第三控制单元连接,用于根据接收到的所述第三控制单元发送的所述时钟控制信号,生成使用门控单元对所述时钟控制信号进行门控处理后的第四时钟信号,或不使用门控单元对所述时钟控制信号进行处理的第五时钟信号;
其中,所述时钟信号包括所述第一时钟信号至所述第五时钟信号。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述模拟电路控制模块,包括:
第四控制单元,分别与所述主控制模块和所述低功耗控制模块连接,用于根据所述第三控制信号和所述低功耗控制模块发送的低功耗控制信号生成所述钳制控制信号和所述电压检测控制信号;
高电压钳制单元,与所述第四控制单元连接,用于根据接收到的所述第四控制单元发送的所述钳制控制信号,确定是否对所述模拟电路控制模块进行高电压钳制;
电压检测单元,与所述第四控制单元连接,用于根据接收到的所述第四控制单元发送的所述电压检测控制信号,确定是否对所述模拟电路控制模块进行电压检测。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述擦写时间配置模块,包括:
第五控制单元,与所述主控制模块连接,用于根据接收到的所述主控制模块发送的第四控制信号,控制组合逻辑单元生成所述时间配置信号的方式;
组合逻辑单元,与所述第五控制单元连接,用于根据第一方式生成第一时间配置信号,或根据第二方式生成第二时间配置信号;
其中,所述时间配置信号包括所述第一时间配置信号和所述第二时间配置信号;
所述方式包括所述第一方式和所述第二方式;
所述第一方式是根据所述第四控制信号和第二外部配置信号生成所述第一时间配置信号的方式确定的;
所述第二方式是根据第二预设固定值生成所述第二时间配置信号的方式确定的。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述存储器操作模块,包括:
数据缓存单元,分别与所述主控制模块、所述存储器配置模块和所述擦写时间配置模块连接,用于将接收到的所述容量配置信号、所述外部信号和所述时间配置信号进行缓存,以生成缓存内容;
第六控制单元,分别与所述数据缓存单元和所述主控制模块连接,用于根据接收到所述第五控制信号、所述容量配置信号和所述时间配置信号,生成所述操作信号,并根据所述操作信号控制所述数据缓存单元将所述缓存内容发送至外部存储器,以及控制所述可复用计数单元指示可操作存储器内部区域的划分和标定操作存储器的时间节点。
本发明还提供一种多功能可配置EEPROM接口控制协处理器,所述数据缓存单元,包括:
数据电路,与所述第六控制单元连接,用于根据所述操作信号,将所述缓存内容发送至外部存储器;
容量配置电路,与所述第六控制单元连接,用于将接收到的所述数据缓存单元发送的所述容量配置信号,发送给所述第六控制单元;
时间配置电路,与所述第六控制单元连接,用于将接收到的所述数据缓存单元发送的所述时间配置信号,发送给所述第六控制单元。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述可复用计数单元,包括:
容量计数器,与所述第六控制单元连接,用于指示可操作存储器内部区域;
时间节点计数器,与所述第六控制单元连接,用于标定操作存储器的时间节点。
根据本发明提供的一种多功能可配置EEPROM接口控制协处理器,所述第一控制单元,包括:
第一控制器,用于根据外部信号生成所述控制信号;
第一计数器,用于标定操作存储器的时间节点。
本发明提供的多功能可配置EEPROM接口控制协处理器,能够解决适配多种定制型EEPROM的控制和/或测试需求,提高协处理器的可适用性,降低相关功能的开发难度,减少开发人员的工作量。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明提供的多功能可配置EEPROM接口控制协处理器的结构示意图;
图2是本发明提供的主控制模块的结构示意图;
图3是本发明提供的存储器配置模块的结构示意图;
图4是本发明提供的低功耗控制模块的结构示意图;
图5是本发明提供的模拟电路控制模块的结构示意图;
图6是本发明提供的擦写时间配置模块的结构示意图;
图7是本发明提供的存储器操作模块的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1是本发明提供的多功能可配置EEPROM接口控制协处理器的结构示意图,如图1所示,包括:
主控制模块1,用于根据接收到的外部信号生成控制信号;
存储器配置模块2,与主控制模块连接,用于根据第一控制信号生成容量配置信号;
低功耗控制模块3,与主控制模块连接,用于根据第二控制信号生成低功耗控制信号和时钟信号;
模拟电路控制模块4,分别与主控制模块和低功耗控制模块连接,用于根据低功耗控制信号和第三控制信号生成钳制控制信号和电压检测控制信号;
擦写时间配置模块5,与主控制模块连接,用于根据第四控制信号生成时间配置信号;
存储器操作模块6,分别与主控制模块、存储器配置模块和擦写时间配置模块连接,用于根据容量配置信号、外部信号、时间配置信号和第五控制信号生成操作信号;
其中,控制信号包括第一控制信号至第五控制信号。
可选地,本发明提供的多功能可配置EEPROM接口控制协处理器,该多功能可配置EEPROM接口控制协处理器,包括主控制模块1、存储器配置模块2、低功耗控制模块3、模拟电路控制模块4、擦写时间配置模块5和存储器操作模块6,其中:主控制模块1用于接收外部信号(外部数据信号和外部控制信号)和电压检测控制信号,并根据接收到的外部信号生成控制信号,分别向存储器配置模块、低功耗控制模块、模拟电路控制模块、擦写时间配置模块和存储器操作模块发送该控制信号;该控制信号具体包括向存储器配置模块发送的第一控制信号、向低功耗控制模块发送的第二控制信号、向模拟电路控制模块发送的第三控制信号、向擦写时间配置模块发送的第四控制信号和向存储器操作模块发送的第五控制信号。
存储器配置模块2接收到第一控制信号后生成容量配置信号,并向存储器操作模块6发送容量配置信号。
低功耗控制模块3接收到第二控制信号后产生低功耗控制信号和时钟信号,并将低功耗控制信号发送至模拟电路控制模块,时钟信号发送至外部存储器;
模拟电路控制模块4用于接收第一外部配置信号、第三控制信号和低功耗控制信号,接收到控制信号后根据接收到的控制信号和低功耗控制信号生成钳制控制信号,接收到外部信号后根据接收到的外第一外部配置信号生成电压检测控制信号,并将电压检测控制信号发送至主控制模块1;
擦写时间配置模块5接收到第四控制信号后产生时间配置信号,并将时间配置信号发送至存储器操作模块6;
存储器操作模块6接收到容量配置信号、第五控制控制信号和时间配置信号后生成操作信号。
本发明提供的多功能可配置EEPROM接口控制协处理器,能够解决适配多种定制型EEPROM的控制和/或测试需求,提高协处理器的可适用性,降低相关功能的开发难度,减少开发人员的工作量。
进一步地,在一个实施例中,主控制模块1,可以具体包括:
控制状态单元11,用于接收外部信号;
异常判断单元12,与控制状态单元连接,用于接收控制状态单元发送的外部信号,并在接收到的外部信号存在异常时,控制第一控制单元生成控制信号;
第一控制单元13,与控制状态单元连接,用于在异常判断单元接收到的外部信号存在异常时,根据接收到的控制状态单元发送的外部信号,生成控制信号,并将控制信号分别发送给存储器配置模块、低功耗控制模块、模拟电路控制模块、擦写时间配置模块和存储器操作模块。
进一步地,在一个实施例中,第一控制单元13,包括:
第一控制器131,用于根据外部信号生成所述控制信号;
第一计数器132,用于标定操作存储器的时间节点。
可选地,参见图2,根据本发明提供的多功能可配置EEPROM接口控制协处理器,主控制模块1包括控制状态单元11、异常判断单元12和第一控制单元13,其中:控制状态单元11接收外部信号,判断外部信号的类型并将其对应发送至第一控制单元13和异常判断单元12;
异常判断单元12判断接收到的外部信号是否异常,若存在异常,则根据异常判断单元12接收的外部信号控制第一控制单元13生成控制信号,否则,第一控制单元13根据其接收的外部信号生成控制信号;
第一控制单元13将生成的控制信号分别发送至存储器配置模块2、低功耗控制模块3、模拟电路控制模块4、擦写时间配置模块5和存储器操作模块6。
第一控制单元13可以具体包括第一控制器131和第一计数器132,第一控制器131根据外部信号生成控制信号,第一计数器132用于标定操作存储器的时间节点。
本发明提供的多功能可配置EEPROM接口控制协处理器,通过主控制模块控制整个协处理器的控制过程,以便于及时中断控制过程和更新内部控制数据,从而避免因外部存储器电压过低导致存储器出错,进而提高协处理器的可靠性和数据的准确性。
进一步地,在一个实施例中,存储器配置模块2,可以具体包括:
第二控制单元21,与主控制模块1连接,用于根据接收到的主控制模块1发送的第一控制信号,控制页控制单元22和字节控制单元23生成容量配置信号的生成方式;
页控制单元22,与第二控制单元21连接,用于根据第一生成方式生成第一容量配置信号或根据第二生成方式生成第二容量配置信号;
字节控制单元23,与第二控制单元21连接,用于根据第一生成方式生成第三容量配置信号或根据第二生成方式生成第四容量配置信号;
其中,生成方式包括第一生成方式和所述第二生成方式;
第一生成方式是根据第一控制信号和第二外部配置信号生成第一容量配置信号或第三容量配置信号的生成方式确定的;
第二生成方式是根据第一预设固定值生成第二容量配置信号或第四容量配置信号的生成方式确定的;
容量配置信号是根据第一容量配置信号和第三容量配置信号或第二容量配置信号和第四容量配置信号确定的。
可选地,参见图3,存储器配置模块2包括第二控制单元21、页控制单元22和字节控制单元23,其中:第二控制单元21,与主控制模块1连接,用于根据接收到的主控制模块1发送的第一控制信号,控制页控制单元22和字节控制单元23生成容量配置信号的生成方式,具体地:
若第一控制信号指示使用外部控制,则控制页控制单元22和字节控制单元23采用第一生成方式生成第一容量配置信号;若第一控制信号指示使用固定值,则控制页控制单元22和字节控制单元23采用第二生成方式生成第二容量配置信号;其中,第一生成方式是根据第一控制信号和第二外部配置信号生成第一容量配置信号或第三容量配置信号的生成方式确定的;第二生成方式是根据第一预设固定值生成第二容量配置信号或第四容量配置信号的生成方式确定的。
需要说明的是,页控制单元22和字节控制单元23受第二控制单元21控制以指示可操作性存储器内部区域的划分。
本发明提供的多功能可配置EEPROM接口控制协处理器,通过存储器配置模块选择适配的存储器容量,实现可配置的EEPROM接口控制协处理器,提高协处理器的适用范围。
进一步地,在一个实施例中,低功耗控制模块3,可以具体包括:
第三控制单元31,与主控制模块1连接,用于根据接收到的主控制模块1发送的第二控制信号和低功耗控制模块发送的低功耗控制信号,生成时钟控制信号和低功耗控制信号;
时钟分频单元32,与第三控制单元31连接,用于根据接收到的第三控制单元31发送的时钟控制信号,生成目标时钟分频数的第一时钟信号;
电荷泵时钟配置单元33,与第三控制单元31连接,用于根据接收到的第三控制单元31发送的时钟控制信号,确定使用未分频的第二时钟信号或使用已分频的第三时钟信号;
门控时钟配置单元34,与第三控制单元31连接,用于根据接收到的第三控制单元31发送的时钟控制信号,生成使用门控单元对时钟控制信号进行门控处理后的第四时钟信号,或不使用门控单元对时钟控制信号进行处理的第五时钟信号;
其中,时钟信号包括第一时钟信号至第五时钟信号。
可选地,参见图4,根据本发明提供的多功能可配置EEPROM接口控制协处理器,低功耗控制模块3包括第三控制单元31、时钟分频单元32、电荷泵时钟配置单元33和门控时钟配置单元34,其中:第三控制单元31在接收到主控制模块1发送的第二控制信号后,产生时钟控制信号和低功耗控制信号,并将时钟控制信号发送至时钟分频单元32、电荷泵时钟配置单元33和门控时钟配置单元34;
时钟分频单元32在接收到时钟控制信号后,将对时钟控制信号进行分析,决定产生的目标时钟分频数的时钟信号(即第一时钟信号);
电荷泵时钟配置单元33在接收到时钟控制信号后,对时钟控制信号进行分析,若时钟控制信号指示使用默认信号,则使用未分频的默认时钟信号(即第二时钟信号),若时钟控制信号指示使用分频信号,则使用已分频的分频时钟信号(即第三时钟信号);
门控时钟配置单元34在接收到时钟控制信号后,将对时钟控制信号进行分析,若时钟控制信号指示不使用门控单元,则生成不对时钟控制信号进行门控处理的第五时钟信号,若时钟控制信号指示使用门控单元,则生成对时钟信号进行门控处理的门控时钟信号(即第四时钟信号)。
本发明提供的多功能可配置EEPROM接口控制协处理器,通过在协处理器中加入低功耗方案,以降低协处理器的功耗。
进一步地,在一个实施例中,模拟电路控制模块4,可以具体包括:
第四控制单元41,分别与主控制模块1和低功耗控制模块3连接,用于根据第三控制信号和低功耗控制模块3发送的低功耗控制信号生成钳制控制信号和电压检测控制信号;
高电压钳制单元42,与第四控制单元41连接,用于根据接收到的第四控制单元41发送的钳制控制信号,确定是否对模拟电路控制模块4进行高电压钳制;
电压检测单元43,与第四控制单元41连接,用于根据接收到的第四控制单元41发送的电压检测控制信号,确定是否对模拟电路控制模块4进行电压检测。
可选地,参见图5,根据本发明提供的多功能可配置EEPROM接口控制协处理器,模拟电路控制模4包括第四控制单元41、高电压钳制单元42和电压检测单元43,其中:第四控制单元41在接收到主控制模块1发送的第三控制信号和低功耗控制模块3发送的低功耗控制信号后,对第三控制信号和低功耗控制信号进行分析,产生钳制控制信号和电压检测控制信号;
高电压钳制单元42在接收到钳制控制信号后,对钳制控制信号进行分析,决定是否对模拟电路控制模块4进行高电压钳制,若执行钳制,则发送钳制信号,若不执行钳制,则发送控制信号不对电压进行钳制;
电压检测单元43在接收到电压检测控制信号后,对电压检测控制信号进行分析,决定是否对模拟电路控制模块4进行电压检测,若进行检测,则根据检测信号产生异常信号,若不进行检测,则不产生异常信号。
本发明提供的多功能可配置EEPROM接口控制协处理器,通过在协处理器中加入电压检测方案,从而避免因外部存储器电压过低导致存储器出错。
进一步地,在一个实施例中,擦写时间配置模块5,包括:
第五控制单元51,与主控制模块1连接,用于根据接收到的主控制模块1发送的第四控制信号,控制组合逻辑单元52生成时间配置信号的方式;
组合逻辑单元52,与第五控制单元51连接,用于根据第一方式生成第一时间配置信号,或根据第二方式生成第二时间配置信号;
其中,时间配置信号包括第一时间配置信号和第二时间配置信号;
方式包括第一方式和第二方式;
第一方式是根据第四控制信号和第二外部配置信号生成第一时间配置信号的方式确定的;
第二方式是根据第二预设固定值生成第二时间配置信号的方式确定的。
可选地,参见图6,擦写时间配置模块5包括第五控制单元51和组合逻辑单元52,其中:第五控制单元51接收第四控制信号以控制组合逻辑单元52产生时间配置信号的方式;
组合逻辑单元52对接收到的第五控制单元51的控制进行分析并产生时间配置信号,若第五控制单元51控制指示使用外部配置,则根据第一方式生成第一时间配置信号;若第五控制单元51控制指示使用固定配置,则根据第二方式生成第二时间配置信号。
其中,第一方式是根据第四控制信号和第二外部配置信号生成第一时间配置信号的方式确定的;
第二方式是根据第二预设固定值生成第二时间配置信号的方式确定的。
本发明提供的多功能可配置EEPROM接口控制协处理器,通过擦写时间配置模块选择适配的时间配置方式,实现可配置的EEPROM接口控制协处理器,提高协处理器的适用范围。
进一步地,在一个实施例中,存储器操作模块6,可以具体包括:
数据缓存单元61,分别与主控制模块1、存储器配置模块2和擦写时间配置模块5连接,用于将接收到的容量配置信号、外部信号和时间配置信号进行缓存,以生成缓存内容;
第六控制单元62,与数据缓存单元61和主控制模块1连接,用于根据接收到第五控制信号、容量配置信号和时间配置信号,生成操作信号,并根据操作信号控制数据缓存单元将缓存内容发送至外部存储器,以及控制可复用计数63单元指示可操作存储器内部区域的划分和标定操作存储器的时间节点。
进一步地,在一个实施例中,数据缓存单元61,可以具体包括:
数据电路611,与第六控制单元62连接,用于根据操作信号,将缓存内容发送至外部存储器;
容量配置电路612,与第六控制单元62连接,用于将接收到的数据缓存单元61发送的容量配置信号,发送给第六控制单元62;
时间配置电路613,与第六控制单元62连接,用于将接收到的数据缓存单元61发送的时间配置信号,发送给第六控制单元62。
进一步地,在一个实施例中,可复用计数单元63,包括:
容量计数器631,与第六控制单元62连接,用于指示可操作存储器内部区域;
时间节点计数器632,与第六控制单元62连接,用于标定操作存储器的时间节点。
可选地,参考图7,存储器操作模块6包括数据缓存单元61、第六控制单元62和可复用计数单元63,其中:数据缓存单元61接收并存储外部信号、存储器配置模块2输出的容量配置信号和擦写时间配置模块5输出的时间配置信号,以生成缓存内容;
第六控制单元62接收主控制模块1输出的第五控制信号,以控制数据缓存单元61将其内部的缓存内容发送至外部存储器,并向外部存储器发送操作信号指示操作类型,以及控制可复用计数单元63指示可操作存储器内部区域的划分和标定操作存储器的时间节点。
另外,数据缓存单元61包括数据电路611、容量配置电路612和时间配置电路613,数据电路611受第六控制单元62控制以将缓存内容发送至外部存储器;
容量配置电路612将接收到的容量配置信号缓存并发送至第六控制单元62以指示可操作存储器内部区域的划分;
时间配置电路613将接收到的时间配置信号缓存并发送至第六控制单元62以标定操作存储器的时间节点。
更进一步地说,可复用计数单元63包括容量计数器631和时间节点计数器632,容量计数器631受第六控制单元62控制以指示当前可操作的存储器内部区域;
时间节点计数器632受第六控制单元62控制以指示当前操作存储器的时间节点;在协处理器未操作外部存储器时,可复用计数单元63可用于其他外部模块复用以提高电路的复用率。
本发明提供的多功能可配置EEPROM接口控制协处理器,通过主控制模块控制整个协处理器的控制过程,以便于及时中断控制过程和更新内部控制数据,从而避免因外部存储器电压过低导致存储器出错,进而提高协处理器的可靠性和数据的准确性;通过在协处理器中加入低功耗方案,以降低协处理器的功耗;通过在协处理器中预留多种可配置功能,以适配绝大多数定制性的存储器,从而进一步提高协处理器的的适用性或测试需求。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (10)
1.一种多功能可配置EEPROM接口控制协处理器,其特征在于,包括:
主控制模块,用于根据接收到的外部信号生成控制信号;
存储器配置模块,与所述主控制模块连接,用于根据第一控制信号生成容量配置信号;
低功耗控制模块,与所述主控制模块连接,用于根据第二控制信号生成低功耗控制信号和时钟信号;
模拟电路控制模块,分别与主控制模块和所述低功耗控制模块连接,用于根据所述低功耗控制信号和第三控制信号生成钳制控制信号和电压检测控制信号;
擦写时间配置模块,与所述主控制模块连接,用于根据第四控制信号生成时间配置信号;
存储器操作模块,分别与所述主控制模块、所述存储器配置模块和所述擦写时间配置模块连接,用于根据所述容量配置信号、所述外部信号、所述时间配置信号和第五控制信号生成操作信号;
其中,所述控制信号包括所述第一控制信号至所述第五控制信号。
2.根据权利要求1所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述主控制模块,包括:
控制状态单元,用于接收所述外部信号;
异常判断单元,与所述控制状态单元连接,用于接收所述控制状态单元发送的所述外部信号,并在接收到的所述外部信号存在异常时,控制第一控制单元生成所述控制信号;
第一控制单元,与所述控制状态单元连接,用于在所述异常判断单元接收到的所述外部信号存在异常时,根据接收到的所述控制状态单元发送的所述外部信号,生成所述控制信号,并将所述控制信号分别发送给所述存储器配置模块、所述低功耗控制模块、所述模拟电路控制模块、所述擦写时间配置模块和所述存储器操作模块。
3.根据权利要求1所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述存储器配置模块,包括:
第二控制单元,与所述主控制模块连接,用于根据接收到的所述主控制模块发送的所述第一控制信号,控制页控制单元和字节控制单元生成所述容量配置信号的生成方式;
页控制单元,与所述第二控制单元连接,用于根据第一生成方式生成第一容量配置信号或根据第二生成方式生成第二容量配置信号;
字节控制单元,与所述第二控制单元连接,用于根据第一生成方式生成第三容量配置信号或根据第二生成方式生成第四容量配置信号;
其中,所述生成方式包括所述第一生成方式和所述第二生成方式;
所述第一生成方式是根据所述第一控制信号和第二外部配置信号生成所述第一容量配置信号或所述第三容量配置信号的生成方式确定的;
所述第二生成方式是根据第一预设固定值生成所述第二容量配置信号或所述第四容量配置信号的生成方式确定的;
所述容量配置信号是根据所述第一容量配置信号和所述第三容量配置信号或所述第二容量配置信号和所述第四容量配置信号确定的。
4.根据权利要求1所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述低功耗控制模块,包括:
第三控制单元,与所述主控制模块连接,用于根据接收到的所述主控制模块发送的第二控制信号,生成时钟控制信号和所述低功耗控制信号;
时钟分频单元,与所述第三控制单元连接,用于根据接收到的所述第三控制单元发送的所述时钟控制信号,生成目标时钟分频数的第一时钟信号;
电荷泵时钟配置单元,与所述第三控制单元连接,用于根据接收到的所述第三控制单元发送的所述时钟控制信号,确定使用未分频的第二时钟信号或使用已分频的第三时钟信号;
门控时钟配置单元,与所述第三控制单元连接,用于根据接收到的所述第三控制单元发送的所述时钟控制信号,生成使用门控单元对所述时钟控制信号进行门控处理后的第四时钟信号,或不使用门控单元对所述时钟控制信号进行处理的第五时钟信号;
其中,所述时钟信号包括所述第一时钟信号至所述第五时钟信号。
5.根据权利要求1所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述模拟电路控制模块,包括:
第四控制单元,分别与所述主控制模块和所述低功耗控制模块连接,用于根据所述第三控制信号和所述低功耗控制模块发送的低功耗控制信号生成所述钳制控制信号和所述电压检测控制信号;
高电压钳制单元,与所述第四控制单元连接,用于根据接收到的所述第四控制单元发送的所述钳制控制信号,确定是否对所述模拟电路控制模块进行高电压钳制;
电压检测单元,与所述第四控制单元连接,用于根据接收到的所述第四控制单元发送的所述电压检测控制信号,确定是否对所述模拟电路控制模块进行电压检测。
6.根据权利要求1所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述擦写时间配置模块,包括:
第五控制单元,与所述主控制模块连接,用于根据接收到的所述主控制模块发送的第四控制信号,控制组合逻辑单元生成所述时间配置信号的方式;
组合逻辑单元,与所述第五控制单元连接,用于根据第一方式生成第一时间配置信号,或根据第二方式生成第二时间配置信号;
其中,所述时间配置信号包括所述第一时间配置信号和所述第二时间配置信号;
所述方式包括所述第一方式和所述第二方式;
所述第一方式是根据所述第四控制信号和第二外部配置信号生成所述第一时间配置信号的方式确定的;
所述第二方式是根据第二预设固定值生成所述第二时间配置信号的方式确定的。
7.根据权利要求1所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述存储器操作模块,包括:
数据缓存单元,分别与所述主控制模块、所述存储器配置模块和所述擦写时间配置模块连接,用于将接收到的所述容量配置信号、所述外部信号和所述时间配置信号进行缓存,以生成缓存内容;
第六控制单元,分别与所述数据缓存单元和所述主控制模块连接,用于根据接收到所述第五控制信号、所述容量配置信号和所述时间配置信号,生成所述操作信号,并根据所述操作信号控制所述数据缓存单元将所述缓存内容发送至外部存储器,以及控制可复用计数单元指示可操作存储器内部区域的划分和标定操作存储器的时间节点。
8.根据权利要求7所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述数据缓存单元,包括:
数据电路,与所述第六控制单元连接,用于根据所述操作信号,将所述缓存内容发送至外部存储器;
容量配置电路,与所述第六控制单元连接,用于将接收到的所述数据缓存单元发送的所述容量配置信号,发送给所述第六控制单元;
时间配置电路,与所述第六控制单元连接,用于将接收到的所述数据缓存单元发送的所述时间配置信号,发送给所述第六控制单元。
9.根据权利要求7所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述可复用计数单元,包括:
容量计数器,与所述第六控制单元连接,用于指示可操作存储器内部区域;
时间节点计数器,与所述第六控制单元连接,用于标定操作存储器的时间节点。
10.根据权利要求2所述的多功能可配置EEPROM接口控制协处理器,其特征在于,所述第一控制单元,包括:
第一控制器,用于根据外部信号生成所述控制信号;
第一计数器,用于标定操作存储器的时间节点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111449804.6A CN113849434B (zh) | 2021-12-01 | 2021-12-01 | 多功能可配置eeprom接口控制协处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111449804.6A CN113849434B (zh) | 2021-12-01 | 2021-12-01 | 多功能可配置eeprom接口控制协处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113849434A CN113849434A (zh) | 2021-12-28 |
CN113849434B true CN113849434B (zh) | 2022-02-22 |
Family
ID=78982648
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111449804.6A Active CN113849434B (zh) | 2021-12-01 | 2021-12-01 | 多功能可配置eeprom接口控制协处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113849434B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112987903A (zh) * | 2021-03-26 | 2021-06-18 | 广东曜芯科技有限公司 | SOC芯片内Flash存储器的低功耗控制装置及方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8169830B2 (en) * | 2009-09-17 | 2012-05-01 | Micron Technology, Inc. | Sensing for all bit line architecture in a memory device |
KR20130139066A (ko) * | 2012-06-12 | 2013-12-20 | 삼성전자주식회사 | 소스라인 전압 발생기를 포함하는 자기 저항 메모리 장치 |
CN105632543B (zh) * | 2014-11-21 | 2018-03-30 | 松下知识产权经营株式会社 | 具有防篡改性的非易失性存储装置及集成电路卡 |
CN206627938U (zh) * | 2016-11-23 | 2017-11-10 | 深圳市博巨兴实业发展有限公司 | 一种微控制器及其低功耗eeprom接口电路 |
JP2019057121A (ja) * | 2017-09-21 | 2019-04-11 | 東芝メモリ株式会社 | メモリシステム、メモリシステムの制御方法、及びコントローラ回路 |
CN113076218B (zh) * | 2020-07-03 | 2022-03-25 | 北京忆芯科技有限公司 | Nvm芯片读数据错误快速处理方法及其控制器 |
-
2021
- 2021-12-01 CN CN202111449804.6A patent/CN113849434B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112987903A (zh) * | 2021-03-26 | 2021-06-18 | 广东曜芯科技有限公司 | SOC芯片内Flash存储器的低功耗控制装置及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113849434A (zh) | 2021-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518787B1 (en) | Input/output architecture for efficient configuration of programmable input/output cells | |
US9377830B2 (en) | Data processing device with power management unit and portable device having the same | |
KR100993134B1 (ko) | 디버그 동안 데이터 처리 시스템을 제어하는 방법 및 장치 | |
KR100376159B1 (ko) | 동기식 페이지 모드 비휘발성 메모리 | |
CN109799870B (zh) | 一种时钟控制电路及控制方法 | |
JP2013066179A (ja) | 電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法 | |
US20080191681A1 (en) | Power supply voltage adjusting device | |
JP2002351737A (ja) | 半導体記憶装置 | |
US10732697B2 (en) | Voltage rail coupling sequencing based on upstream voltage rail coupling status | |
US11843379B2 (en) | Fractional frequency divider and flash memory controller | |
CN113849434B (zh) | 多功能可配置eeprom接口控制协处理器 | |
US6748464B2 (en) | Semiconductor device comprising CPU and peripheral circuit wherein control unit performs wait cycle control that makes peripheral circuit wait a predetermined time before responding to CPU | |
US6587956B1 (en) | Semiconductor memory apparatus with power consumption control | |
EP0729088B1 (en) | Single chip microcomputer having a plurality of timer counters | |
US20130246831A1 (en) | Selection device, selection method and information processing device | |
US20220222160A1 (en) | Data accessing method using dynamic speed adjustment with aid of thermal control unit, and associated apparatus | |
US5767694A (en) | Information processing apparatus with a mode setting circuit | |
US11886263B2 (en) | Signal re-driving device, data storage system and mode control method | |
CN111831024B (zh) | 温度控制电路、存储器存储装置及温度控制方法 | |
US7484035B2 (en) | Microcomputer with built-in flash memory | |
JP3466755B2 (ja) | 電子機器 | |
JP2003337759A (ja) | フラッシュメモリ制御装置 | |
US20100064174A1 (en) | Data processing system and debug method | |
CN114489308B (zh) | 集成电路及其系统内编程电路 | |
EP4246285A1 (en) | Semiconductor device operating modes management |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |