CN100476694C - 一种多核处理器及其变频装置和核间通信方法 - Google Patents

一种多核处理器及其变频装置和核间通信方法 Download PDF

Info

Publication number
CN100476694C
CN100476694C CNB2007101753361A CN200710175336A CN100476694C CN 100476694 C CN100476694 C CN 100476694C CN B2007101753361 A CNB2007101753361 A CN B2007101753361A CN 200710175336 A CN200710175336 A CN 200710175336A CN 100476694 C CN100476694 C CN 100476694C
Authority
CN
China
Prior art keywords
processor
frequency conversion
clock
processor core
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2007101753361A
Other languages
English (en)
Other versions
CN101135929A (zh
Inventor
张戈
胡伟武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Loongson Technology Corp Ltd
Original Assignee
Institute of Computing Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Computing Technology of CAS filed Critical Institute of Computing Technology of CAS
Priority to CNB2007101753361A priority Critical patent/CN100476694C/zh
Publication of CN101135929A publication Critical patent/CN101135929A/zh
Priority to PCT/CN2008/001424 priority patent/WO2009043225A1/zh
Priority to EP08783613.6A priority patent/EP2194442B1/en
Priority to US12/680,163 priority patent/US8392739B2/en
Priority to KR1020107008692A priority patent/KR101232344B1/ko
Priority to JP2010526128A priority patent/JP5166537B2/ja
Priority to CA2704742A priority patent/CA2704742C/en
Application granted granted Critical
Publication of CN100476694C publication Critical patent/CN100476694C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Power Sources (AREA)

Abstract

本发明公开了一种多核处理器及其变频装置和核间同步通信方法。多核处理器中每个处理器核包括一变频装置，该装置包括一多位状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一门控时钟电路。在工作时，公共原始时钟送入每个处理器核的变频装置，变频装置实时读取相应处理器核的变频系数寄存器的值以及来自其它处理器核的数据发送有效信号，通过对公共原始时钟进行门控处理，从而完成处理器核的变频功能。其实现多核处理器动态变频功能，每个处理器核可以进行独立的变频系数控制，并且处理器核之间可以保持高效的同步通信，在多核处理器中的不同处理器核上或者SOC中的不同IP模块上，达到降低处理器整体运行功耗，节省电能的目的。

Description

一种多核处理器及其变频装置和核间通信方法
技术领域
本发明涉及多处理器技术领域，特别是涉及多核处理器及其低功耗处理装置和方法技术领域，更具体地说，本发明涉及一种多核处理器及其变频装置，以及多核处理器中多个处理器间的通信方法。
背景技术
在处理器芯片的设计中，功耗已经成为继处理器性能之外的另一个重要的技术指标，无论是在通用处理器领域还是在嵌入式处理器领域，低功耗的处理器设计都有着广泛的需求和应用空间。
由于处理器功耗跟处理器的时钟频率成正比关系，因此，在处理器运行过程中根据运行程序的需要，动态地改变处理器的频率已经成为降低处理器功耗的一个有效手段。
多核处理器已经成为目前一个处理器发展的重要趋势，在多核处理器中，每个处理器核根据自身负载和要求的不同进行实时的频率调整，从而可以有效地降低功耗。
在现有技术中，有的多核处理器对所有处理器核采用同一个时钟，因此进行频率调节时只能对所有处理器核一起进行调节，但这种方式对降低整个处理器功耗的空间有限。
另一种方式是对每个处理器核采用不同的时钟，这样每个处理器核就可以根据自身的情况进行动态的频率调整，从而可以更好地节省处理器功耗。但是，由于每个处理器核采取了不同的时钟频率，因此当处理器核与处理器核之间进行数据通信时只能以异步时钟域通信的方式来解决，这样就影响了处理器核相互之间交换数据和通信的效率，降低了处理器整体的性能。
发明内容
为解决现有技术中存在的问题，本发明提供一种多核处理器及其变频装置，以及多核处理器中多个处理器间的通信方法，其在多核处理器中支持动态降低时钟频率，并保持处理器核与处理器核之间进行时钟同步通信。
为实现本发明目的而提供的一种多核处理器，包括多个处理器核，多个处理器核之间进行同步通信，每个处理器核包括一变频装置，所述变频装置包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元，其中：
所述状态转换机的输出端连接到多路选择器的数据输入端；
所述变频系数寄存器用于保存处理器核当前的变频系数，其输出端连接到多路选择器的选择输入端；
所述多输入或门一方面接收多路选择器的输出作为它的输入之一，一方面接收来自其它处理器核向该处理器核发送的数据有效位作为它的输入；
所述时钟门控电路单元一方面接收处理器核的公共原始时钟作为它的时钟输入端，另一方面接收多输入或门的输出作为它的门控使能端，对原始时钟进行控制。
所述状态转换机可以包括一多位寄存器以及相应的状态转换逻辑，所述多位寄存器的每位分别独立对应一种变频系数；所述的状态转换逻辑，根据相应的多位寄存器的值，转换为电路波形，输出相应的有效位，确定相应的变频系数。
所述时钟门控电路单元可以包括一个两输入的与门。
所述时钟门控电路单元也还可以包括一时钟下降沿采样的锁存器或寄存器。
为实现本发明目的还提供一种处理器核中的变频装置，所述变频装置包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元，其中：
所述状态转换机的输出端连接到多路选择器的数据输入端；
所述变频系数寄存器用于保存处理器核当前的变频系数，其输出端连接到多路选择器的选择输入端；
所述多输入或门一方面接收多路选择器的输出作为它的输入之一，一方面接收来自其它处理器核向该处理器核发送的数据有效位作为它的输入；
所述时钟门控电路单元一方面接收处理器核的公共原始时钟作为它的时钟输入端，另一方面接收多输入或门的输出作为它的门控使能端，对原始时钟进行控制。
所述状态转换机可以包括一多位寄存器以及相应的状态转换逻辑，所述寄存器的每位分别独立对应一种变频系数；所述的状态转换逻辑，根据相应的多位寄存器的值，转换为电路波形，输出相应的有效位，确定相应的变频系数。
所述时钟门控电路单元可以包括一个两输入的与门。
所述时钟门控电路单元也还可以包括一时钟下降沿采样的锁存器或寄存器。
为实现本发明目的还提供一种多核处理器中处理器核之间进行时钟同步的数据通信方法，多核处理器中包括多个处理器核，所述多个处理器核之间利用变频装置进行时钟同步的数据通信，所述变频装置包括：一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元，该方法包括下列步骤：
步骤A，第一处理器核向第二处理器核发送数据，其中所述数据包括一位的数据有效位以及多位的数据内容；
步骤B，第二处理器核的所述变频装置接收到第一处理器核发送的数据有效位，使得与之相连的多输入或门的输出状态变为有效，作为新的门控信号送给其时钟门控电路单元；此时门控时钟相当于不受变频系数控制器的影响，输出时钟由变频时钟变为公共原始时钟。
步骤C，第二处理器核采用所述经过改变的新的生成时钟，即恢复的公共原始时钟，对第一处理器核发送过来的数据内容进行采样，从而使得数据在第二处理器核中被及时地正确地采样，保证数据同步传输的正确性。
所述步骤A之前还可以包括下列步骤：
通过改写第一处理器核以及第二处理器核的变频装置中变频系数寄存器的值，第一处理器核和第二处理器核已经分别工作在特定的时钟频率；
所述时钟频率可以是处理器的公共原始时钟频率，或者是进行变频后的时钟频率。
所述步骤C之后还可以包括下列步骤：
第二处理器核接收完第一处理器核发来的数据后，第一处理器核的数据发送有效位变为无效，即变为0，第二处理器核的变频装置中的门控时钟重新受变频系数寄存器里所控制，因此第二处理器核的时钟重新回复到以前的变频时钟进行工作。
本发明的有益效果是：本发明的多核处理器及其变频装置，以及多核处理器中多个处理器间的通信方法，可以实现多核处理器的动态变频，处理器中每个处理器核根据自身不同的变频系数设置，可以工作在不同的时钟频率下，并且处理器核与处理器核之间进行数据通信时，可以保证数据被同步地采样，因此不需要特别的异步时钟域通信逻辑。从而使得多核处理器在保证了处理器核之间数据通信的正确性和快速性的同时合理降低处理器功耗。
附图说明
图1是本发明的多核处理器的内部每个处理器核的变频装置示意图；
图2是本发明的多核处理器内部两个需要互相通信的处理器核之间变频装置连接关系示意图；
图3是两个处在不同频率的处理器核进行通信时的工作流程图；
图4是变频装置对于不同的变频系数下的时钟输出波形图；
图5是处理器核X与处理器核Y进行数据通信时处理器核Y的输出时钟波形图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明的一种处理器及其变频装置和方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
本发明的多核处理器变频装置和方法，通过对处理器的原始生成时钟进行控制，使得每个处理器核能够以相对于原始时钟较低的时钟频率进行运行。
为了实现上述目的，本发明提供一种多核处理器，其包括一变频装置1，如图1所示的，该变频装置包括一状态转换机11，一多路选择器12，一变频系数寄存器13，一多输入或门14，以及一时钟门控电路单元15，其中：
状态转换机11包括一多位寄存器以及相应的状态转换逻辑，多位寄存器的每位分别独立对应一种变频系数。状态转换机11的输出端连接到多路选择器12的数据输入端；
所述的状态转换逻辑，根据相应的多位寄存器的值，转换为电路波形，输出相应的有效位，确定相应的变频系数。
变频系数寄存器13用于保存处理器当前的变频系数，它的输出连接到多路选择器12的选择输入端。
即多路选择器12的数据输入端连接变频装置的状态转换机11的输出端，而其选择输入端连接变频系数寄存器13的输出端。
多输入或门14一方面接收多路选择器12的输出作为它的输入之一，一方面接收来自其它处理器核向该处理器核发送的数据有效位作为它的输入，如图2所示；
所述时钟门控电路单元15一方面接收处理器的公共原始时钟作为它的时钟输入端，另一方面接收多输入或门14的输出作为它的门控使能端，对原始时钟进行控制。
时钟门控电路单元15包括一时钟下降沿采样的锁存器151或寄存器，以及一个两输入的与门152，该单元一方面接收处理器的公共原始时钟作为它的时钟输入端，另一方面接收多路选择器12的输出作为它的门控使能端，以对原始时钟进行控制，而该单元的输出即为变频后的时钟。
较佳地，该时钟门控电路单元15包括负沿锁存器151和两输入的与门152。
所述时钟门控电路单元15为集成电路设计领域中一时钟门控电路，其中负沿锁存器的作用在于避免门控信号直接传给其后的与门，从而可能生成时钟毛刺。
处理器中的变频装置，一方面工作时通过接收来自变频系数寄存器13的值，另一方面也接收来自其它处理器核向该处理器核发送数据请求的信号有效值，进而影响到该装置的时钟输出，从而完成对原始时钟的变频和数据同步功能。
所述处理器可以是多核处理器或者片上系统(System on a Chip，SOC)。
本发明还提供一种多核处理器中处理器核与处理器核之间进行时钟同步的数据通信方法。
在本发明实施例中，以多核处理器中两个处理器核X，Y为例，说明本发明的处理器核之间进行时钟同步的数据通信方法，但应当说明的是，本发明的处理器核之间进行时钟同步的数据通信方法，同样适用于两个以上处理器核的情况。
如图3所示，并结合图4、图5，对本发明的不同时钟频率的处理器核间通信过程进行详细描述，该方法包括下列步骤：
步骤S100，以处理器核X准备向处理器核Y发送数据为例，处理器核X和Y首先分别工作在一时钟频率；
该时钟频率可以是原始时钟频率，也可以是变频后的时钟频率，其中变频后的时钟频率由变频系数寄存器13中的值来控制。
作为一种可实施的方式，在本发明实施例中，变频装置中的变频系数寄存器13可指示9种变频系数，分别代表变频时钟以原始时钟的0/8倍速(即无时钟)，1/8倍速，2/8倍速，3/8倍速，4/8倍速，5/8倍速，6/8倍速，7/8，8/8倍速(即原始时钟不变频)运行。图4表示了不同变频系数下所对应的时钟输出波形图。从图4中可以看出，在i/8的变频系数下(i＝0、1、2、3、4、5、6、7、8)，在每8个原始时钟周期的时间内，新的变频时钟中只输出了i个时钟上升沿，因此相当于时钟频率变为原始的i/8，处理器的平均运行速率也由此变为原来的i/8，而根据处理器功耗跟处理器频率成简单正比的关系，处理器功耗也由此变为原来的i/8。
在本发明实施例中，如处理器的公共原始时钟频率为f，处理器核X运行在(6/8)*f的频率下，处理器核Y运行在(2/8)*f的频率下，X和Y的时钟波形如图5中第一阶段所示。
步骤S200，处理器核X向处理器核Y发送一个数据，其中所述数据包括一位的数据有效位以及多位的数据内容；
步骤S300，处理器核Y的变频装置首先接收到处理器核X发送的数据有效位；
步骤S400，根据数据有效位，变频装置中与之相连的多输入或门14的输出状态变为1，即输出状态有效；
步骤S500，将多输入或门14的输出作为新的门控信号送给时钟门控电路，此时门控时钟相当于不受变频系数的影响，输出时钟变为原始的公共原始时钟。此时Y的时钟如图5中第二阶段所示波形。
步骤S600，处理核Y采用所述经过改变的新的生成时钟，对处理器核X发送过来的数据内容进行采样，使得数据在处理器核Y中被及时正确地采样并发送到处理器核Y的接收寄存器21，保证数据同步传输的正确性。
步骤S700，处理器核Y接收完处理器核X发来的数据，X的数据发送有效位变为无效，即变为0，处理器核Y的变频装置中的门控时钟重新受变频系数寄存器13所控制，因此Y的时钟重新回复到以前的变频时钟进行工作。此时Y的时钟波形如图5中第三阶段所示。
如图5所示，当时钟频率为(6/8)*f的处理器核X向时钟频率为(2/8)*f的处理器核Y连续三次发送数据，因此数据有效位也连续三个时钟周期都为1，而在X发出数据有效信号随后的三个时钟周期里，处理器核Y的后续时钟也自动从(2/8)*f的较低频率提升到每拍都连续有效的时钟频率，从而保证了处理器核X发送的数据能够在处理器核Y中被及时地同步采样，保证了传输过程的性能和正确性不受时钟变频的影响。
本发明的多核处理器变频装置和其方法，能够克服现有技术中已有的多核处理器时钟变频方法的缺陷，并且简单易用，使处理器能够根据任务负载情况动态地对每个处理器核的运行频率进行控制，并同时保证处理器核之间高效地通信，从而达到降低多核处理器功耗并保证性能的效果。而且，本发明的多核处理器变频装置，实现简单，对时钟的变频控制只需采用一般的数字逻辑电路即可完成，简单易用。
通过以上结合附图对本发明具体实施例的描述，本发明的其它方面及特征对本领域的技术人员而言是显而易见的。
以上对本发明的具体实施例进行了描述和说明，这些实施例应被认为其只是示例性的，并不用于对本发明进行限制，本发明应根据所附的权利要求进行解释。

Claims (12)

1、一种多核处理器，包括多个处理器核，多个处理器核之间进行同步通信，其特征在于，所述每个处理器核包括一变频装置，所述变频装置包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元，其中：
所述状态转换机的输出端连接到所述多路选择器的数据输入端；
所述变频系数寄存器用于保存所述处理器核当前的变频系数，其输出端连接到所述多路选择器的选择输入端；
所述多输入或门接收所述多路选择器的输出作为它的输入之一，并接收来自其它处理器核向所述处理器核发送的数据有效位作为它的输入；
所述时钟门控电路单元接收所述处理器核的公共原始时钟作为它的时钟输入端，并接收所述多输入或门的输出作为它的门控使能端，对原始时钟进行控制。
2、根据权利要求1所述的多核处理器，所述状态转换机包括一多位寄存器以及相应的状态转换逻辑，所述多位寄存器的每位分别独立对应一种变频系数；所述的状态转换逻辑，根据相应的多位寄存器的值，转换为电路波形，输出相应的有效位，确定相应的变频系数。
3、根据权利要求1所述的多核处理器，所述时钟门控电路单元包括一个两输入的与门。
4、根据权利要求1所述的多核处理器，所述时钟门控电路单元还包括一时钟下降沿采样的锁存器或寄存器。
5、一种处理器核中的变频装置，其特征在于，包括一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元，其中：
所述状态转换机的输出端连接到所述多路选择器的数据输入端；
所述变频系数寄存器用于保存所述处理器核当前的变频系数，其输出端连接到所述多路选择器的选择输入端；
所述多输入或门接收多路选择器的输出作为它的输入之一，并接收来自其它处理器核向所述处理器核发送的数据有效位作为它的输入；
所述时钟门控电路单元接收所述处理器核的公共原始时钟作为它的时钟输入端，并接收所述多输入或门的输出作为它的门控使能端，对原始时钟进行控制。
6、根据权利要求5所述的变频装置，其特征在于，所述状态转换机包括一多位寄存器以及相应的状态转换逻辑，所述多位寄存器的每位分别独立对应一种变频系数；所述的状态转换逻辑，根据相应的多位寄存器的值，转换为电路波形，输出相应的有效位，确定相应的变频系数。
7、根据权利要求5所述的变频装置，其特征在于，所述时钟门控电路单元包括一个两输入的与门。
8、根据权利要求5所述的变频装置，其特征在于，所述时钟门控电路单元还包括一时钟下降沿采样的锁存器或寄存器。
9、一种多核处理器中处理器核之间进行时钟同步的数据通信方法，多核处理器中包括多个处理器核，所述多个处理器核之间利用变频装置进行时钟同步的数据通信，所述变频装置包括：一状态转换机，一多路选择器，一变频系数寄存器，一多输入或门，以及一时钟门控电路单元，该方法包括下列步骤：
步骤A，第一处理器核向第二处理器核发送数据，所述数据包括一位的数据有效位以及多位的数据内容；
步骤B，第二处理器核的所述变频装置接收到第一处理器核发送的数据有效位，将与所述变频装置相连的多输入或门的输出状态变为有效，作为新的门控信号送给其时钟门控电路单元，其输出时钟由变频时钟变为公共原始时钟；
步骤C，第二处理器核采用所述公共原始时钟，对第一处理器核发送过来的数据内容进行采样。
10、根据权利要求9所述的数据通信方法，其特征在于，所述步骤A之前还包括下列步骤：
通过改写第一处理器核以及第二处理器核的变频装置中变频系数寄存器的值，第一处理器核和第二处理器核分别工作在设定的时钟频率。
11、根据权利要求10所述的数据通信方法，其特征在于，所述时钟频率是处理器的公共原始时钟频率，或者是进行变频后的时钟频率。
12、根据权利要求9所述的数据通信方法，其特征在于，所述步骤C之后还包括下列步骤：
第二处理器核接收完第一处理器核发来的数据后，第一处理器核的数据发送有效位变为无效，第二处理器核的变频装置中的门控时钟电路重新受变频系数寄存器里所控制。
CNB2007101753361A 2007-09-28 2007-09-28 一种多核处理器及其变频装置和核间通信方法 Active CN100476694C (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CNB2007101753361A CN100476694C (zh) 2007-09-28 2007-09-28 一种多核处理器及其变频装置和核间通信方法
PCT/CN2008/001424 WO2009043225A1 (fr) 2007-09-28 2008-08-05 Processeur multicoeur, son convertisseur de fréquence, et procédé permettant de communiquer des données entre les coeurs
EP08783613.6A EP2194442B1 (en) 2007-09-28 2008-08-05 A multi-core processor and a method of data communication between the cores
US12/680,163 US8392739B2 (en) 2007-09-28 2008-08-05 Multi-core processor, its frequency conversion device and a method of data communication between the cores
KR1020107008692A KR101232344B1 (ko) 2007-09-28 2008-08-05 멀티 코어 프로세서, 그 주파수 변환 장치 및 코어간 통신 방법
JP2010526128A JP5166537B2 (ja) 2007-09-28 2008-08-05 マルチコアプロセッサ、周波数変換装置およびコアの間のデータ通信方法
CA2704742A CA2704742C (en) 2007-09-28 2008-08-05 A multi-core processor, its frequency conversion device and a method of data communication between the cores

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2007101753361A CN100476694C (zh) 2007-09-28 2007-09-28 一种多核处理器及其变频装置和核间通信方法

Publications (2)

Publication Number Publication Date
CN101135929A CN101135929A (zh) 2008-03-05
CN100476694C true CN100476694C (zh) 2009-04-08

Family

ID=39160047

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2007101753361A Active CN100476694C (zh) 2007-09-28 2007-09-28 一种多核处理器及其变频装置和核间通信方法

Country Status (7)

Country Link
US (1) US8392739B2 (zh)
EP (1) EP2194442B1 (zh)
JP (1) JP5166537B2 (zh)
KR (1) KR101232344B1 (zh)
CN (1) CN100476694C (zh)
CA (1) CA2704742C (zh)
WO (1) WO2009043225A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011693A (zh) * 2011-12-21 2014-08-27 英特尔公司 设置基于i/o带宽的处理器频率层的装置和方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100476694C (zh) * 2007-09-28 2009-04-08 中国科学院计算技术研究所 一种多核处理器及其变频装置和核间通信方法
US8700943B2 (en) * 2009-12-22 2014-04-15 Intel Corporation Controlling time stamp counter (TSC) offsets for mulitple cores and threads
CN101908034B (zh) * 2010-06-28 2012-05-23 中国科学院计算技术研究所 众核处理器片上同步方法和其系统
US8935511B2 (en) 2010-10-11 2015-01-13 International Business Machines Corporation Determining processor offsets to synchronize processor time values
US8972707B2 (en) 2010-12-22 2015-03-03 Via Technologies, Inc. Multi-core processor with core selectively disabled by kill instruction of system software and resettable only via external pin
US9460038B2 (en) 2010-12-22 2016-10-04 Via Technologies, Inc. Multi-core microprocessor internal bypass bus
US8631256B2 (en) * 2010-12-22 2014-01-14 Via Technologies, Inc. Distributed management of a shared power source to a multi-core microprocessor
CN102253708B (zh) * 2011-08-01 2013-12-04 北京科技大学 一种微处理器硬件多线程动态变频控制装置及其应用方法
US8415981B2 (en) * 2011-08-15 2013-04-09 Mediatek Singapore Pte. Ltd. Integrated circuit device, synchronisation module, electronic device and method therefor
CN103092570A (zh) * 2011-10-31 2013-05-08 佑华微电子股份有限公司 平行处理来自单一程序存储器的单芯片双核心微处理器架构
US8666331B2 (en) 2012-02-09 2014-03-04 Broadcom Corporation Cascading baseband processors
CN102841673B (zh) * 2012-07-17 2015-12-02 福州瑞芯微电子有限公司 一种静态变频cpu的频率自动稳定切换电路
US9471088B2 (en) 2013-06-25 2016-10-18 Intel Corporation Restricting clock signal delivery in a processor
US9377836B2 (en) 2013-07-26 2016-06-28 Intel Corporation Restricting clock signal delivery based on activity in a processor
US9471132B2 (en) * 2013-09-27 2016-10-18 Intel Corporation Techniques for putting platform subsystems into a lower power state in parallel
KR101844809B1 (ko) 2013-09-30 2018-04-03 인텔 코포레이션 클록 게이팅 제어를 위한 조기의 웨이크-경고
US9317639B1 (en) * 2014-10-27 2016-04-19 Freescale Semiconductor, Inc. System for reducing power consumption of integrated circuit
CN105760342A (zh) * 2014-12-18 2016-07-13 联芯科技有限公司 多核处理器工作状态控制方法及装置
CN104933009A (zh) * 2015-04-29 2015-09-23 中国人民解放军国防科学技术大学 一种用于多核dsp间的片上通信方法及数据通信装置
US10120408B2 (en) 2015-09-30 2018-11-06 Texas Instruments Incorporated Event controlled clock switching
CN106681472B (zh) * 2016-10-20 2019-08-23 南方电网科学研究院有限责任公司 异构多核处理器功耗控制装置及其功耗控制方法
CN106774808B (zh) * 2016-12-22 2019-11-26 杭州朔天科技有限公司 一种异构多核芯片的多级低功耗管理单元及其方法
DE112017006568T5 (de) * 2017-02-24 2019-10-10 Intel Corporation Auslegung einer Basistaktfrequenz eines Prozessors auf der Basis von Nutzungsparametern
CN107992391B (zh) * 2017-11-13 2021-03-02 瑞芯微电子股份有限公司 一种多核处理器变频的方法和装置
CN113497619B (zh) * 2020-04-03 2024-01-26 龙芯中科技术股份有限公司 触发器电路、控制电路及芯片
CN114756085A (zh) * 2020-08-25 2022-07-15 美商新思科技有限公司 用于现场可编程门阵列（fpga）综合的形式化门控时钟转换
CN112416055A (zh) * 2020-11-20 2021-02-26 海光信息技术股份有限公司 多核cpu的时钟管理方法、装置、电子设备及存储介质
KR20220145004A (ko) 2021-04-21 2022-10-28 삼성전자주식회사 클록 관리 회로 및 이를 포함하는 멀티-코어 시스템

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07141054A (ja) 1993-11-15 1995-06-02 Nec Eng Ltd クロック周波数可変方式
JPH0816544A (ja) 1994-06-27 1996-01-19 Mitsubishi Denki Semiconductor Software Kk シングルチップマイクロコンピュータ
CN1639668A (zh) * 2002-03-04 2005-07-13 索尼株式会社 信息处理设备和方法
CN1661512A (zh) * 2004-02-24 2005-08-31 中国科学院计算技术研究所 一种soc架构下的处理器核动态变频装置和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56140459A (en) * 1980-04-04 1981-11-02 Hitachi Ltd Data processing system
JPH07141307A (ja) * 1993-11-12 1995-06-02 Fuji Electric Co Ltd マルチプロセッサシステムの同期化回路
US5841988A (en) * 1996-05-23 1998-11-24 Lsi Logic Corporation Interprocessor communications data transfer and error detection in a multiprocessing environment
US5794019A (en) * 1997-01-22 1998-08-11 International Business Machines Corp. Processor with free running clock with momentary synchronization to subsystem clock during data transfers
JP3906015B2 (ja) * 2000-07-12 2007-04-18 株式会社東芝 クロック周波数切り替え機能を有するｌｓｉ、計算機システム及びクロック周波数切り替え方法
JP2002269026A (ja) * 2001-03-09 2002-09-20 Matsushita Electric Ind Co Ltd マイクロコンピュータ装置
US6963986B1 (en) * 2002-06-21 2005-11-08 Cypress Semiconductor Corp. Device enumeration current reduction
JP2004213571A (ja) * 2003-01-08 2004-07-29 Sony Corp クロック制御装置、マイクロプロセッサ、電子機器及びクロック制御方法、並びにクロック制御プログラム
KR101199378B1 (ko) * 2005-12-30 2012-11-09 엘지전자 주식회사 다중코어를 구비한 시스템에 적용되는 서브시스템 간액세스 장치 및 방법
CN100476694C (zh) * 2007-09-28 2009-04-08 中国科学院计算技术研究所 一种多核处理器及其变频装置和核间通信方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07141054A (ja) 1993-11-15 1995-06-02 Nec Eng Ltd クロック周波数可変方式
JPH0816544A (ja) 1994-06-27 1996-01-19 Mitsubishi Denki Semiconductor Software Kk シングルチップマイクロコンピュータ
CN1639668A (zh) * 2002-03-04 2005-07-13 索尼株式会社 信息处理设备和方法
CN1661512A (zh) * 2004-02-24 2005-08-31 中国科学院计算技术研究所 一种soc架构下的处理器核动态变频装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104011693A (zh) * 2011-12-21 2014-08-27 英特尔公司 设置基于i/o带宽的处理器频率层的装置和方法
CN104011693B (zh) * 2011-12-21 2017-09-12 英特尔公司 设置基于i/o带宽的处理器频率层的装置和方法

Also Published As

Publication number Publication date
US8392739B2 (en) 2013-03-05
CN101135929A (zh) 2008-03-05
US20100235672A1 (en) 2010-09-16
CA2704742C (en) 2014-01-21
CA2704742A1 (en) 2009-04-09
KR101232344B1 (ko) 2013-02-13
JP5166537B2 (ja) 2013-03-21
KR20100059994A (ko) 2010-06-04
JP2011501836A (ja) 2011-01-13
EP2194442A4 (en) 2011-06-08
WO2009043225A1 (fr) 2009-04-09
EP2194442B1 (en) 2016-09-07
EP2194442A1 (en) 2010-06-09

Similar Documents

Publication Publication Date Title
CN100476694C (zh) 一种多核处理器及其变频装置和核间通信方法
CN103198043B (zh) 一种改进的AHB to APB总线桥及其控制方法
CN104122851B (zh) 一种多通道大动态范围的数据采集系统
CN101482856B (zh) 基于现场可编程门阵列的串并行协议转换装置
US20040164765A1 (en) Logic circuit module having power consumption control interface and a recording medium storing the module
CN101101504A (zh) 一种处理器及其降频装置和方法
CN109307833A (zh) 芯片测试装置及芯片测试方法
CN106294239A (zh) 一种外围总线apb总线桥
CN108255754B (zh) 一种兼容i2c的i3c主设备、i3c主从设备通信系统及方法
CN101387896B (zh) Soc中实现片上主系统唤醒和睡眠功能的方法和装置
CN108170617A (zh) 一种i3c设备及通信方法
Jalier et al. Heterogeneous vs homogeneous MPSoC approaches for a mobile LTE modem
CN115098412B (zh) 外设访问控制器、数据访问装置及对应方法、介质和芯片
CN104570855A (zh) 一种基于fpga的数据采集系统及方法
CN103678078B (zh) 一种调试系统及方法
CN106095722A (zh) 一种应用于片上网络的虚通道低功耗电路
US20070198762A1 (en) A bus interface converter capable of converting amba ahb bus protocol into i960-like bus protocol
CN105702009A (zh) 一种支持多类型传感网络同时接入的智能抄表网关
CN201909847U (zh) 基于vxi接口的双通道数字信号采集装置
CN103150952B (zh) 可重构的eda实验平台
CN211653643U (zh) 一种接口转换电路、芯片以及电子设备
CN109002416A (zh) 一种支持芯片低功耗调试的仿真器及方法
WO2014127674A1 (zh) 一种支持dvfs的总线数据信号传输的方法及装置
CN201966900U (zh) 基带片上系统芯片和对讲机
Lei et al. Design and implementation of DMA transfers in WISHBONE interface

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Assignee: Beijing Loongson Zhongke Technology Service Center Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract fulfillment period: 2009.12.16 to 2028.12.31

Contract record no.: 2010990000062

Denomination of invention: Multicore processor, frequency conversion device thereof and communication method between cores

Granted publication date: 20090408

License type: exclusive license

Record date: 20100128

LIC Patent licence contract for exploitation submitted for record

Free format text: EXCLUSIVE LICENSE; TIME LIMIT OF IMPLEMENTING CONTACT: 2009.12.16 TO 2028.12.31; CHANGE OF CONTRACT

Name of requester: BEIJING LOONGSON TECHNOLOGY SERVICE CENTER CO., LT

Effective date: 20100128

EC01 Cancellation of recordation of patent licensing contract

Assignee: Longxin Zhongke Technology Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2010990000062

Date of cancellation: 20141231

EM01 Change of recordation of patent licensing contract

Change date: 20141231

Contract record no.: 2010990000062

Assignee after: Longxin Zhongke Technology Co., Ltd.

Assignee before: Beijing Loongson Zhongke Technology Service Center Co., Ltd.

LICC Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20080305

Assignee: Longxin Zhongke Technology Co., Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Denomination of invention: Multicore processor, frequency conversion device thereof and communication method between cores

Granted publication date: 20090408

License type: Common License

Record date: 20150211

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200819

Address after: 100095, Beijing, Zhongguancun Haidian District environmental science and technology demonstration park, Liuzhou Industrial Park, No. 2 building

Patentee after: LOONGSON TECHNOLOGY Corp.,Ltd.

Address before: 100080 Haidian District, Zhongguancun Academy of Sciences, South Road, No. 6, No.

Patentee before: Institute of Computing Technology, Chinese Academy of Sciences

EC01 Cancellation of recordation of patent licensing contract
EC01 Cancellation of recordation of patent licensing contract

Assignee: LOONGSON TECHNOLOGY Corp.,Ltd.

Assignor: Institute of Computing Technology, Chinese Academy of Sciences

Contract record no.: 2015990000066

Date of cancellation: 20200928

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee after: Loongson Zhongke Technology Co.,Ltd.

Address before: 100095 Building 2, Longxin Industrial Park, Zhongguancun environmental protection technology demonstration park, Haidian District, Beijing

Patentee before: LOONGSON TECHNOLOGY Corp.,Ltd.