CN1661512A - 一种soc架构下的处理器核动态变频装置和方法 - Google Patents
一种soc架构下的处理器核动态变频装置和方法 Download PDFInfo
- Publication number
- CN1661512A CN1661512A CN 200410004593 CN200410004593A CN1661512A CN 1661512 A CN1661512 A CN 1661512A CN 200410004593 CN200410004593 CN 200410004593 CN 200410004593 A CN200410004593 A CN 200410004593A CN 1661512 A CN1661512 A CN 1661512A
- Authority
- CN
- China
- Prior art keywords
- phaselocked loop
- frequency conversion
- clock
- processor core
- auxiliary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种SOC架构下的处理器核动态变频装置和方法，该变频装置包括处理器核和为处理器核提供时钟信号的主锁相环和辅助锁相环，用于存储变频系数的变频寄存器与主锁相环连接，时钟切换电路切换主锁相环和辅助锁相环输出的时钟信号，并将主锁相环和辅助锁相环输出的时钟信号中的一个提供给处理器核。时钟切换电路包括一变频标记输入端，该输入端接收变频标记信号。采用本发明的变频装置和方法可以实现处理器核的动态变频，根据变频寄存器中不同的变频系数，该变频装置可以为处理器核提供多种频率的时钟总线，并且实现动态切换，以供系统在不同的负载下使用，达到系统合理利用功耗、节省电能的目的。
Description
技术领域
本发明涉及CPU/SOC领域，更具体地说，本发明涉及在SOC架构下的处理器核动态变频技术。
背景技术
在嵌入式应用领域，人们已将功耗和成本放在了比较重要的位置，市场对处理器的主频可控性提出了强烈需求，尤其在功耗需要严格控制的场合。
在现有技术中，处理器的主频是由一个锁相环(PLL)提供时钟信号的。传统的处理器变频通常有两种方式，第一种方式是由套片组在初始化阶段通过码流(两个串行位)来配置锁相环PLL选频，如R4000系列；另一种方式是在处理器上增加引脚，由跳线来选择PLL频率，如龙芯CPU系列。这两种方式均在静态状态下进行配置，一旦改频，需要重新启动系统，缺乏灵活性。而且，选频范围(往往只有4种可选)有限，对系统功耗管理存在明显不足。
在嵌入式应用领域，如PDA、税控机、游戏机和eBOOK等，处理器承担的工作负载有时过重(饱和)，有时过轻(饥饿)。在现有技术中，即使当处理器负载过轻，处理器也是全速运行。这样显然是不经济的。
处理器在传统上是不受自身指令控制的，而处理器核(分软核、硬核)是SOC芯片中的一个核，当然是最重要的，一般继承处理器技术而面向特定总线架构而设计，对功耗要求较高。
因此，就需要有一种变频装置，能够在动态情况下实现对处理器核的变频，使得处理器核能在多种主频下运行。这样，就允许在系统负载重的情况下选择高频运行，在系统负载轻的情况下选择低频运行。
发明内容
本发明的主要目的为SOC架构下的处理器核提供一种变频的装置和方法，能够在动态情况下实现对处理器核的变频，使得处理器核能在多种主频下运行。
为了实现上述目的，本发明提供一种SOC架构下的处理器核动态变频装置，包括处理器核和一个为处理器核提供时钟信号的主锁相环，还包括：
一个辅助锁相环，用于向处理器核提供时钟信号；
一个时钟切换电路，该电路切换主锁相环和辅助锁相环输出的时钟信号，并将主锁相环和辅助锁相环输出的时钟信号中的一个提供给处理器核；
一个与主锁相环连接的变频寄存器，用于存储变频系数。
其中，所述时钟切换电路包括一变频标记输入端，该输入端接收变频标记信号，该变频标记信号控制时钟切换电路对主锁相环和辅助锁相环输出的时钟信号进行切换。
所述辅助锁相环复用SOC上用于产生外围部件的时钟的锁相环。
本发明还提供一种SOC架构下的处理器核动态变频方法，包括步骤：
1)发送一变频标记信号至切换电路；
2)切换电路将时钟总线从主锁相环切换至辅助锁相环；
3)更新变频寄存器中的变频系数；
4)变频标记信号发生电位变化；
5)切换电路将时钟总线从辅助锁相环切换回主锁相环。
其中，在步骤2)中，切换电路首先将主锁相环提供的时钟总线切断，然后接通辅助锁相环提供的时钟总线。在步骤5)中，切换电路首先将辅助锁相环提供的时钟总线切断，然后接通主锁相环提供的时钟总线。
采用本发明的变频装置和方法可以实现处理器核的动态变频，根据变频寄存器中不同的变频系数，该变频装置可以为处理器核提供多种频率的时钟总线，并且实现动态切换，以供系统在不同的负载下使用，达到系统合理利用功耗、节省电能的目的。
附图说明
图1是本发明的处理器核动态变频装置图；
图2是本发明的处理器核动态变频装置的工作流程图；
图3是将时钟信号从CPU_clk切换到AUX_clk波形图；
图4是将时钟信号从AUX_clk切换回CPU_clk波形；
具体实施方式
下面结合附图和具体实施方式对本发明作进一步详细描述。
如图1所示的本发明的变频装置，主PLL和辅助PLL通过一个切换电路为处理器核提供时钟信号。切换电路具有一个输入端，该输入端用于接收变频标记信号Tag。变频标记信号Tag控制切换电路在主PLL和辅助PLL提供的时钟信号之间进行切换，使得切换电路在某一时刻只将主PLL和辅助PLL中一个的时钟信号提供给处理器核，这种切换电路的实现对本领域的一般技术人员来说是显而易见的。一个变频寄存器与主PLL相连，其中存储有变频系数Cpupll。主PLL根据该变频系数Cpupll调整其输出的时钟信号的频率，例如在后述的实施例中，变频系数Cpupll在变频前后由8变为21，主PLL的输出频率在变频前后相应地发生变化。
具体的变频流程如图2所示，并结合图3和图4的波形图。在图3和图4中，Cpupll为变频系数，Tag为变频标记信号，CPU_clk为主PLL提供的时钟信号，AUX_clk为辅助PLL提供的时钟信号，CPUclk为经切换电路后最终提供给处理器核的时钟信号。
在图2的步骤101中，处理器核通常运行于主PLL提供的时钟频率，即图3和图4中的CPU_clk，此时，变频系数Cpupll为8。在图3和图4可看出，由于主PLL提供的时钟信号CPU_clk是经切换电路后提供给处理器核的，因此处理器核最终运行的时钟信号CPUclk要比CPU_clk稍微延迟。
在步骤102中，切换电路接收到一个变频标记信号，该变频标记信号表示在随后的步骤中将要进行时钟总线的切换并且对主PLL进行变频。例如，在图3中，变频标记信号Tag发生一个电位变化，从低电位跳到高电位，或者说从“0”变化到“1”。在步骤103中，当变频标记Tag为“1”时，经过CPU_clk时钟的两个时钟同步后，切换电路将处理器核的时钟总线从CPU_clk切换到AUX_clk。为了使得切换时钟总线后输出的时钟信号CPUclk不产生尖脉冲，保证切换的平稳进行，确保处理器核正常运行，首先将CPU_clk到CPUclk切断，然后将AUX_clk连通CPUclk，从而保证脉冲的完整性。
在步骤104中，处理器核平稳运行于辅助PLL提供的时钟AUX_clk，如图3所示。
在步骤105中，将新的变频系数Cpupll存储于变频存储器，例如在图3中，Cpupll由8变为21。
在步骤106中，主PLL根据新的变频系数Cpupll输出变频后的时钟信号，这一过程一般需要10个指令周期的时间段来平稳(与所选的锁相环PLL有关)，如图3所示。
在步骤107中，变频标记信号再次发生电位变化，该变化表示随后的步骤中将要将处理器核的时钟总线从辅助PLL的AUX_clk切换回主PLL的CPU_clk。例如在图4中，变频标记信号Tag从高电位跳到低电位，或者说从“1”变化到“0”。
在步骤108中，在变频标记Tag变为“0”时，经过两个时钟同步后，切换电路将处理器核的时钟总线从AUX_clk切换回到CPU_clk，为了使得切换时钟总线后输出的时钟信号CPUclk不产生尖脉冲，保证切换的平稳进行，确保处理器核正常运行，首先将AUX_clk到CPUclk切断，然后将CPU_clk连通CPUclk，从而保证脉冲的完整性，变频结束。
在图1所示的本发明的装置中，处理器核、主PLL是常规的部件，本发明通过一个辅助PLL来提供变频的过渡过程，以便在处理器核的工作过程中实现其动态变频。对于辅助PLL，可以提供一个独立的PLL电路来实现，但对于SOC来说，往往具有一个用于产生外围部件的时钟的PLL，本发明中的辅助PLL可以复用该PLL来实现动态变频。
采用本发明的变频装置后，当系统负载发生变化时，可以通过向变频装置发送变频标记信号Tag以及更新变频寄存器中的变频系数来实现处理器核的动态变频。
SOC动态变频工作可以在BIOS中设置，也可以在任务(或进程)调度时采用，更大的好处是系统自动侦测负载，后台处理变频工作，系统合理利用功耗，达到节省电能的目的。
Claims (5)
1、一种SOC架构下的处理器核动态变频装置，包括处理器核和一个为处理器核提供时钟信号的主锁相环，其特征在于，还包括：
一个辅助锁相环，用于向处理器核提供时钟信号；
一个时钟切换电路，该电路切换主锁相环和辅助锁相环输出的时钟信号，并将主锁相环和辅助锁相环输出的时钟信号中的一个提供给处理器核；
一个与主锁相环连接的变频寄存器，用于存储变频系数。
其中，所述时钟切换电路包括一变频标记输入端，该输入端接收变频标记信号，该变频标记信号控制时钟切换电路对主锁相环和辅助锁相环输出的时钟信号进行切换。
2、根据权利要求1所述的SOC架构下的处理器核动态变频装置，其特征在于，所述辅助锁相环复用SOC上用于产生外围部件的时钟的锁相环。
3、一种SOC架构下的处理器核动态变频方法，包括步骤：
1)发送一变频标记信号至切换电路；
2)切换电路将时钟总线从主锁相环切换至辅助锁相环；
3)更新变频寄存器中的变频系数；
4)变频标记信号发生电位变化；
5)切换电路将时钟总线从辅助锁相环切换回主锁相环。
4、根据权利要求3所述的SOC架构下的处理器核动态变频方法，其特征在于，步骤2)中，切换电路首先将主锁相环提供的时钟总线切断，然后接通辅助锁相环提供的时钟总线。
5、根据权利要求3所述的SOC架构下的处理器核动态变频方法，其特征在于，步骤5)中，切换电路首先将辅助锁相环提供的时钟总线切断，然后接通主锁相环提供的时钟总线。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100045935A CN100361040C (zh) | 2004-02-24 | 2004-02-24 | 一种soc架构下的处理器核动态变频装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2004100045935A CN100361040C (zh) | 2004-02-24 | 2004-02-24 | 一种soc架构下的处理器核动态变频装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1661512A true CN1661512A (zh) | 2005-08-31 |
| CN100361040C CN100361040C (zh) | 2008-01-09 |
Family
ID=35010860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100045935A Expired - Fee Related CN100361040C (zh) | 2004-02-24 | 2004-02-24 | 一种soc架构下的处理器核动态变频装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100361040C (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100419639C (zh) * | 2006-10-27 | 2008-09-17 | 北京中星微电子有限公司 | 切换内存时钟频率的方法和装置以及切换时钟频率的系统 |
| CN100442203C (zh) * | 2006-05-26 | 2008-12-10 | 中国科学院计算技术研究所 | 用于片上系统中知识产权核和功能模块的功耗降低方法 |
| CN100476694C (zh) * | 2007-09-28 | 2009-04-08 | 中国科学院计算技术研究所 | 一种多核处理器及其变频装置和核间通信方法 |
| CN100517181C (zh) * | 2007-08-16 | 2009-07-22 | 中国科学院计算技术研究所 | 一种处理器及其降频装置和方法 |
| CN101266515B (zh) * | 2006-12-29 | 2011-06-22 | 英特尔公司 | 通过将处理器架构事件算为pmu的因素来优化功率使用 |
| CN102253708A (zh) * | 2011-08-01 | 2011-11-23 | 北京科技大学 | 一种微处理器硬件多线程动态变频控制装置及其应用方法 |
| CN102841673A (zh) * | 2012-07-17 | 2012-12-26 | 福州瑞芯微电子有限公司 | 一种cpu频率自动稳定切换电路 |
| CN107992391A (zh) * | 2017-11-13 | 2018-05-04 | 福州瑞芯微电子股份有限公司 | 一种多核处理器变频的方法和装置 |
| CN108845911A (zh) * | 2018-05-31 | 2018-11-20 | 福州瑞芯微电子股份有限公司 | 一种soc芯片总线动态多级频率调整电路和方法 |
| CN110399034A (zh) * | 2019-07-04 | 2019-11-01 | 福州瑞芯微电子股份有限公司 | 一种SoC系统的功耗优化方法及终端 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11296251A (ja) * | 1998-04-06 | 1999-10-29 | Mitsubishi Electric Corp | 情報処理装置 |
| EP1104556B1 (de) * | 1998-08-14 | 2002-11-13 | Siemens Aktiengesellschaft | Verfahren und anordnung zur taktversorgung prozessorgesteuerter geräte |
| JP2002099432A (ja) * | 2000-09-22 | 2002-04-05 | Sony Corp | 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体 |
| JP3587162B2 (ja) * | 2000-10-31 | 2004-11-10 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
| CN1151416C (zh) * | 2000-12-18 | 2004-05-26 | 联想(北京)有限公司 | 根据cpu的利用率调节cpu频率的方法 |
| EP1421704B1 (en) * | 2001-08-29 | 2007-11-14 | Analog Devices, Inc. | Methods and apparatus for clock and power control in wireless systems |
| CN2510922Y (zh) * | 2001-09-27 | 2002-09-11 | 威盛电子股份有限公司 | 支持多种中央处理器的芯片组 |
-
2004
- 2004-02-24 CN CNB2004100045935A patent/CN100361040C/zh not_active Expired - Fee Related
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100442203C (zh) * | 2006-05-26 | 2008-12-10 | 中国科学院计算技术研究所 | 用于片上系统中知识产权核和功能模块的功耗降低方法 |
| CN100419639C (zh) * | 2006-10-27 | 2008-09-17 | 北京中星微电子有限公司 | 切换内存时钟频率的方法和装置以及切换时钟频率的系统 |
| CN101266515B (zh) * | 2006-12-29 | 2011-06-22 | 英特尔公司 | 通过将处理器架构事件算为pmu的因素来优化功率使用 |
| CN100517181C (zh) * | 2007-08-16 | 2009-07-22 | 中国科学院计算技术研究所 | 一种处理器及其降频装置和方法 |
| US8392739B2 (en) | 2007-09-28 | 2013-03-05 | Loongson Technology Corporation Limited | Multi-core processor, its frequency conversion device and a method of data communication between the cores |
| CN100476694C (zh) * | 2007-09-28 | 2009-04-08 | 中国科学院计算技术研究所 | 一种多核处理器及其变频装置和核间通信方法 |
| WO2009043225A1 (fr) * | 2007-09-28 | 2009-04-09 | Institute Of Computing Technology Of The Chinese Academy Of Sciences | Processeur multicoeur, son convertisseur de fréquence, et procédé permettant de communiquer des données entre les coeurs |
| EP2194442A1 (en) * | 2007-09-28 | 2010-06-09 | Institute of Computing Technology of the Chinese Academy of Sciences | A multi-core processor, its frequency conversion device and a method of data communication between the cores |
| EP2194442A4 (en) * | 2007-09-28 | 2011-06-08 | Inst Of Computing Technology Of The Chinese Academy Of Sciences | MULTI-PROCESSOR, FREQUENCY TRANSMISSION DEVICE THEREFOR AND METHOD FOR DATA COMMUNICATION BETWEEN THE NUCLEARS |
| CN102253708A (zh) * | 2011-08-01 | 2011-11-23 | 北京科技大学 | 一种微处理器硬件多线程动态变频控制装置及其应用方法 |
| CN102253708B (zh) * | 2011-08-01 | 2013-12-04 | 北京科技大学 | 一种微处理器硬件多线程动态变频控制装置及其应用方法 |
| CN102841673A (zh) * | 2012-07-17 | 2012-12-26 | 福州瑞芯微电子有限公司 | 一种cpu频率自动稳定切换电路 |
| CN102841673B (zh) * | 2012-07-17 | 2015-12-02 | 福州瑞芯微电子有限公司 | 一种静态变频cpu的频率自动稳定切换电路 |
| CN107992391A (zh) * | 2017-11-13 | 2018-05-04 | 福州瑞芯微电子股份有限公司 | 一种多核处理器变频的方法和装置 |
| CN107992391B (zh) * | 2017-11-13 | 2021-03-02 | 瑞芯微电子股份有限公司 | 一种多核处理器变频的方法和装置 |
| CN108845911A (zh) * | 2018-05-31 | 2018-11-20 | 福州瑞芯微电子股份有限公司 | 一种soc芯片总线动态多级频率调整电路和方法 |
| CN108845911B (zh) * | 2018-05-31 | 2021-11-02 | 瑞芯微电子股份有限公司 | 一种soc芯片总线动态多级频率调整电路和方法 |
| CN110399034A (zh) * | 2019-07-04 | 2019-11-01 | 福州瑞芯微电子股份有限公司 | 一种SoC系统的功耗优化方法及终端 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100361040C (zh) | 2008-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1661512A (zh) | 一种soc架构下的处理器核动态变频装置和方法 | |
| US8338988B2 (en) | Adaptation of an active power supply set using an event trigger | |
| US7013406B2 (en) | Method and apparatus to dynamically change an operating frequency and operating voltage of an electronic device | |
| CN1253995C (zh) | 开关电源控制电路和利用开关电源控制电路的开关电源 | |
| JP5289575B2 (ja) | プロセッサ及びプロセッサに電源電圧を与える電圧変換器を有するシステムにおける電力管理 | |
| JP4496255B2 (ja) | マシン・コード・ビルダによって得られる電力消費低減 | |
| WO2004012060A3 (en) | Low power digital audio decoding/playing system for computing devices | |
| KR20060047535A (ko) | 기본 컴퓨팅 환경에 보조적인 작업-기반 프로세싱 | |
| CN1641534A (zh) | 用于控制含多个核心的处理器的功率的装置及其控制方法 | |
| EP2274663A2 (en) | Variably delayed wakeup transition | |
| US8954774B2 (en) | Preventing starting of the current user operation to save power based on combined most recent operation time | |
| JP2000322403A (ja) | 電力削減のための複数の等価機能ユニットの制御 | |
| US7472257B2 (en) | Rerouting VLIW instructions to accommodate execution units deactivated upon detection by dispatch units of dedicated instruction alerting multiple successive removed NOPs | |
| WO2008056293A3 (en) | Fast adaptive voltage scaling | |
| CN1653407A (zh) | 用于控制数据处理单元的关闭的方法 | |
| US20120126761A1 (en) | Circuitry for controlling a voltage | |
| KR101571882B1 (ko) | 재구성 가능 어레이의 인터럽트 핸들링을 위한 컴퓨팅 장치및 방법 | |
| WO2004079513A3 (en) | System and method for determining when an ejb compiler needs to be executed | |
| CN1858725A (zh) | 中断控制器、中断信号预处理电路及其中断控制方法 | |
| US20020104032A1 (en) | Method for reducing power consumption using variable frequency clocks | |
| TW200725243A (en) | System power status reset processing method and system after power recovery of computer platform | |
| CN1584787A (zh) | 在没有交流电源的情况下节省功率 | |
| CN110619203B (zh) | 一种基于有限状态机的逻辑看门狗实现方法 | |
| US8050543B2 (en) | Trigger mechanism for current acquisition used for motor control applications | |
| CN100336036C (zh) | 多种操作系统引导加载方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080109 |