CN108845911B - 一种soc芯片总线动态多级频率调整电路和方法 - Google Patents

一种soc芯片总线动态多级频率调整电路和方法 Download PDF

Info

Publication number
CN108845911B
CN108845911B CN201810549322.XA CN201810549322A CN108845911B CN 108845911 B CN108845911 B CN 108845911B CN 201810549322 A CN201810549322 A CN 201810549322A CN 108845911 B CN108845911 B CN 108845911B
Authority
CN
China
Prior art keywords
clock
bus
unit
frequency
master device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810549322.XA
Other languages
English (en)
Other versions
CN108845911A (zh
Inventor
廖裕民
陈幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rockchip Electronics Co Ltd
Original Assignee
Rockchip Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rockchip Electronics Co Ltd filed Critical Rockchip Electronics Co Ltd
Priority to CN201810549322.XA priority Critical patent/CN108845911B/zh
Publication of CN108845911A publication Critical patent/CN108845911A/zh
Application granted granted Critical
Publication of CN108845911B publication Critical patent/CN108845911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Quality & Reliability (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明提供一种SOC芯片总线动态多级频率调整电路和方法，电路包括时钟产生单元、时钟管理单元、总线频率映射表存储单元、主设备监视控制单元、总线请求阻隔单元以及总线传输状态监控单元；总线频率映射表存储单元存储有多级总线频率映射表，该表预先配置了主设备工作场景对应的总线频率；时钟管理单元接收每个主设备监视控制单元送来的各个主设备的工作状态和总线传输状态监控单元送来的整个总线的空闲状态，并根据主设备的工作状态控制时钟产生单元等相关单元共同完成总线动态变频过程，或者根据整个总线的空闲状态控制时钟产生单元关闭整个总线的时钟。从而及时动态调整总线的频率以适应当前的总线负载，获得最佳的能效比。

Description

一种SOC芯片总线动态多级频率调整电路和方法
技术领域
本发明涉及SOC芯片，特别涉及一种SOC芯片总线频率调整电路和方法。
背景技术
随着SOC芯片规模的快速上升，大规模SOC芯片的功耗也在同比例快速上升，但是移动设备的电池容量有限，因此如何控制大规模SOC芯片的功耗也就成为了消费电子行业一个重要的研究课题。在当前技术中，除了CPU会经常变频以适应不同的运算负载，传输总线的时钟通常都是使用固定的频率，或者只能通过软件在整个总线长时间不使用时对整个总线时钟进行关断。由于总线负责整个SOC芯片的互联，是SOC中的重要组成电路，SOC中通常有很多条总线，而真实工作时通常只有部分总线在满负荷工作，大部分都是小负载工作或者没有工作。由于总线行为较为复杂，且软件行为反应较慢(软件的指令操作对应到硬件时钟上通常是几百个周期甚至更长)，所以软件无法准确及时检测或者发出阻拦行为，因此软件很难进行准时且精确的时钟控制，从而只能将总线时钟开到最大或者整体关闭。
因此如何精细化的控制总线的频率，使总线的频率可以随着总线负载的变化而匹配变化，以达到最佳的能效比是非常有意义的事情。由此，本发明提出一种通过硬件来监视和控制总线频率的方式，以实时监控SOC芯片的各个总线负载，并及时动态调整总线的频率以适应当前的总线的负载，从而获得最佳的能效比。
发明内容
本发明要解决的技术问题，在于提供一种SOC芯片总线动态多级频率调整电路和方法，通过硬件来监视和控制总线频率的方式，实时监控SOC芯片的各个总线负载，并及时动态调整总线的频率以适应当前的总线的负载，从而获得最佳的能效比。
本发明电路是这样实现的：一种SOC芯片总线动态多级频率调整电路，包括时钟产生单元、时钟管理单元、总线频率映射表存储单元、主设备监视控制单元、总线请求阻隔单元以及总线传输状态监控单元；
所述总线频率映射表存储单元存储有多级总线频率映射表，该多级总线频率映射表中预先配置了主设备工作场景对应的总线频率；
所述时钟管理单元分别连接所述总线频率映射表存储单元和所述主设备监视控制单元；所述主设备监视控制单元还分别连接主设备和所述总线请求阻隔单元，所述主设备还通过所述总线请求阻隔单元连接总线；所述总线还通过所述总线传输状态监控单元连接所述时钟管理单元；所述时钟管理单元还通过所述钟产生单元连接所述总线；
所述时钟管理单元负责接收每个所述主设备监视控制单元送来的各个主设备的工作状态和所述总线传输状态监控单元送来的整个总线的空闲状态，并根据主设备的工作状态控制所述主设备监视控制单元、所述总线请求阻隔单元以及所述时钟产生单元共同完成总线动态变频过程，或者根据整个总线的空闲状态控制时钟产生单元关闭整个总线的时钟。
本发明方法是这样实现的：一种SOC芯片总线动态多级频率调整方法，其特征在于：包括：
先设置SOC芯片总线动态多级频率调整电路，该SOC芯片总线动态多级频率调整电路包括时钟产生单元、时钟管理单元、总线频率映射表存储单元、主设备监视控制单元、总线请求阻隔单元以及总线传输状态监控单元；所述总线频率映射表存储单元存储有多级总线频率映射表，该多级总线频率映射表中预先配置了主设备工作场景对应的总线频率；
所述主设备监视控制单元监视对应的主设备的工作状态并实时通知所述时钟管理单元；所述总线传输状态监控单元监视整个总线是否处于空闲状态并实时通知所述时钟管理单元；
所述时钟管理单元接收每个所述主设备监视控制单元送来的各个主设备的工作状态和所述总线传输状态监控单元送来的整个总线的空闲状态，并根据主设备的工作状态控制所述主设备监视控制单元、所述总线请求阻隔单元以及所述时钟产生单元共同完成总线动态变频过程，或者根据整个总线的空闲状态控制时钟产生单元关闭整个总线的时钟。
进一步的，本发明中所述总线动态变频过程是：
所述时钟管理单元接收每个主设备监视控制单元送来的各个主设备工作状态，发现启动后一直只有部分主设备在访问总线，其他主设备没有访问总线行为，并根据主设备的工作状态到所述总线频率映射表存储单元进行查询，查询到访问总线的部分主设备对应的时钟频率；
所述时钟管理单元通过各所述主设备监视控制单元控制各个所述总线请求阻隔单元对对应的主设备的总线请求进行总线请求控制阻隔；
当所有主设备的总线请求都被阻隔后，所述时钟管理单元控制所述时钟产生单完成总线的时钟变频动作，将时钟频率调整为所查询到的时钟频率；
当总线的时钟变频动作完成之后，再将访问总线的部分主设备所对应的总线请求阻隔单元解除阻隔，将该访问总线的部分主设备的总线请求释放到总线上，其他主设备继续保持总线请求阻隔，至此完成一次总线动态变频过程。
进一步的，所述时钟产生单元包括第一时钟单元、第二时钟单元、通路选择器以及时钟分频电路，所述第一时钟单元、所述第二时钟单元均连接所述通路选择器，所述通路选择器、所述时钟分频电路依次连接至总线，且所述通路选择器、所述时钟分频电路分别连接所述时钟管理单元；
所述时钟管理单元控制所述时钟产生单完成总线的时钟变频动作的具体过程是：所述时钟管理单元先发送通路控制信号至通路选择器，将时钟源切换为所述第一时钟单元或所述第二时钟单元，再发送分频控制信号至所述时钟分频电路，使得所述时钟分频电路根据分频控制信号的分频系数进行分频，将时钟频率切换为所查询到的时钟频率；或者先发送分频控制信号至所述时钟分频电路，使得所述时钟分频电路根据分频控制信号的分频系数进行分频，将时钟频率切换为所查询到的时钟频率，而后再发送通路控制信号至通路选择器，将时钟源进行切换为所述第一时钟单元或所述第二时钟单元。
所述第一时钟单元为原始频率时钟单元，所述第二时钟单元是借频时钟单元；则如果新的分频系数>旧的分频系数，则时钟源的详细切换过程如下：
步骤S11、设置新的分频系数；
步骤S12、切换时钟源为第二时钟单元；
步骤S13、关闭第一时钟单元；
步骤S14、配置修改第一时钟单元；
步骤S15、打开第一时钟单元使其开始工作；
步骤S16、等待第一时钟单元的时钟源锁相环进入锁定状态；
步骤S17、切换时钟源为第一时钟单元；
如果新的分频系数≤旧的分频系数，则时钟源的详细切换过程如下：
步骤S21、切换时钟源为第二时钟单元
步骤S22、设置新的分频系数；
步骤S23、关闭第一时钟单元；
步骤S24、配置修改第一时钟单元；
步骤S25、打开第一时钟单元使其开始工作；
步骤S26、等待第一时钟单元的时钟源锁相环进入锁定状态；
步骤S27、切换时钟源为第一时钟单元。
进一步的，所述总线请求阻隔单元为信号选择器，当接收到所述主设备监视控制单元发送的请求阻拦控制信号时，将主设备的原始总线请求信号的选通切换为低电平的选通，并输出阻拦后的总线请求信号至总线。
本发明具有如下优点：通过硬件电路来监视和控制总线频率，实时监控SOC芯片的各个总线负载，并及时动态调整总线的频率以适应当前的总线的负载，精细化的控制总线的频率，使总线的频率可以随着总线负载的变化而匹配变化，从而获得最佳的能效比。
附图说明
下面参照附图结合实施例对本发明作进一步的说明。
图1为本发明电路的结构原理框图。
图2为本发明电路中的总线请求阻隔单元的原理结构示意图。
图3为本发明电路中的时钟产生单元的原理结构示意图。
具体实施方式
请参阅图1至图3所示，本发明提供了一SOC芯片总线动态多级频率调整电路和基于该电路的SOC芯片总线动态多级频率调整方法，该SOC芯片总线动态多级频率调整电路包括时钟产生单元101、时钟管理单元102、总线频率映射表存储单元103、主设备监视控制单元104、总线请求阻隔单元105以及总线传输状态监控单元106；其中，所述主设备监视控制单元104与所述总线请求阻隔单元105分别与主设备(图中表示为Master0、Master1、…、Master_n)一一对应设置，
所述时钟管理单元102分别连接所述总线频率映射表存储单元103和所述主设备监视控制单元104；所述主设备监视控制单元104还分别连接主设备和所述总线请求阻隔单元105，所述主设备还通过所述总线请求阻隔单元105连接总线；所述总线还通过所述总线传输状态监控单元106连接所述时钟管理单元102；所述时钟管理单元102还通过所述钟产生单元连接所述总线。
所述总线频率映射表存储单元103存储有多级总线频率映射表，该多级总线频率映射表中预先配置了主设备工作场景对应的总线频率；比如图1中若只有Master0工作时总线频率为50M，只有Master1工作时总线频率为60M，全部主设备(即Master0至Master_n)均工作时总线频率为500M，Master0和Master2工作时总线频率150M等，配置完成后，电路可以开始工作。
所述时钟产生单元101负责产生总线时钟，并根据时钟管理单元102的控制进行变频动作或者时钟关断动作；
所述主设备监视控制单元104负责监视对应的主设备的工作状态并实时通知所述时钟管理单元102。
所述总线传输状态监控单元106负责监视整个总线是否处于空闲状态(空闲状态即没有任何总线行为)并实时通知所述时钟管理单元102。
所述总线请求阻隔单元105负责在需要的情况下，阻挡对应的主设备发起的总线请求。其中如图2所示，在一具体的实施例中，所述总线请求阻隔单元105为信号选择器，当接收到所述主设备监视控制单元104发送的请求阻拦控制信号时，将对应的主设备的原始总线请求信号的选通切换为低电平的选通，并输出阻拦后的总线请求信号至总线。
所述时钟管理单元102负责接收每个所述主设备监视控制单元104送来的各个主设备的工作状态和所述总线传输状态监控单元106送来的整个总线的空闲状态，并根据主设备的工作状态控制所述主设备监视控制单元104、所述总线请求阻隔单元105以及所述时钟产生单元101共同完成总线动态变频过程，或者根据整个总线的空闲状态控制时钟产生单元101关闭整个总线的时钟。
本发明中所述总线动态变频过程是：
所述时钟管理单元102接收每个主设备监视控制单元104送来的各个主设备工作状态，发现启动后一直只有部分主设备在访问总线，其他主设备没有访问总线行为，并根据主设备的工作状态到所述总线频率映射表存储单元103进行查询，查询到访问总线的部分主设备对应的时钟频率；
所述时钟管理单元102通过各所述主设备监视控制单元104控制各个所述总线请求阻隔单元105对对应的主设备的总线请求进行总线请求控制阻隔；
当所有主设备的总线请求都被阻隔后，所述时钟管理单元102控制所述时钟产生单完成总线的时钟变频动作，将时钟频率调整为所查询到的时钟频率；
当总线的时钟变频动作完成之后，再将访问总线的部分主设备所对应的总线请求阻隔单元105解除阻隔，将该访问总线的部分主设备的总线请求释放到总线上，其他主设备继续保持总线请求阻隔，至此完成一次总线动态变频过程。
请参阅图3所示，所述时钟产生单元101包括第一时钟单元PLL0、第二时钟单元PLL1、通路选择器1011以及时钟分频电路1012，所述第一时钟单元PLL0、所述第二时钟单元PLL1均连接所述通路选择器1011，所述通路选择器1011、所述时钟分频电路1012依次连接至总线，且所述通路选择器1011、所述时钟分频电路1012分别连接所述时钟管理单元102；
所述时钟管理单元102控制所述时钟产生单完成总线的时钟变频动作的具体过程是：所述时钟管理单元102先发送通路控制信号至通路选择器1011，将时钟源切换为所述第一时钟单元PLL0或所述第二时钟单元PLL1，再发送分频控制信号至所述时钟分频电路1012，使得所述时钟分频电路1012根据分频控制信号的分频系数进行分频，将时钟频率切换为所查询到的时钟频率；或者先发送分频控制信号至所述时钟分频电路1012，使得所述时钟分频电路1012根据分频控制信号的分频系数进行分频，将时钟频率切换为所查询到的时钟频率，而后再发送通路控制信号至通路选择器1011，将时钟源进行切换为所述第一时钟单元PLL0或所述第二时钟单元PLL1。
其中，所述第一时钟单元PLL0为原始频率时钟单元(可记为PLL0)，所述第二时钟单元PLL1是借频时钟单元(可记为PLL1)；则存在下述两种情况：
(A)如果新的分频系数>旧的分频系数，则时钟源的详细切换过程如下：
步骤S11、设置新的分频系数；
步骤S12、mux to PLL1，即切换时钟源为第二时钟单元PLL1；
步骤S13、PLL0powerdown，即关闭第一时钟单元PLL0(如果在PLL工作过程中直接修改配置会导致PLL失锁，功能出现异常，所以必须先关闭PLL再对其修改频率配置)；
步骤S14、PLL0配置修改，即配置修改第一时钟单元PLL0；
步骤S15、PLL0powerup，即打开第一时钟单元PLL0使其开始工作；
步骤S16、等待PLL0lock，即等待第一时钟单元PLL0的时钟源锁相环进入锁定状态；
步骤S17、切换PLL源为PLL0，即切换时钟源为第一时钟单元PLL0；
(B)如果新的分频系数≤旧的分频系数，则时钟源的详细切换过程如下：
步骤S21、muxto PLL1，即切换时钟源为第二时钟单元PLL1
步骤S22、设置新的分频系数；
步骤S23、PLL0powerdown，即关闭第一时钟单元PLL0；
步骤S24、PLL0配置修改，即配置修改第一时钟单元PLL0；
步骤S25、PLL0powerup，即打开第一时钟单元PLL0使其开始工作；
步骤S26、等待PLL0lock，即等待第一时钟单元PLL0的时钟源锁相环进入锁定状态；
步骤S27、切换PLL源为PLL0，即切换时钟源为第一时钟单元PLL0。
如上所述，本发明的时钟产生单元101有2个PLL源，即第一时钟单元PLL0和第二时钟单元PLL1，采用上述两种时钟源的切换过程可以保证变频过程中不会因为频率过高而导致CPU跑飞。
以下举个实例进一步说明本发明：
电路正常工作前先对总线频率映射表进行配置，配置内容为：若只有Master0工作时总线频率为50M，只有Master1工作时总线频率为60M，全部主设备(即主设备0至Master_n)均工作时总线频率为500M，Master0和Master2工作时总线频率150M等，配置完成后，电路可以开始工作。
(1)、电路刚开始工作时，先让总线频率处于最高频率，即500M；
(2)、时钟管理单元102开始接收每个主设备监视控制单元104送来的各个主设备工作状态和总线传输状态监控单元106送来的整个总线的空闲状态，发现启动后一直只有Master0在访问总线，其他主设备没有访问总线行为，则时钟管理单元102到总线频率映射表存储单元103进行查询，查询到只有Master0工作时对应总线频率50M就足够系统工作；
(3)、此时开始总线变频动作，时钟管理单元102通过各个主设备监视控制单元104控制各个总线请求阻隔单元105对相应主设备的总线请求进行总线请求阻隔控制，目的是当有任意主设备想发起总线请求时，都会被被阻拦，总线不会产生传输行为；
(4)、当所有主设备的访问都被阻拦后，控制时钟产生单元101完成时钟变频动作，从500M变为50M，由于新的分频系数50M<＝旧的分频系数500M，此时可以参照前述步骤S21到步骤S27进行变频。
(5)、当总线时钟完成变化为50M之后，再将Master0的总线请求阻隔单元105对总线请求的阻隔控制解除，将Master0的总线请求释放到总线上，但其他主设备继续保持总线请求阻隔。至此完成一次总线动态变频。
由于述总线动态变频过程是根据主设备的工作状态实时进行的，因此此时，如果除了Master0之外，还有Master2也发起总线请求，此时所有总线请求会先被阻隔，但是同时时钟管理单元102会到总线频率映射表存储单元103进行查询，查询到只有Master0和3工作时对应总线频率150M就足够系统工作，则继续按照上面的流程完成变频为150M，由于新的分频系数150M>旧的分频系数50M，此时可以参照前述步骤S11到步骤S17进行变频，然后解除Master2的总线请求阻隔。至此再次完成一次总线动态变频。
如果一定时间内之前解除总线阻隔的主设备没有发起新的请求，比如接下来Master2一段时间没发起请求，则Master2总线请求会先被阻隔，同时时钟管理单元102会到总线频率映射表存储单元103进行查询，查询到只有Master0工作时对应总线频率50M就足够系统工作，则继续按照上面的流程完成变频为50M，然后只有Master0的总线请求阻隔处于解除状态。
虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。

Claims (10)

1.一种SOC芯片总线动态多级频率调整电路，其特征在于：包括时钟产生单元、时钟管理单元、总线频率映射表存储单元、主设备监视控制单元、总线请求阻隔单元以及总线传输状态监控单元；
所述总线频率映射表存储单元存储有多级总线频率映射表，该多级总线频率映射表中预先配置了主设备工作场景对应的总线频率；
所述时钟管理单元分别连接所述总线频率映射表存储单元和所述主设备监视控制单元；所述主设备监视控制单元还分别连接主设备和所述总线请求阻隔单元，所述主设备还通过所述总线请求阻隔单元连接总线；所述总线还通过所述总线传输状态监控单元连接所述时钟管理单元；所述时钟管理单元还通过所述钟产生单元连接所述总线；
所述时钟管理单元负责接收每个所述主设备监视控制单元送来的各个主设备的工作状态和所述总线传输状态监控单元送来的整个总线的空闲状态，并根据主设备的工作状态控制所述主设备监视控制单元、所述总线请求阻隔单元以及所述时钟产生单元共同完成总线动态变频过程，或者根据整个总线的空闲状态控制时钟产生单元关闭整个总线的时钟。
2.根据权利要求1所述的一种SOC芯片总线动态多级频率调整电路，其特征在于：所述总线动态变频过程是：
所述时钟管理单元接收每个主设备监视控制单元送来的各个主设备工作状态，发现启动后一直只有部分主设备在访问总线，其他主设备没有访问总线行为，并根据主设备的工作状态到所述总线频率映射表存储单元进行查询，查询到访问总线的部分主设备对应的时钟频率；
所述时钟管理单元通过各所述主设备监视控制单元控制各个所述总线请求阻隔单元对对应的主设备的总线请求进行总线请求控制阻隔；
当所有主设备的总线请求都被阻隔后，所述时钟管理单元控制所述时钟产生单完成总线的时钟变频动作，将时钟频率调整为所查询到的时钟频率；
当总线的时钟变频动作完成之后，再将访问总线的部分主设备所对应的总线请求阻隔单元解除阻隔，将该访问总线的部分主设备的总线请求释放到总线上，其他主设备继续保持总线请求阻隔，至此完成一次总线动态变频过程。
3.根据权利要求2所述的一种SOC芯片总线动态多级频率调整电路，其特征在于：所述总线动态变频过程是根据主设备的工作状态实时进行。
4.根据权利要求2所述的一种SOC芯片总线动态多级频率调整电路，其特征在于：所述时钟产生单元包括第一时钟单元、第二时钟单元、通路选择器以及时钟分频电路，所述第一时钟单元、所述第二时钟单元均连接所述通路选择器，所述通路选择器、所述时钟分频电路依次连接至总线，且所述通路选择器、所述时钟分频电路分别连接所述时钟管理单元；
所述时钟管理单元控制所述时钟产生单完成总线的时钟变频动作的具体过程是：所述时钟管理单元先发送通路控制信号至通路选择器，将时钟源切换为所述第一时钟单元或所述第二时钟单元，再发送分频控制信号至所述时钟分频电路，使得所述时钟分频电路根据分频控制信号进行分频，将时钟频率切换为所查询到的时钟频率；或者先发送分频控制信号至所述时钟分频电路，使得所述时钟分频电路根据分频控制信号进行分频，将时钟频率切换为所查询到的时钟频率，而后再发送通路控制信号至通路选择器，将时钟源进行切换为所述第一时钟单元或所述第二时钟单元。
5.根据权利要求2所述的一种SOC芯片总线动态多级频率调整电路，其特征在于：所述总线请求阻隔单元为信号选择器，当接收到所述主设备监视控制单元发送的请求阻拦控制信号时，将主设备的原始总线请求信号的选通切换为低电平的选通，并输出阻拦后的总线请求信号至总线。
6.一种SOC芯片总线动态多级频率调整方法，其特征在于：包括：
先设置SOC芯片总线动态多级频率调整电路，该SOC芯片总线动态多级频率调整电路包括时钟产生单元、时钟管理单元、总线频率映射表存储单元、主设备监视控制单元、总线请求阻隔单元以及总线传输状态监控单元；所述总线频率映射表存储单元存储有多级总线频率映射表，该多级总线频率映射表中预先配置了主设备工作场景对应的总线频率；
所述主设备监视控制单元监视对应的主设备的工作状态并实时通知所述时钟管理单元；所述总线传输状态监控单元监视整个总线是否处于空闲状态并实时通知所述时钟管理单元；
所述时钟管理单元接收每个所述主设备监视控制单元送来的各个主设备的工作状态和所述总线传输状态监控单元送来的整个总线的空闲状态，并根据主设备的工作状态控制所述主设备监视控制单元、所述总线请求阻隔单元以及所述时钟产生单元共同完成总线动态变频过程，或者根据整个总线的空闲状态控制时钟产生单元关闭整个总线的时钟。
7.根据权利要求6所述的一种SOC芯片总线动态多级频率调整方法，其特征在于：所述总线动态变频过程是：
所述时钟管理单元接收每个主设备监视控制单元送来的各个主设备工作状态，发现启动后一直只有部分主设备在访问总线，其他主设备没有访问总线行为，并根据主设备的工作状态到所述总线频率映射表存储单元进行查询，查询到访问总线的部分主设备对应的时钟频率；
所述时钟管理单元通过各所述主设备监视控制单元控制各个所述总线请求阻隔单元对对应的主设备的总线请求进行总线请求控制阻隔；
当所有主设备的总线请求都被阻隔后，所述时钟管理单元控制所述时钟产生单完成总线的时钟变频动作，将时钟频率调整为所查询到的时钟频率；
当总线的时钟变频动作完成之后，再将访问总线的部分主设备所对应的总线请求阻隔单元解除阻隔，将该访问总线的部分主设备的总线请求释放到总线上，其他主设备继续保持总线请求阻隔，至此完成一次总线动态变频过程。
8.根据权利要求7所述的一种SOC芯片总线动态多级频率调整方法，其特征在于：所述时钟产生单元包括第一时钟单元、第二时钟单元、通路选择器以及时钟分频电路，所述第一时钟单元、所述第二时钟单元均连接所述通路选择器，所述通路选择器、所述时钟分频电路依次连接至总线，且所述通路选择器、所述时钟分频电路分别连接所述时钟管理单元；
所述时钟管理单元控制所述时钟产生单完成总线的时钟变频动作的具体过程是：所述时钟管理单元先发送通路控制信号至通路选择器，将时钟源切换为所述第一时钟单元或所述第二时钟单元，再发送分频控制信号至所述时钟分频电路，使得所述时钟分频电路根据分频控制信号的分频系数进行分频，将时钟频率切换为所查询到的时钟频率；或者先发送分频控制信号至所述时钟分频电路，使得所述时钟分频电路根据分频控制信号的分频系数进行分频，将时钟频率切换为所查询到的时钟频率，而后再发送通路控制信号至通路选择器，将时钟源进行切换为所述第一时钟单元或所述第二时钟单元。
9.根据权利要求8所述的一种SOC芯片总线动态多级频率调整方法，其特征在于：所述第一时钟单元为原始频率时钟单元，所述第二时钟单元是借频时钟单元；则
如果新的分频系数>旧的分频系数，则时钟源的详细切换过程如下：
步骤S11、设置新的分频系数；
步骤S12、切换时钟源为第二时钟单元；
步骤S13、关闭第一时钟单元；
步骤S14、配置修改第一时钟单元；
步骤S15、打开第一时钟单元使其开始工作；
步骤S16、等待第一时钟单元的时钟源锁相环进入锁定状态；
步骤S17、切换时钟源为第一时钟单元；
如果新的分频系数≤旧的分频系数，则时钟源的详细切换过程如下：
步骤S21、切换时钟源为第二时钟单元
步骤S22、设置新的分频系数；
步骤S23、关闭第一时钟单元；
步骤S24、配置修改第一时钟单元；
步骤S25、打开第一时钟单元使其开始工作；
步骤S26、等待第一时钟单元的时钟源锁相环进入锁定状态；
步骤S27、切换时钟源为第一时钟单元。
10.根据权利要求7所述的一种SOC芯片总线动态多级频率调整方法，其特征在于：所述总线请求阻隔单元为信号选择器，当接收到所述主设备监视控制单元发送的请求阻拦控制信号时，将主设备的原始总线请求信号的选通切换为低电平的选通，并输出阻拦后的总线请求信号至总线。
CN201810549322.XA 2018-05-31 2018-05-31 一种soc芯片总线动态多级频率调整电路和方法 Active CN108845911B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810549322.XA CN108845911B (zh) 2018-05-31 2018-05-31 一种soc芯片总线动态多级频率调整电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810549322.XA CN108845911B (zh) 2018-05-31 2018-05-31 一种soc芯片总线动态多级频率调整电路和方法

Publications (2)

Publication Number Publication Date
CN108845911A CN108845911A (zh) 2018-11-20
CN108845911B true CN108845911B (zh) 2021-11-02

Family

ID=64210391

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810549322.XA Active CN108845911B (zh) 2018-05-31 2018-05-31 一种soc芯片总线动态多级频率调整电路和方法

Country Status (1)

Country Link
CN (1) CN108845911B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787625B (zh) * 2019-03-05 2022-04-05 上海芷锐电子科技有限公司 一种基于双pll的系统超频引起的电压毛刺保护系统
CN110008171B (zh) * 2019-03-05 2021-09-21 浙江大学 一种片上系统的总线时钟频率动态切换装置
CN110221650B (zh) * 2019-06-18 2021-04-09 中国人民解放军国防科技大学 一种适用于高性能网络处理器芯片的时钟发生器
CN111404636B (zh) * 2020-03-10 2022-03-04 珠海格力电器股份有限公司 一种可降低总线干扰的通信方法、装置及系统
CN114527830A (zh) * 2020-11-23 2022-05-24 Oppo广东移动通信有限公司 时钟频率调节装置、方法和电子设备
CN113111030B (zh) * 2021-04-19 2024-02-23 上海金卓科技有限公司 一种片上系统及其控制方法
CN114201438A (zh) * 2021-12-08 2022-03-18 北京奕斯伟计算技术有限公司 时钟频率管理方法、系统及集成装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661576A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 Soc架构下的高速总线动态变频装置和处理器核接口
CN1661512A (zh) * 2004-02-24 2005-08-31 中国科学院计算技术研究所 一种soc架构下的处理器核动态变频装置和方法
EP2075696A2 (en) * 2007-05-10 2009-07-01 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
CN106569574A (zh) * 2015-10-10 2017-04-19 中兴通讯股份有限公司 多核处理器cpu的频率管理方法及装置
CN107992391A (zh) * 2017-11-13 2018-05-04 福州瑞芯微电子股份有限公司 一种多核处理器变频的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102566655B (zh) * 2010-12-14 2015-01-07 联芯科技有限公司 片外存储器的总线动态调频方法及其系统
CN103064461B (zh) * 2012-12-31 2016-03-09 华为技术有限公司 一种时钟使能信号的产生方法及装置
KR102189115B1 (ko) * 2013-11-11 2020-12-09 삼성전자주식회사 대칭형 다중 프로세서를 구비한 시스템 온-칩 및 이를 위한 최대 동작 클럭 주파수 결정 방법
CN104765577B (zh) * 2015-04-28 2017-08-15 杭州中天微系统有限公司 一种频率自适应的高速存储系统
US20170212581A1 (en) * 2016-01-25 2017-07-27 Qualcomm Incorporated Systems and methods for providing power efficiency via memory latency control
US9946674B2 (en) * 2016-04-28 2018-04-17 Infineon Technologies Ag Scalable multi-core system-on-chip architecture on multiple dice for high end microcontroller

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661512A (zh) * 2004-02-24 2005-08-31 中国科学院计算技术研究所 一种soc架构下的处理器核动态变频装置和方法
CN1661576A (zh) * 2004-02-25 2005-08-31 中国科学院计算技术研究所 Soc架构下的高速总线动态变频装置和处理器核接口
EP2075696A2 (en) * 2007-05-10 2009-07-01 Texas Instruments Incorporated Interrupt- related circuits, systems and processes
CN106569574A (zh) * 2015-10-10 2017-04-19 中兴通讯股份有限公司 多核处理器cpu的频率管理方法及装置
CN107992391A (zh) * 2017-11-13 2018-05-04 福州瑞芯微电子股份有限公司 一种多核处理器变频的方法和装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Electrical and layouts simulation of analytical microsystem-on-chip elements for high frequence and low temperature applications;A. Druzhinin 等;《2016 International Conference Radio Electronics & Info Communications (UkrMiCo)》;20160916;1-4 *
SOC芯片级功耗管理技术;xielinghui;《21ic.com/app/eda/201303/177632.htm》;20130325;1-5 *

Also Published As

Publication number Publication date
CN108845911A (zh) 2018-11-20

Similar Documents

Publication Publication Date Title
CN108845911B (zh) 一种soc芯片总线动态多级频率调整电路和方法
EP1836545B1 (en) Method and apparatus for on-demand power management
US7730334B2 (en) Method and apparatus for on-demand power management
US7606960B2 (en) Apparatus for adjusting a clock frequency of a variable speed bus
US7587622B2 (en) Power management of components having clock processing circuits
US5758133A (en) System and method for altering bus speed based on bus utilization
US8135966B2 (en) Method and device for power management
US8589718B2 (en) Performance scaling device, processor having the same, and performance scaling method thereof
KR20130108021A (ko) 직렬 인터페이스를 사용한 적응형 전압 스케일링
WO2021043300A1 (zh) 开关电源的工作频率调整方法及装置
KR20050053758A (ko) 성능이 효과적인 전력 조절을 위한 방법 빛 장치
US11644884B2 (en) Controlling a processor clock
CN107992391B (zh) 一种多核处理器变频的方法和装置
CN111361546B (zh) 车辆控制装置、方法及车辆
WO2013159465A1 (zh) 一种多核处理器设备及其实现时钟控制的方法
JPH11234125A (ja) クロック発生方法およびシステム
JP2003150269A (ja) 電源電圧周波数制御回路
US10587265B2 (en) Semiconductor device and semiconductor system
US7124309B2 (en) Method, system, and apparatus for an efficient power dissipation
US5642388A (en) Frequency adjustable PLL clock generation for a PLL based microprocessor based on temperature and/or operating voltage and method therefor
US20210208659A1 (en) Apparatus and method to detect power supply security attack and risk mitigation
CN117650566A (zh) 并网模式切换方法及控制终端
WO2022233791A1 (en) Power management of a system on a chip using a knowledge-based system
WO2004006089A1 (en) A processor system and method for controlling signal timing therein
CN117220671A (zh) 高性能处理器中锁相环电路智能控制方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant after: Ruixin Microelectronics Co., Ltd

Address before: 350000 building 18, 89 software Avenue, Gulou District, Fuzhou City, Fujian Province

Applicant before: FUZHOU ROCKCHIP ELECTRONICS Co.,Ltd.

GR01 Patent grant
GR01 Patent grant