KR20130108021A - 직렬 인터페이스를 사용한 적응형 전압 스케일링 - Google Patents

직렬 인터페이스를 사용한 적응형 전압 스케일링 Download PDF

Info

Publication number
KR20130108021A
KR20130108021A KR20120065019A KR20120065019A KR20130108021A KR 20130108021 A KR20130108021 A KR 20130108021A KR 20120065019 A KR20120065019 A KR 20120065019A KR 20120065019 A KR20120065019 A KR 20120065019A KR 20130108021 A KR20130108021 A KR 20130108021A
Authority
KR
South Korea
Prior art keywords
serial interface
interface port
voltage
voltage regulator
slave
Prior art date
Application number
KR20120065019A
Other languages
English (en)
Inventor
마이클 에스 부온파네
제임스 디 칠리팔라
리차드 피 마틴
리차드 무스카바지
스코트 에이 세간
Original Assignee
엘에스아이 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스아이 코포레이션 filed Critical 엘에스아이 코포레이션
Publication of KR20130108021A publication Critical patent/KR20130108021A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3209—Monitoring remote activity, e.g. over telephone lines or network connections
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)
  • Control Of Voltage And Current In General (AREA)

Abstract

적응형 전압 스케일링 시스템은 제 1 및 제 2 장치를 포함한다. 제 1 및 제 2 장치의 각각은 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함한다. 제 1 장치는 전압 조정기에 동작가능하게 연결되고, 제 2 장치와 관련된 슬레이브 직렬 인터페이스 포트는 제 1 장치와 관련된 마스터 직렬 인터페이스 포트와 동작가능하게 연결된다. 제 1 장치는 제 1 장치와 관련된 마스터 직렬 인터페이스 포트, 그리고 제 2 장치와 관련된 슬레이브 직렬 인터페이스 포트를 사용하여 제 1 및 제 2 장치로부터 얻은 정보에 기초하여 전압 조정기를 제어한다. 제 1 및 제 2 장치는 전압 조정기로부터 전압을 수신한다. 또한 대응 방법 및 컴퓨터 판독가능 매체를 개시한다.

Description

직렬 인터페이스를 사용한 적응형 전압 스케일링{ADAPTIVE VOLTAGE SCALING USING A SERIAL INTERFACE}
본 발명은 일반적으로 전기 및 전자 장치와 회로에 관한 것으로, 특히 이러한 장치 및 회로에서 전력을 제어하기 위한 기법에 관한 것이다.
전자 시스템 및 장치, 특히 휴대용 장치(예를 들면 모바일폰 등)에서 전력 소비를 낮추는 일이 점차 중요해짐에 따라, 다수의 시스템이 AVS(asaptive voltage scaling)로 알려진 기법을 사용한다. 프로세서기반 시스템에서, 예를 들어 AVS는 폐쇄 루프 접근방안(closed-loop approach)을 이용함으로서 특정한 동작 주파수에 보다 낮은 전원 전압을 제공한다. AVS 루프는 프로세서에서 프로세스 및 온도 변화를 보상하기 위해 전원의 출력 전압을 자동으로 조정함으로써 프로세서 성능을 조절한다.
통상적인 AVS 접근방안에서, 시스템의 각 집적회로 및/또는 장치는 그의 대응한 회로 및/또는 장치에 전력을 공급하는 전용 전압 조정기를 배정받는다. 결과적으로, 시스템의 회로 및/또는 장치의 양이 많아짐에 따라, 전압 조정기의 양도 또한 많아진다. 이 결과, 전체 시스템과 관련된 공간 요건 및 전력 소비가 바람직하지 않게 상당히 증가된다.
본 발명의 다양한 실시예는 적응형 전압 스케일링(adaptive voltage scaling;AVS)를 수행하는데 사용되는 전압 조정기의 양을 감소시키는 장치, 방법 및 컴퓨터 판독가능 매체에 관한 것이다.
AVS 시스템은 제 1 및 제 2 장치를 포함한다. 제 1 및 제 2 장치의 각각은 적어도 하나의 마스터 직렬 인터페이스 포트(master serial interface port)와 적어도 하나의 슬레이브 직렬 인터페이스 포트(slave serial interface port)를 포함한다. 제 1 장치는 전압 조정기로 동작가능하게 연결되고, 제 2 장치와 관련된 슬레이브 직렬 인터페이스 포트는 제 1 장치와 관련된 마스터 직렬 인터페이스 포트로 동작가능하게 연결된다. 제 1 장치는 제 1 장치와 관련된 마스터 직렬 인터페이스 포트, 그리고 제 2 장치와 관련된 슬레이브 직렬 인터페이스 포트를 사용하여 제 1 및 제 2 장치로부터 얻은 정보에 기초하여 전압 조정기를 제어한다. 제 1 및 제 2 장치는 전압 조정기로부터 전압을 수신한다. 또한 대응 방법 및 컴퓨터 판독가능 매체를 개시한다.
본 발명의 예시적 실시예의 다음의 상세한 설명은 첨부도면과 함께 판독된다.
다음의 도면은 제한이 아닌 단지 예로서 제공되며, 여기서 (사용시) 동일 참조번호는 몇몇 도면을 통해 대응 요소를 가리킨다.
도 1은 본 발명의 실시예에 따라서, 예시적인 AVS 시스템의 적어도 일부를 도시하는 블록도.
도 2는 본 발명의 실시예에 따라서, AVS를 위한 예시적 방법을 도시하는 흐름도.
도 3은 본 발명의 다른 실시예에 따라서, 예시적인 AVS 시스템의 적어도 일부를 도시하는 블록도.
도 4는 본 발명의 또 다른 실시예에 따라서, 예시적인 AVS 시스템의 적어도 일부를 도시하는 블록도.
도 5는 도 4에 도시된 AVS 시스템을 포함한 예시적 회로의 적어도 일부를 도시하는 개략도.
도 6은 본 발명의 실시예에 따라서, 여기의 방법을 수행하기 위해 구성된 컴퓨팅 시스템의 형태에서 예시적 머신의 적어도 일부를 도시하는 블록도.
본 발명은 일반적으로 전기 및 전자 장치와 회로에 관한 것으로, 특히 이러한 장치 및 회로에서 전력을 제어하기 위한 기법에 관한 것이다.
도면의 요소는 단순성과 명료성의 측면에서 도시된다는 것을 알 것이다. 그러나 상업적으로 이용가능한 실시예에 유용하거나 또는 필요한 것으로 일반적이지만 잘 알려진 요소는 도시된 실시예의 뷰를 덜 방해하도록 도시되지 않는다.
본 발명의 실시예는 AVS 시스템에서 실리콘 또는 칩 면적(real estate) 및 전력 소비를 감소시키도록 구성된 컴퓨터 판독가능 매체뿐만 아니라 예시적 장치 및 방법이라는 맥락에서 여기에 기술할 것이다. 하지만, 이 실시예는 이들 또는 임의의 다른 특정 회로 구성에 제한되는 것은 아님이 이해될 것이다. 오히려, 본 발명의 실시예는 보다 일반적으로, 다른 특징들중에서 AVS 시스템의 크기 및 전력 소비를 감소시키기 위한 기법에 적용될 수 있다. 또한 당업자는 개시물의 범주내에 있지만 여기에 기술된 실시예에 다수의 변경을 행할 수 있다는 것을 명백히 알 것이다. 즉, 여기에 기술된 특정 실시예에 대해 제한이 없다는 것이거나, 또는 이를 추론해야 한다.
본 발명의 실시예는 예를 들어 직렬 인터페이스를 통해 함께 연결된 MCM(multi-chip module)내 또는 보드상에서의 다중 집적회로(ICs)를 포함하는데, 여기서 적어도 하나의 IC가 전압 조정기를 제어할 수 있다. 제 1 실시예에서, 하나의 IC는 마스터 장치(master device)로서, 나머지 IC(또는 ICs)는 슬레이브 장치(slave devices)로서 기능한다. 마스터 장치는 직렬 인터페이스를 통해 하나 이상의 슬레이브 장치와 통신하는데, PVT(process, voltage, and/or temperature) 정보와 같은 AVS 정보가 마스터 장치로 전송된다. 그러면, 마스터 장치는 원하는 성능을 성취하면서 전력 소비를 감소시키기 위해 전압 조정기를 설정할 적절한 값을 결정한다.
본 발명의 실시예는 상당한 추가 보드 또는 칩 공간과 전력 소비를 필요로 하는, 각 IC를 위한 전압 조정기를 이용하는 것과 관련된 문제를 다룬다. 또한 본 발명의 실시예에 의해 이용되는 직렬 인터페이스는 IC들 간의 연결성 요건을 감소시킨다.
AVS는 바람직한 전반적인 성능 레벨을 유지하면서 전력을 감소시키기 위하여 IC로 공급되는 전압 레벨을 제어하는 데 사용된다. 표준 AVS 시스템에서, 각 IC는 대응 IC가 전력 소비를 감소시키려는 노력으로 IC로 공급되는 전압을 조정하기 위해 통신하는 전용 전압 조정기를 가진다. 따라서 이러한 시스템에서, 보드상에서 또는 MCM내 IC의 양이 증가함에 따라, 필요한 전압 조정기의 수도 증가하는데, 이는 바람직하지 않다. 전압 조정기의 수의 증가는 보드상 또는 MCM에 들어 맞을 수 있는 논리부의 양을 감소시키고, 이로 인해 보드 또는 MCM이 함께 커지며, 따라서 최종 제품을 생산하는 비용이 증가한다.
보드상 또는 MCM내 IC의 수가 증가함에 따라 전압 조정기를 추가하는 잘 알려진 문제를 다루기 위하여, 본 발명의 실시예는 다수의 IC를 대신해 하나의 IC로 하여금 적어도 IC의 서브셋에 의해 공유되는 전압 조정기를 제어할 수 있도록 하기 위해 IC 사이에 직렬 인터페이스를 사용한다. 또한 본 발명의 실시예에 사용되는 일 비트 직렬 인터페이스는 IC들 간에 상호연결의 수를 감소시킴으로써, 상당한 라우팅 자원을 절약한다. 본 발명의 실시예는 원하는 성능 레벨을 유지하면서 전력 소비를 감소시기도록 전압 조정기 설정을 계산하는 절차(procedure)를 사용한다. 도 2는 마스터 IC가 슬레이브 IC로부터 직렬 인터페이스를 통해 데이터를 모니터링하고, 모니터로부터의 최악 데이터셋(a worst-case set of data)을 결정하고, 결정된 최악 데이터에 따라서 전압 조정기를 조정하는 예시적 절차를 도시한다.
도 1은 본 발명의 실시예에 따라서 예시적인 AVS 시스템(10)의 적어도 일부를 도시하는 블록도이다. AVS 시스템(10)은 그들 간에 통신을 설정하기 위해 다수의 IC(14, 16)와 연결된 직렬 인터페이스(12)를 포함한다. 특히, 제 1 IC(IC0)(16), 제 2 IC(ICI)(14), 제 3 IC(IC2)(14) 및 제 4 IC(IC3)(14)는 직렬 인터페이스(12)를 통해 서로 통신한다. 제 1 실시예에서, IC0(16)는 마스터 장치로서 기능하고, ICI, IC2 및 IC3(14)는 슬레이브 장치로서 기능한다. 마스터 장치 IC0(16)는 PVT 계산을 위한 정보를 수신하기 위해 슬레이브 장치 IC1, IC2, IC3(14)와 통신한다. 또한 IC0(16)는 본 실시예에서 펄스폭 변조 신호인 전압 조정기 제어신호(22)를 사용하여 전압 조정기(18)를 제어하기 위해 동작한다. 다른 실시예에 따라서 전압 조정기(18)를 제어하기 위한 다른 수단을 유사하게 고려한다는 것을 알 것이다. 예를 들면 또 다른 실시예에 따라서 병렬 디지털 인터페이스를 사용하여 다른 유형의 제어신호(22)를 구현한다. 전압 조정기(18)는 전력 버스(20) 또는 다른 연결 장치를 통해 IC(14, 16)로 코어 전압(core voltage) 또는 전력을 공급한다.
도 2는 본 발명의 실시예에 따라서 제각기 마스터 및 슬레이브 장치(16, 14)로 코어 전압 또는 전력을 공급하기 위해 AVS를 수행하는 예시적 방법을 도시하는 흐름도이다. 유휴 상태(40)로부터, 마스터 장치(16)는 단계(24)에서 직렬 인터페이스(12)를 사용하여 슬레이브 장치(14)로 커맨드를 송신함으로써 AVS 계산을 개시한다. 슬레이브 장치(14)가 그들 각각의 AVS 계산을 수행하는 동안에, 마스터 장치(16)는 단계(26)에서 그 자신의 AVS 계산을 개시한다. AVS 계산은 대응 IC를 위한 PVT 조건을 결정하는 것을 포함한다. 마스터 장치(16)가 그 자신의 계산을 완료한 후에, 마스터 장치(16)는 단계(28)에서 슬레이브 장치(14)의 상태를 폴링(polling)하여, 슬레이브 장치 계산의 종료 여부를 결정한다. 단계(28)에서 AVS 계산이 완료되었다고 결정할 때(T), 단계(30)에서 슬레이브 상태를 판독한다. 단계(28)에서 AVS 계산이 완료되지 않았다고 결정되면(F), 방법은 이러한 AVS 계산을 완료할 때까지 단계(28)에서 유지된다.
단계(30)에서 슬레이브 상태를 판독한 후, 방법은 단계(32)에서 슬레이브 장치로부터의 데이터가 준비되었는지의 여부를 검사한다. 단계(32)에서 슬레이브 AVS 데이터가 준비되지 않았다고 결정되면(F), 방법은 이러한 슬레이브 AVS 데이터를 판독할 준비가 될 때까지 단계(32)에서 유지된다. 단계(32)에서 슬레이브 AVS 데이터가 준비되었다고 결정될 때(T), 단계(34)에서 슬레이브 AVS 데이터를 판독한다. 그 후 단계(36)에서, 마스터 장치(16)는 다수의 IC(14, 16)가 시스템(10)의 덜 유리한(less favorable) 동작 상태를 나타내는 데이터(예를 들면 최악 데이터)를 포함한다고 결정하고, 이 데이터와 관련된 매개변수를 사용하여 전압 조절기 출력 전압을 설정할 값을 결정함으로써, 시스템(10)을 위한 적절한 레벨의 동작 성능을 유지관리하면서 전력 소비를 감소시킨다. 그 후 마스터 장치(16)는 단계(36)로부터의 데이터에 기초하여 단계(38)에서 전압 조정기를 제어하고(예를 들어 설정 또는 프로그래밍), 단계(40)에서 처리를 재시작한다.
단지 예를 들면, 마스터 장치(16)는 최악 데이터를 결정하기 위해 마스터 장치(16) 및 슬레이브 장치(14)와 관련된 데이터를 사용한다. 이러한 데이터는 모니터에 의해 생성될 수 있으며, 설명(presentation)의 단순성을 위해 도면에 명확히 도시되지 않았다. 이러한 모니터는 (링 오실레이터(ring oscillator)와 같은) 그의 대응 IC의 프로세스, 전압 및 온도 환경을 반영하는 단일 수치 결과를 반환한다. 예를 들어 단일 수치 결과는 2 디지트 16진수일 수 있다.
설명을 위해, 모니터의 시뮬레이션은 0×07의 수치 결과가 수용가능한 IC 성능을 허용하는 이러한 최소 모니터 결과라는 것을 보여준다고 가정한다. 0×07 보다 큰 수치 결과는 최소 수용가능한 성능 레벨을 초과하는 IC 성능을 반영한다. 마스터 장치(IC0 16)는 값 0×10, 슬레이브 장치 1(IC1 14)는 값 0×11, 슬레이브 장치 2(IC2 14)는 값 0×12, 슬레이브 장치 3(IC3 14)는 값 0×0A를 가진다면, 슬레이브 장치 3는 최악 데이터를 보여준다. 최악 데이터(0×0A)가 여전히 모니터의 임계값(즉 0×07) 보다 위에 있으므로, 마스터 장치(16)는 그에 맞춰 전압 제어신호(22)를 조정함으로써 전압을 감소시킨다. 그러나 최악 데이터가 모니터의 임계값과 동일하거나 또는 이보다 낮은 경우, 마스터 장치(16)는 그에 맞춰 전압 제어신호(22)를 조정함으로써 전압을 증가시킨다.
도 2에 도시된 방법은 여기의 실시예의 범주를 제한하지 않으면서 마스터 및 슬레이브 장치로부터 수신한 데이터를 사용하여 전압 조정기를 조정하는데 사용될 수 있는 예시적 방법인 것이다. 이 대신에, 마스터 장치는 슬레이브 장치의 상태를 판독하기 전에 그의 AVS 계산의 완료시까지 기다릴 필요가 없다. 다른 대안에서, 마스터 장치는 마스터 AVS 프로세스를 개시하기에 앞서 슬레이브 상태를 판독하여 슬레이브 AVS 데이터를 얻는다. 도 2에 도시된 단계의 순서는 본 발명의 범주내에 있으면서 변경가능하다는 데에 주목해야 한다.
도 3은 본 발명의 다른 실시예에 따라서 예시적 AVS 시스템(42)의 적어도 일부를 도시하는 블록도이다. 특히, 도 3은 데이지 체인(daisy-chained) 직렬 인터페이스를 통해 AVS를 사용하는 예시적 시스템(42)을 도시한다. 전술한 바와 같이 소정 AVS 시스템에서, 단일 IC 또는 IC 그룹은 IC들이 전압을 조정하기 위해 통신하는 전용 전압 조정기를 가진다. 이들 접근방안은 전압 조정기 또는 VCU(voltage control units)를 포함하고, 그들의 대응 VCU와 직접 통신하기 위한 장치를 필요로 한다. 이들 접근방안에서, VCU는 각 IC로부터의 정보를 처리하여 전용 전압 조정기로 적용되는 조정(adjustment)을 결정한다. 따라서 VCU는 이 VCU가 전압 조정기를 제어할 수 있도록 이와 통신하는 슬레이브 IC를 가진 마스터 제어 유닛으로서 동작한다. 그러나 이 접근방안은 VCU와 통신하기 위해 각 IC로부터의 배선 또는 버스를 필요로 하므로, 최종 시스템의 최대 크기 및 성능을 상당히 제한하게 된다.
도 3에 도시된 예시적 실시예에서, 상이한 전압 또는 전력 레벨을 수용할 수 있는 장치 또는 IC는 마스터 장치 및/또는 슬레이브 장치의 모두로서 구성가능한 처리유닛을 포함한다. 이를 성취하기 위해, 포트가 시스템에서 IC의 기능(예를 들면 마스터, 슬레이브, 또는 마스터와 슬레이브의 모두)에 따라 이네이블될 수 없을 수도 있지만, 각 IC는 슬레이브 직렬 인터페이스 포트(S) 및 마스터 직렬 인터페이스 포트(M)의 모두를 포함한다. 보다 더 후술하는 바와 같이, 일 장치의 슬레이브 직렬 인터페이스 포트는 인접한 상향(upstream) 장치(즉 전압 조정기에 인접한 장치)의 마스터 직렬 인터페이스 포트와 연결된다. IC들은 이로 인해 함께 직렬로 데이지 체인(daisy chain)으로 연결될 수 있어, AVS 처리가 중심적으로 행해지지 않고 직렬 체인을 따라 분산된다. 체인에서 아래로 마지막 장치, 즉 전압 조정기로부터 가장 멀리 있는 장치는 마스터 및 슬레이브 장치 모두로 기능할 수 있는 것으로 체인에서 위로 다음 장치, 즉 전압 조정기를 향해 다음 장치로 성능, 프로세스 및/또는 전압 데이터를 제공하는 슬레이브 장치로서의 기능을 한다. 체인에서 위로 마지막 장치, 즉 전압 조정기에 가장 근접한 장치는 체인에서 아래로, 즉 전압 조정기로부터 멀어지는 방향에 있는 선행 또는 하위 슬레이브 장치로부터 AVS를 수신한다. 마스터 장치는 그자체 및 하나 이상의 슬레이브 장치에 대한 AVS 정보를 처리한다. 그러면, 마스터 장치는 (이 마스터 장치가 체인에서 위로 마지막 장치가 아닌 한) 슬레이브 장치로서 동작하고, 그자체(마스터 장치) 및 선행하는 하나 이상의 슬레이브 장치로부터 AVS 정보를 포함한 처리 결과를, 전압 조정기를 향해 체인에서 위로 다음인 장치로 전송한다. 전압 조정기와 직접 통신하는, 전압 조정기 옆의 체인에서 위로 마지막 장치는 체인에서 하나 이상의 장치로부터 누적된 AVS 정보에 기초하여 전압 조정기 제어신호를 제공하기 위해 마스터 장치로서 동작한다.
이제 도 3을 참조하면, AVS 시스템(42)은 IC들(46, 48, 50, 52) 사이에 데이지 체인 직렬 인터페이스(44)를 포함한다. 이 실시예에서 직렬 데이지 체인을 따른 장치의 위치를 기반으로, IC0(46)는 마스터 장치로서 기능하고, IC1(48) 및 IC3(50)는 마스터와 슬레이브 장치의 모두로서 기능하고, IC2(52)는 슬레이브 장치로서 기능한다. IC0(46)는 마스터 장치이므로 이 실시예에서 펄스폭 변조 신호인 전압 조정기 제어신호(22)를 사용하여 전압 조정기(18)를 제어한다. 다른 실시예에 따라서 전압 조정기(18)를 제어하기 위한 다른 수단을 유사하게 고려할 수 있다는 것을 알 것이다. 예를 들면 또 다른 실시예에 따라서 병렬 디지털 인터페이스를 사용하여 다른 유형의 제어신호(22)를 구현한다. 전압 조정기(18)는 전력 버스(20) 또는 다른 연결 장치를 통해 코어 전압 또는 전력을 IC(46-52)로 공급한다. IC0(46)는 IC1(48)과 통신하고, IC1(48)은 IC3(50)와 통신하고, IC3(50)는 IC2(52)와 통신한다. 이 구성에서, IC0(46)는 이네이블된 그의 마스터 직렬 인터페이스 포트(54)만을 가지고, IC1(48) 및 IC3(50)는 이네이블된 그들의 마스터 직렬 인터페이스 포트(54)와 슬레이브 직렬 인터페이스 포트(56)의 모두를 가지며, IC2(52)는 이네이블된 그의 슬레이브 직렬 인터페이스 포트(56)만을 가진다.
IC0(46)는 직렬 버스(44)로부터의 AVS 정보를 요청한다. 이에 응답하여, IC가 구성된 그의 마스터 및 슬레이브 인터페이스 포트를 가진다면(IC1 48, IC3 50), IC는 전압 조정기(18)를 향해 체인에서 위로 AVS 정보를 전송할 것이며, 뿐만 아니라 전압 조정기(18)로부터 멀어지는 체인을 따라 아래로 하위 IC로부터 AVS 정보를 요청할 것이다. 이 프로세스는 AVS 정보에 대한 요청이 IC2(52)와 같이 구성된 그의 슬레이브 인터페이스 포트만을 가진 IC에 수신될 때까지 계속된다. 그 후, 이 장치(IC2 52)는 AVS 정보를 요청했던 마스터 장치(IC3 50)로 AVS 정보를 되전송할 것이다. 요청중인 마스터 장치(IC3 50)는 그 자신의 데이터와 그의 하위 슬레이브 장치(IC2 52)로부터 수신한 AVS 정보를 비교한다. 마스터 장치 IC0(46)가 모든 하위 IC 장치(48, 50, 52)들간에 덜 유리한 동작 상태를 나타내는 AVS 정보를 수신할 때까지, 하위 IC(48, 50, 52)로부터의 복합 AVS 정보에 기초하여 덜 유리하거나 또는 최소로 유리한 동작 상태를 나타내는 데이터 또는 AVS 정보(예를 들면 최악 데이터)가 전압 조정기(18)의 방향에서 상향으로 전송된다. 그 후, 마스터 장치 IC0(46)는 전압 조정기 설정을 증가시켜야 하는지 또는 감소시켜야 하는지의 여부에 대하여 결정하기 위해 IC(46-52) 각각으로부터의 최악 AVS 정보를 사용하여 비교를 수행할 것이다. 이 대신에, 마스터 장치 IC0(46)는 하위 장치로부터 모든 정보를 수신할 때까지 기다리지 않고 하위 장치로부터 정보를 수신함에 따라 점진적으로 비교를 수행할 수 있다. 데이터가 직렬 인터페이스 버스(44)상에서 상향으로 전송되고 있으므로, 하향(downstream) 또는 하위(subordinated) 장치로부터 대기중인 데이터가 수신될 때까지, 상향 데이터를 기다리는 중인 장치는 더 상향으로 데이터를 송신하지 않을 것이다. 그렇지 않으면, 데이터가 하향, 또는 하위 장치로부터 대기중인 데이터가 아직 수신되지 않았을 지라도, 상향 데이터를 기다리는 중인 장치는 데이터를 더 상향으로 송신할 것이다.
따라서 AVS 시스템(42)은 임의 수의 IC로 하여금 다중 IC를 위한 코어 전압을 제어하는 마스터 장치와 함께 직렬로 데이지 체인으로 연결될 수 있게 한다. 더욱이 AVS 시스템(42)과 관련된 데이지 체인 직렬 인터페이스 버스는 각 직렬 인터페이스 포트상의 셋 이상의 IC를 가진 직렬 인터페이스보다는, 포인트 대 포인트(point-to-point) 연결로 구성되어, IC(46-52)와 관련된 직렬 버퍼상에서의 로딩을 감소시킨다. 다중 IC로 연결된 직렬 인터페이스의 경우, IC 드라이버에 대한 고유 제한 및 그 드라이버상의 부하로 인하여(예를 들어 팬 아웃(fan-out)) 직렬 인터페이스로 연결될 수 있는 IC의 수에 관한 제한이 있다. 데이지 체인 방법의 경우, 데이지 체인에서 각 개별 연결이 제한된 수(예를 들면 2)의 IC 또는 장치를 연결하므로, 함께 연결될 수 있는 IC의 수에 제한이 없다.
도 4는 본 발명의 또 다른 실시예에 따라서 예시적 AVS 시스템(60)의 적어도 일부를 도시하는 블록도이다. 특히 도 4는 다중칩 모듈(예를 들어 SP2716MCM)상에 구현된 AVS 시스템(60)의 제 4 실시예를 도시한다. AVS 시스템(60)은 프로세스, 전압 및/또는 온도 정보의 변동을 기반으로 펄스폭 변조 직렬 출력전압 제어신호를 제어하기 위해 AVS 인터페이스를 제공한다. 이 실시예에서, AVS 시스템(60)은 직렬 인터페이스(64), 모드 신호(66) 및 이네이블 신호(68)에 의해 동작가능하게 연결된 4 디지털 신호 프로세서(62, 63)(예를 들면 캘리포니아 밀피타스, LSI사의 상업적으로 이용가능한 SP2704)를 포함한다. 마스터 장치로서 구성된 디지털 신호 프로세서(63)는 AVS 시스템(60)의 외부에 있는 장치 및/또는 시스템과 통신하기 위해 데이터 라인(64)을 사용한다.
일 실시예에서, 다른 모니터링 회로장치를 유사하게 고려할 수 있지만, AVS 시스템(60)은 프로세스, 전압 및/또는 온도의 변동으로 인한 장치의 특성 변동을 모니터링하기 위해 링 오실레이터와 지연 라인(delay line)을 사용한다. AVS 시스템(60)은 전압 조정기에 연결된 펄스폭 변조 직렬 출력전압 제어신호를 제어하기 위해 이 논리부로터의 데이터를 해석 및 사용한다. AVS 시스템(60)은 출력전압 제어신호의 듀티 사이클(cuty cycle) 또는 포지티브 펄스의 폭을 변조시킨다. 출력전압 제어신호의 상승에지 시간 - 상승에지 시간(rising-edge time to rising-edge time) 또는 주파수는 변하지 않고 유지된다. IC로 공급되는 VDD 공급 레벨의 대응되는 변경은 출력전압 제어신호의 듀티 사이클에서의 변동에 응답하여 전압 조정기에 의해 행해진다. 전압 조정기를 제어하기 위해 마스터 장치에 의해 사용되는 펄스폭 변조 전압 제어신호에 대해 대안을 사용할 수 있으므로, VID(parallel digital) 인터페이스, SPI(serial peripheral interface) 또는 I2C(Inter-IC) 버스 인터페이스를 또한 사용할 수 있는데, 본 발명은 이러한 인터페이스 및/또는 신호 유형으로 제한되지는 않는다.
도 5는 본 발명의 실시예에 따라서 도 4에 도시된 AVS 시스템(60)을 포함한 예시적인 전압 발생의 적어도 일부를 도시하는 개략도이다. 예시적인 전압 발생회로는 AVS 시스템(60)과 전압 조정기(70) 간에 연결을 도시한다. 버퍼 회로(72)는 AVS 시스템(60) 및 전압 조정기(70)와 상당히 근접하게 배치되고, 본 실시예에서 전압 조정기 제어신호로서 기능하는 AVS 시스템(60)의 D0.AVS_VID[0] 신호와, 전압 조정기(70)의 전압 피드백 입력 사이에 연결된다.
AVS 시스템(60)은 AVS 시스템(60)의 입력(AVS_MODE[1:0] 핀)을 제어하기 위해 적용되는 전압 레벨을 기반으로 마스터 모드 또는 슬레이브 모드로 구성된다. 마스터 모드에서, AVS 시스템(60)은 독립형 유닛을 동작하고, 여기서 디지털 신호 프로세서(63)는 디지털 신호 프로세서(62)와 내부적으로 통신한다(도 4 참조). AVS 시스템(60)은 서로에 대해 덜 유리한 성능(예를 들면 최저속 또는 최악 조건)을 보이는 AVS 시스템(60)에서 장치와 관련된 PVT(process, voltage and/or temperature) 조건의 기능으로서 펄스폭 변조 출력전압 제어신호를 구동한다. 슬레이브 모드에서, 다중 AVS 시스템(60)의 각각에 대해 전압 조정기(70)를 제어하기 위해 마스터 장치로서 구성된 일 AVS 시스템(60)을 사용하여 다중 AVS 시스템(60)을 지원할 수 있다. 아래의 표 1은 도 4 및 도 5에 도시된 AVS 시스템(60)과 관련된 핀에 대한 신호 설명 리스트를 제공한다.
Figure pat00001
아래의 표 2는 펄스폭 변조 모드에서 AVS 외부 전압 조정기 제어핀 D0.AVS_VID[9:0]에 대한 비트 설명 리스트를 제공한다.
Figure pat00002
아래의 표 3은 디지털 모드에서 AVS 외부 전압 조정기 제어핀 D0_VID[9:0]에 대한 비트 설명 리스트를 제공한다.
Figure pat00003
아래의 표 4는 50Hz의 칩 입력 클럭 주파수를 가정시에 AVS_VID[8:6]의 상이한 값에 대응한 출력전압 제어신호의 주파수 및 듀티 사이클을 보여준다. AVS 시스템은 칩 입력 클록 주파수를 2로 제산하여 사용한다.
Figure pat00004
도 6은 본 발명의 실시예에 따라서 여기의 방법을 수행하도록 구성된 컴퓨팅 시스템(100)의 형태에서 예시적 머신의 적어도 일부를 도시하는 블록도이다. 컴퓨팅 시스템(100)은 실행시에 머신으로 하여금 여기에 기술된 하나 이상의 임의 방법을 수행하게 하는 인스트럭션셋(102)을 포함한다. 소정 실시예에서, 머신은 다른 머신으로 (예를 들어 네트워크 122를 통해) 연결된다. 네트워크(122)는 유선(예를 들면 캐이블, 광학 등) 또는 무선(예를 들면 IEEE 802.11, 무선 주파수(RF), 마이크로파, 적외선 등)일 수 있다. 네트워크 실시예에서, 머신은 서버-클라이언트 사용자 네트워크 환경에서 서버 또는 클라이언트 사용자 머신의 용량에서 동작한다. 머신은 서버 컴퓨터, 글라이언트 사용자 컴퓨터, 퍼스널 컴퓨터(PC), 태블릿 PC, PDA(personal digital assistant), 셀룰러 전화, 모바일 장치, 팜탑(palmtop) 컴퓨터, 랩탑 컴퓨터, 데스크탑 컴퓨터, 통신 장치, PTD(personal trusted device), 웹 어플라이언스(web appliance), 네트워크 라우터, 스위치 또는 브리지, 또는 머신에 의한 동작을 명시하는 (순차 또는 그외) 인스트럭션 셋을 실행할 수 있는 임의 머신을 포함한다.
컴퓨팅 시스템(100)은 버스(110)를 통해 서로 통신하는 처리 장치(예를 들면 중앙처리유닛(CPU), 그래픽 처리유닛(GPU), 또는 둘 모두), 프로그램 메모리 장치(106) 및 데이터 메모리 장치(108)를 포함한다. 컴퓨팅 시스템(100)은 디스플레이 장치(112)(예를 들면 LCD(liquid crystals display), 플랫 패널, 고체상태 디스플레이, 또는 CRT(cathode ray tube))를 더 포함한다. 컴퓨팅 시스템(100)은 버스(110)를 통해 함께 및/또는 다른 기능 블록과 동작가능하게 연결되는 입력 장치(116)(예를 들면 키보드), 커서 제어장치(126)(예를 들면 마우스), 디스크 드라이브유닛(114), 신호 발생 장치(118)(예를 들면 스피커 또는 원격 제어), 그리고 네트워크 인터페이스 장치(124)를 포함한다.
디스크 드라이브 유닛(114)은 여기에 도시된 이들 방법을 포함하여 여기의 임의 하나 이상의 방법론 또는 기능을 구현하는 하나 이상의 인스트럭션셋(102)(예를 들면 소프트웨어)이 저장된 머신 판독가능 매체(120)를 포함한다. 또한 인스트럭션(102)은 컴퓨팅 시스템(100)에 의한 이의 실행 동안에 프로그램 메모리 장치(106), 데이터 메모리 장치(108) 및/또는 처리 장치(104) 내에 완전히 또는 적어도 부분적으로 상주한다. 또한 프로그램 메모리 장치(106) 및 처리 장치(104)는 머신 판독가능 매체를 구성한다. ASIC(application specific integrated circuits), PLA(programmable logic array) 및 다른 하드웨어 장치와 같은, 그러나 이로 제한되지 않는 전용 하드웨어 구현이 마찬가지로 여기에 기술된 방법을 구현하도록 구성될 수 있다. 다양한 실시예의 장치 및 시스템을 폭넓게 포함한 애플리케이션은 각종 전자 및 컴퓨터 시스템을 구비한다. 소정 실시예는 모듈들 간에, 그리고 모들을 통해 전달되는 관련 제어 및 데이터 신호를 가진 둘 이상의 특정적 상호연결된 하드웨어 모듈 또는 장치에서, ASIC 부분으로서 기능을 구현하거나, 또는 애플리케이션 특정적 집적회로의 부분으로서 기능을 구현한다. 따라서 예시의 시스템은 소프트웨어, 펌웨어 및 하드웨어 구현에 적용될 수 있다.
다양한 실시예에 따라서, 여기에 기술된 방법, 기능 또는 논리부는 컴퓨터 프로세서상에 실행되는 하나 이상의 소프트웨어 프로그램으로서 구현된다. 마찬가지로, ASIC, PLA 및 다른 하드웨어 장치를 포함하지만 이로 제한되지 않은 전용 하드웨어 구현이 여기에 기술된 방법을 구현하기 위해 구성될 수 있다. 더욱이, 분산 처리 또는 구성요소/객체 분산 처리, 병렬 처리 또는 가상 머신 처리를 포함하지만 이로 제한되지 않는 다른 소프트웨어 구현이 또한 여기에 기술된 방법, 기능 또는 논리부를 구현하도록 구성될 수 있다.
실시예는 네트워크 환경(122)에 연결된 장치가 음성, 비디오 또는 데이터를 송신 또는 수신할 수 있고, 인스트럭션(102)을 사용하여 네트워크(122)를 통해 전달할 수 있도록, 전달 신호로부터 인스트럭션(102)을 수신 및 실행하며 인스트럭션(102)을 포함한 머신 판독가능 매체 또는 컴퓨터 판독가능 매체를 고려한다. 더욱이 인스트럭션(102)은 네트워크 인터페이스 장치(124)를 통해 네트워크상으로 전송 또는 수신된다. 또한 머신 판독가능 매체는 여기의 시스템 및 방법의 예시적 실시예에서 머신 또는 컴퓨터와 데이터 간의 기능상 관계를 제공시에 유용한 데이터를 저장하기 위한 데이터 구조를 포함한다.
머신 판독가능 매체(120)가 단일 매체인 것으로 실시예에 도시되어 있지만, 용어 "머신 판독가능 매체"는 하나 이상의 인스트럭션셋을 저장하는 단일 매체 또는 다중 매체(예를 들면 집중 또는 분산 데이터베이스 및/또는 관련 캐시 및 서버)를 포함하여야 한다. 용어 "머신 판독가능 매체"는 또한 머신에 의한 실행을 위해 인스트럭션셋을 저장, 인코딩 또는 운송할 수 있으며, 머신으로 하여금 실시예의 임의 하나 이상의 방법론을 수행하게 하는 임의 매체를 포함한다. 용어 "머신 판독가능 매체"는 따라서 하나 이상의 판독전용(비휘발성) 메모리, 임의 액세스 메모리, 또는 다른 재기록가능(휘발성) 메모리를 수용한 메모리 카드 또는 다른 패키지와 같은 고체상태 메모리, 디스크 또는 테잎과 같은 자기 광학 또는 광학 매체, 그리고/또는 이메일로 디지털 파일 첨부를 포함하지만 이로 제한되지 않거나, 또는 다른 자립형(self-contained) 정보 보관소 또는 보관소셋이 유형 저장매체와 동등한 분산 매체로 간주된다. 따라서 실시예는 여기의 소프트웨어 구현이 저장된 것으로 여기에 리스트된 대로, 그리고 기술 인정된 등가물 및 계승 매체를 포함하는 임의 하나 이상의 유형 머신 판독가능 매체 또는 유형 분산 매체를 포함하는 것으로 간주된다.
또한 여기의 방법, 기능 또는 논리를 구현하는 소프트웨어는 디스크 또는 테잎과 같은 자기매체, 디스크와 같은 자기광학 또는 광학 매체, 또는 하나 이상의 판독전용(비휘발성) 메모리, 임의 액세스 메모리, 또는 다른 재기록가능(휘발성) 메모리를 수용한 메모리 카드 또는 다른 패키지와 같은 고체상태 매체에 선택적으로 저장된다는 데에 주목해야 한다. 이메일로 디지털 파일 첨부, 또는 다른 자립형 정보 보관소 또는 보관소셋이 유형 저장매체와 등가인 분산 매체로 간주된다. 따라서 개시물은 여기에 리스트된 대로 유형 저장매체 또는 분산 매체, 그리고 다른 등가물 및 승계 매체를 포함하는 것으로 고려되고, 여기의 소프트웨어 구현이 저장된다.
명세서는 특정 표준 및 프로토콜을 참조하여 실시예에 구현된 구성요소 및 기능을 기술하였지만, 실시예는 이러한 표준 및 프로토콜로 제한되지 않는다.
여기에 기술된 실시예의 설명은 다양한 실시예의 구조에 대한 일반적인 이해를 위한 것이며, 여기에 기술된 구조를 이용하는 장치 및 시스템의 특징과 모든 요소의 완전한 설명으로서의 기능을 하는 것은 아니다. 당업자는 전술한 설명을 검토시에 다수의 다른 실시예를 명백히 알 것이다. 다른 실시예는 이로부터 이용 및 도출됨으로써, 구조적 및 논리적 대체 및 변경은 본 개시물의 범주로부터 벗어나지 않고 행해진다. 또한 도면은 단순히 설명을 위한 것이며 스케일에 맞게 도시되진 않았다. 그들의 소정 비율이 과장되고, 반면에 다른 것들은 감소되었다. 따라서 명세서 및 도면은 제한을 위한 것이라기 보다는 예시적인 것으로 간주된다.
본 발명 주제의 이러한 실시예는 단지 편리성을 위한 용어 "실시예"에 의해, 그리고 사실상 둘 이상이 도시된다면 임의 단일 실시예 또는 발명 개념으로 본 출원의 개념을 자발적으로 제한하고자 하는 바 없이 개별적으로 및/또는 집합적으로 여기에 언급된다. 따라서 특정 실시예를 여기에 도시 및 기술하였을 지라도, 동일 목적을 성취하기 위해 계산된 임의 배치가 도시된 특정 실시예를 대신한다는 것을 알아야 한다. 본 개시물은 다양한 실시예의 임의 및 모든 적응화 또는 변경을 포함하려 한다. 당업자는 전술한 설명을 검토하여 여기에 특별히 기술하지 않은 다른 실시예를 명백히 알 것이다.
실시예의 전술한 설명에서, 다양한 특징이 개시물의 간소화를 위하여 단일 실시예에 함께 그룹화된다. 본 개시물 방법은 청구되는 실시예가 각 청구범위에서 명확히 주장되는 것보다 더 많은 특징을 가진다는 것을 반영하는 것으로 해석되어서는 안된다. 오히려, 다음의 청구범위는 본 발명의 주제가 단일 실시예의 모든 특징보다 더 적다는 것을 반영한다. 그러므로 다음의 청구범위는 이로써 상세한 설명으로 병합되고, 각 청구범위는 개별 실시예로서 그 자신을 주장한다.
요약서는 판독자가 기술적 개시물의 특성을 신속하게 확인할 수 있도록 해줄 요약서를 요구하는 37 C.F.R. § 1.72(b)를 준수하여 제공된다. 이것은 청구범위의 범주 또는 의미를 해석 또는 제한하는데 사용되지 않을 것이라는 이해하에 제출된다. 또한 전술한 상세한 설명에서, 다양한 특징들이 개시물의 간소화를 위해 단일 실시예에 함께 그룹화된다는 것을 알 수 있다. 본 개시물 방법은 청구된 실시예가 각 청구범위에서 명확히 주장되는 것 보다 더 많은 특징을 요구한다는 의도를 반영하는 것으로 해석되어서는 안된다. 오히려, 다음의 청구범위는 본 발명의 주제가 단일 실시예의 모든 특징보다 적다는 것을 반영한다. 그러므로 다음의 청구범위는 이로써 상세한 설명으로 병합되고, 각 청구범위는 개별적으로 청구되는 주제로서 그 자신을 주장한다.
특정 실시예를 기술하였지만, 여기에 기술된 본 발명의 주제의 보다 넓은 범주를 벗어나지 않고서도 이들 실시예에 다양한 변형 및 변경을 행할 수 있다는 것은 명백할 것이다. 따라서 명세서 및 도면은 제한하려기 보다는 예시적인 것으로 간주된다. 이의 일부를 형성하는 첨부도면은 제한이 아닌 예시를 위해 주제를 실행하는 특정 실시예를 도시한다. 도시된 실시예는 당해 기술분야의 통상의 지식을 가진 자가 여기의 교시를 실행할 수 있도록 충분히 상세하게 기술된다. 이로부터 다른 실시예를 도출 및 이용함으로써, 본 개시물의 범주를 벗어나지 않고서도 구조적 및 논리적 대체 및 변경을 행한다. 따라서 이 상세한 설명은 제한하려는 것이 아니며, 다양한 실시예의 범주는 이러한 청구범위의 제목과 등가인 전 범위와 함께 청구범위에 의해서만 정의된다.
여기에 제공된 본 발명의 교시에서 볼 때, 당업자는 본 발명의 기법의 다른 구현 및 적용을 고려할 수 있을 것이다. 첨부 도면을 참조하여 본 발명의 예시적 실시예를 여기에 기술하였지만, 본 발명은 이들 정밀한 실시예로 제한되지 않으며, 당업자는 첨부된 청구범위의 범주를 벗어나지 않고서도 본 발명의 다양한 다른 변경 및 변형을 행할 수 있다는 것을 알 것이다.

Claims (22)

  1. 적어도 하나의 마스터 직렬 인터페이스 포트(master serial interface port)와 적어도 하나의 슬레이브 직렬 인터페이스 포트(slave serial interface port)를 구비한 제 1 장치와,
    적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 구비한 제 2 장치를 포함하고,
    상기 제 1 장치는 전압 조정기(a voltage regulator)에 동작가능하게 연결되고, 상기 제 2 장치와 관련된 적어도 하나의 슬레이브 직렬 포트는 상기 제 1 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트에 동작가능하게 연결되고, 상기 제 1 장치는, 상기 제 1 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트, 및 상기 제 2 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트를 사용하여 상기 제 1 장치 및 상기 제 2 장치로부터 얻은 정보에 기초하여 상기 전압 조정기를 제어하고, 상기 제 1 장치 및 상기 제 2 장치는 상기 전압 조정기로부터 전압을 수신하는
    적응형 전압 스케일링(adaptive voltage scaling;AVS) 시스템.
  2. 제 1 항에 있어서,
    상기 제 1 장치 및 상기 제 2 장치로부터 얻은 정보는 프로세스, 전압 및 온도 정보 중의 적어도 하나를 포함하는
    적응형 전압 스케일링 시스템.
  3. 제 1 항에 있어서,
    제 3 장치를 더 포함하고,
    상기 제 3 장치는 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함하고, 상기 제 3 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트는 상기 제 2 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트에 동작가능하게 연결되고, 상기 제 1 장치는 상기 제 1 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트, 상기 제 2 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트, 상기 제 2 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트, 그리고 상기 제 3 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트를 사용하여 상기 제 3 장치로부터 얻은 정보에 기초하여 상기 전압 조정기를 제어하고, 상기 제 3 장치는 상기 전압 조정기로부터 전압을 수신하는
    적응형 전압 스케일링 시스템.
  4. 제 3 항에 있어서,
    상기 제 3 장치로부터 얻은 정보는 프로세스, 전압 및 온도 정보 중의 적어도 하나를 포함하는
    적응형 전압 스케일링 시스템.
  5. 제 1 항에 있어서,
    상기 제 1 장치는 상기 제 1 장치 및 상기 제 2 장치로부터의 정보를 비교하고, 상기 시스템의 덜 유리한 동작 상태(less favorable operating conditions)를 나타내는 상기 제 1 장치 및 상기 제 2 장치로부터 데이터에 기초하여 상기 전압 조정기를 제어하는
    적응형 전압 스케일링 시스템.
  6. 제 5 항에 있어서,
    상기 시스템의 덜 유리한 동작 상태를 나타내는 상기 제 1 장치 및 상기 제 2 장치로부터의 데이터는 최악 데이터(worst-case data)를 포함하는
    적응형 전압 스케일링 시스템.
  7. 제 5 항에 있어서,
    상기 제 1 장치는, 상기 제 1 및 상기 제 2 장치로 공급되는 전압이 사전결정된 최악 임계치(worst-case threshold)보다 큰 최악 데이터에 응답하여 감소되도록 상기 전압 조정기를 제어하고, 상기 제 1 장치는, 상기 제 1 장치 및 상기 제 2 장치로 공급되는 전압이 사전결정된 최악 임계치와 동일하거나 또는 이보다 적은 최악 데이터에 응답하여 증가되도록 상기 전압 조정기를 제어하는
    적응형 전압 스케일링 시스템.
  8. 제 3 항에 있어서,
    상기 제 1 장치는, 상기 제 1 장치 , 상기 제 2 장치 및 상기 제 3 장치로 공급되는 전압이 사전결정된 최악 임계치보다 큰 최악 데이터에 응답하여 감소되도록 상기 전압 조정기를 제어하고, 상기 제 1 장치는, 상기 제 1 장치, 상기 제 2 장치 및 상기 제 3 장치로 공급되는 전압이 상기 사전결정된 최악 임계치와 동일하거나 또는 이보다 적은 최악 데이터에 응답하여 증가되도록 상기 전압 조정기를 제어하는
    적응형 전압 스케일링 시스템.
  9. 제 1 장치와 관련된 마스터 직렬 인터페이스 포트, 및 제 2 장치와 관련된 슬레이브 직렬 인터페이스 포트를 사용하여 상기 제 1 장치 및 상기 제 2 장치로부터 얻은 정보에 기초하여 상기 제 1 장치에 의해 전압 조정기를 제어하는 단계를 포함하되,
    상기 제 1 장치는 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함하고, 상기 제 2 장치는 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함하고, 상기 제 1 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트는 상기 제 2 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트에 동작가능하게 연결되고, 상기 제 1 장치 및 상기 제 2 장치는 상기 전압 조정기로부터 전압을 수신하는
    적응형 전압 스케일링(adaptive voltage scaling; AVS) 방법.
  10. 제 9 항에 있어서,
    상기 제 1 장치 및 상기 제 2 장치로부터 얻은 정보는 프로세스, 전압 및 온도 정보 중의 적어도 하나를 포함하는
    적응형 전압 스케일링 방법.
  11. 제 9 항에 있어서,
    상기 제 1 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트, 상기 제 2 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트, 상기 제 2 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트, 그리고 제 3 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트를 사용하여 상기 제 3 장치로부터 얻은 정보에 기초하여 상기 제 1 장치에 의해 상기 전압 조정기를 제어하는 단계를 더 포함하고,
    상기 제 3 장치는 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함하고, 상기 제 3 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트는 상기 제 2 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트에 동작가능하게 연결되고, 상기 제 3 장치는 상기 전압 조정기로부터 전압을 수신하는
    적응형 전압 스케일링 방법.
  12. 제 11 항에 있어서,
    상기 제 3 장치로부터 얻은 정보는 프로세스, 전압 및 온도 정보 중의 적어도 하나를 포함하는
    적응형 전압 스케일링 방법.
  13. 제 9 항에 있어서,
    상기 제 1 장치에 의해, 상기 제 1 장치 및 상기 제 2 장치로부터의 정보를 비교하는 단계와,
    상기 적응형 전압 스케일링 방법을 사용하는 시스템의 덜 유리한 동작 상태를 나타내는 상기 제 1 장치 및 상기 제 2 장치로부터의 정보에 기초하여 상기 제1 장치에 의해 상기 전압 조정기를 제어하는 단계를 더 포함하는
    적응형 전압 스케일링 방법.
  14. 제 13 항에 있어서,
    사전결정된 임계치보다 큰 상기 시스템의 덜 유리한 동작 상태를 나타내는 상기 제 1 장치 및 상기 제 2 장치로부터의 정보에 응답하여 상기 제 1 장치 및 상기 제 2 장치로 공급되는 전압이 감소되도록 상기 전압 조정기를 제어하는 단계와,
    상기 사전결정된 임계치와 동일하거나 또는 이보다 적은 상기 시스템의 덜 유리한 동작 상태를 나타내는 상기 제 1 장치 및 상기 제 2 장치로부터의 정보에 응답하여 상기 제 1 장치 및 상기 제 2 장치로 공급되는 전압이 증가되도록 상기 전압 조정기를 제어하는 단계를 더 포함하는
    적응형 전압 스케일링 방법.
  15. 제 13 항에 있어서,
    상기 시스템의 덜 유리한 동작 상태를 나타내는 상기 제 1 장치 및 상기 제 2 장치로부터의 정보가 최악 데이터(worst-case data)를 포함하는
    적응형 전압 스케일링 방법.
  16. 제 11 항에 있어서,
    상기 제 1 장치, 상기 제 2 장치 및 상기 제 3 장치로 공급되는 전압이 사전결정된 최악 임계치보다 큰 최악 데이터에 응답하여 감소되도록 상기 전압 조정기를 제어하는 단계와,
    상기 제 1 장치, 상기 제 2 장치 및 상기 제 3 장치로 공급되는 전압이 사전결정된 최악 임계치와 동일하거나 또는 이보다 적은 최악 데이터에 응답하여 증가되도록 상기 전압 조정기를 제어하는 단계를 더 포함하는
    적응형 전압 스케일링 방법.
  17. 처리 장치에 의해 실행될 때 상기 처리 장치로 하여금 컴퓨터 프로세스를 수행하게 하는 인스트럭션을 포함하는 컴퓨터 판독가능 매체에 있어서,
    상기 컴퓨터 프로세스는 제 1 장치와 관련된 마스터 직렬 인터페이스 포트 및 제 2 장치와 관련된 슬레이브 직렬 인터페이스 포트를 사용하여 상기 제 1 장치 및 상기 제 2 장치로부터 얻은 정보에 기초하여 상기 제 1 장치에 의해 전압 조정기를 제어하는 것을 포함하고, 상기 제 1 장치는 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함하고, 상기 제 2 장치는 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함하고, 상기 제 1 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트는 상기 제 2 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트에 동작가능하게 연결되고, 상기 제 1 장치 및 상기 제 2 장치는 상기 전압 조정기로부터 전압을 수신하는
    컴퓨터 판독가능 매체.
  18. 제 17 항에 있어서,
    상기 제 1 장치 및 상기 제 2 장치로부터 얻은 정보는 프로세스, 전압 및 온도 정보 중의 적어도 하나를 포함하는
    컴퓨터 판독가능 매체.
  19. 제 17 항에 있어서,
    상기 컴퓨터 프로세스는 상기 제 1 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트, 상기 제 2 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트, 상기 제 2 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스 포트, 그리고 제 3 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트를 사용하여 상기 제 3 장치로부터 얻은 정보에 기초하여 상기 제 1 장치에 의해 상기 전압 조정기를 제어하는 것을 더 포함하고, 상기 제 3 장치는 적어도 하나의 마스터 직렬 인터페이스 포트와 적어도 하나의 슬레이브 직렬 인터페이스 포트를 포함하고, 상기 제 3 장치와 관련된 적어도 하나의 슬레이브 직렬 인터페이스 포트는 상기 제 2 장치와 관련된 적어도 하나의 마스터 직렬 인터페이스에 동작가능하게 연결되고, 상기 제 3 장치는 상기 전압 조정기로부터 전압을 수신하는
    컴퓨터 판독가능 매체.
  20. 제 17 항에 있어서,
    상기 컴퓨터 프로세스는,
    상기 제 1 장치에 의해, 상기 제 1 장치 및 상기 제 2 장치로부터의 정보를 비교하는 것과,
    상기 제 1 장치 및 상기 제 2 장치로부터의 최악 데이터에 기초하여 상기 제 1 장치에 의해 상기 전압 조정기를 제어하는 것을 더 포함하는
    컴퓨터 판독가능 매체.
  21. 제 20 항에 있어서,
    상기 컴퓨터 프로세스는,
    상기 제 1 장치 및 상기 제 2 장치로 공급되는 전압이 사전결정된 최악 임계치보다 큰 최악 데이터에 응답하여 감소되도록 상기 전압 조정기를 제어하는 것과,
    상기 제 1 장치 및 상기 제 2 장치로 공급되는 전압이 사전결정된 최악 임계치와 동일하거나 또는 이보다 적은 최악 데이터에 응답하여 증가되도록 상기 전압 조정기를 제어하는 것을 더 포함하는
    컴퓨터 판독가능 매체.
  22. 제 19 항에 있어서,
    상기 컴퓨터 프로세스는,
    상기 제 1 장치, 상기 제 2 장치 및 상기 제 3 장치로 공급되는 전압이 사전결정된 최악 임계치보다 큰 최악 데이터에 응답하여 감소되도록 상기 전압 조정기를 제어하는 것과,
    상기 제 1 장치, 상기 제 2 장치 및 상기 제 3 장치로 공급되는 전압이 사전결정된 최악 임계치와 동일하거나 또는 이보다 적은 최악 데이터에 응답하여 증가되도록 상기 전압 조정기를 제어하는 것을 더 포함하는
    컴퓨터 판독가능 매체.
KR20120065019A 2012-03-23 2012-06-18 직렬 인터페이스를 사용한 적응형 전압 스케일링 KR20130108021A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/428,862 US9158359B2 (en) 2012-03-23 2012-03-23 Adaptive voltage scaling using a serial interface
US13/428,862 2012-03-23

Publications (1)

Publication Number Publication Date
KR20130108021A true KR20130108021A (ko) 2013-10-02

Family

ID=47048961

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20120065019A KR20130108021A (ko) 2012-03-23 2012-06-18 직렬 인터페이스를 사용한 적응형 전압 스케일링

Country Status (6)

Country Link
US (1) US9158359B2 (ko)
EP (1) EP2642367A2 (ko)
JP (1) JP2013200858A (ko)
KR (1) KR20130108021A (ko)
CN (1) CN103324266B (ko)
TW (1) TW201339820A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078994B2 (en) 2015-12-09 2018-09-18 Samsung Display Co., Ltd. Voltage generating circuit, method of operating the same, and display device
KR20190036540A (ko) * 2016-08-26 2019-04-04 테라다인 인코퍼레이티드 자동 테스트 장비의 채널에 의해 소싱된 전류 결합

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI582561B (zh) * 2012-05-01 2017-05-11 馬維爾以色列股份有限公司 適應性電壓調整主從之積體電路、方法及系統
JPWO2015029293A1 (ja) 2013-08-27 2017-03-02 株式会社ソシオネクスト 半導体集積回路および複数の半導体集積回路を備えた電源制御システム
FR3013005B1 (fr) * 2013-11-14 2015-11-13 Valeo Systemes Thermiques Dispositif de preconditionnement thermique pour vehicule
CN106292965B (zh) * 2015-05-11 2019-02-12 光宝电子(广州)有限公司 电源供应系统及其电源供应的方法
US10382013B2 (en) * 2015-10-23 2019-08-13 Altera Corporation Pulse-width modulation voltage identification interface
US10572416B1 (en) * 2016-03-28 2020-02-25 Aquantia Corporation Efficient signaling scheme for high-speed ultra short reach interfaces
US10545520B2 (en) 2017-09-22 2020-01-28 Chaoyang Semiconductor Jiangyin Technology Co., Ltd. Serial bus protocol encoding for voltage regulator with support for DVFS
US20190101969A1 (en) * 2017-09-29 2019-04-04 Intel Corporation Control Blocks for Processor Power Management
US10802519B2 (en) * 2018-05-25 2020-10-13 Renesas Electronics America Inc. Automatic configuration of multiple-phase digital voltage regulator
JP2020047331A (ja) * 2018-09-18 2020-03-26 株式会社東芝 磁気ディスク装置、制御装置、及びレギュレータ装置
US11855056B1 (en) 2019-03-15 2023-12-26 Eliyan Corporation Low cost solution for 2.5D and 3D packaging using USR chiplets
TWI735928B (zh) 2019-08-02 2021-08-11 新唐科技股份有限公司 控制裝置及調整方法
TWI780446B (zh) * 2020-06-18 2022-10-11 圓展科技股份有限公司 電子系統及其運作方法
US11288215B2 (en) * 2020-08-28 2022-03-29 Juniper Networks, Inc. Mapped register access by microcontrollers
US11855043B1 (en) 2021-05-06 2023-12-26 Eliyan Corporation Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US11842986B1 (en) 2021-11-25 2023-12-12 Eliyan Corporation Multi-chip module (MCM) with interface adapter circuitry
US11841815B1 (en) 2021-12-31 2023-12-12 Eliyan Corporation Chiplet gearbox for low-cost multi-chip module applications

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963609A (en) 1996-04-03 1999-10-05 United Microelectronics Corp. Apparatus and method for serial data communication between plurality of chips in a chip set
US5952733A (en) * 1997-12-05 1999-09-14 Intel Corporation Power distribution system for electronic devices
FR2820923B1 (fr) * 2001-02-09 2003-06-13 Atmel Nantes Sa Alimentation asservie pour liaison serie, de type maitre esclave
JP2003295979A (ja) * 2002-04-02 2003-10-17 Nec Saitama Ltd 電源電圧監視制御システム
EP1623349B1 (en) * 2003-05-07 2018-01-24 Conversant Intellectual Property Management Inc. Managing power on integrated circuits using power islands
US7484831B2 (en) * 2004-05-27 2009-02-03 Silverbrook Research Pty Ltd Printhead module having horizontally grouped firing order
US7231474B1 (en) * 2004-06-01 2007-06-12 Advanced Micro Devices, Inc. Serial interface having a read temperature command
JP2008040575A (ja) * 2006-08-02 2008-02-21 Yokogawa Electric Corp シリアルデータ転送装置及びシリアルデータ転送方法
US8327158B2 (en) * 2006-11-01 2012-12-04 Texas Instruments Incorporated Hardware voting mechanism for arbitrating scaling of shared voltage domain, integrated circuits, processes and systems
US8442697B2 (en) 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
US8122270B2 (en) * 2008-09-29 2012-02-21 Intel Corporation Voltage stabilization for clock signal frequency locking
JP5644052B2 (ja) * 2009-02-17 2014-12-24 株式会社リコー 画像形成装置、インクカートリッジ装着確認方法及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10078994B2 (en) 2015-12-09 2018-09-18 Samsung Display Co., Ltd. Voltage generating circuit, method of operating the same, and display device
KR20190036540A (ko) * 2016-08-26 2019-04-04 테라다인 인코퍼레이티드 자동 테스트 장비의 채널에 의해 소싱된 전류 결합

Also Published As

Publication number Publication date
CN103324266A (zh) 2013-09-25
CN103324266B (zh) 2017-06-09
US9158359B2 (en) 2015-10-13
US20130249290A1 (en) 2013-09-26
JP2013200858A (ja) 2013-10-03
TW201339820A (zh) 2013-10-01
EP2642367A2 (en) 2013-09-25

Similar Documents

Publication Publication Date Title
KR20130108021A (ko) 직렬 인터페이스를 사용한 적응형 전압 스케일링
US8095818B2 (en) Method and apparatus for on-demand power management
TWI463302B (zh) 用於協調效能參數之方法及相關之系統單晶片及邏輯電路
CN105960620B (zh) 动态电压裕度恢复
US7337335B2 (en) Method and apparatus for on-demand power management
KR101748747B1 (ko) 프로세서의 구성가능한 피크 성능 제한들의 제어
TWI460583B (zh) 使用粗調時脈閘之動態頻率控制
US20090249090A1 (en) Method and apparatus for dynamic power management control using parallel bus management protocols
US10528119B2 (en) Dynamic power routing to hardware accelerators
US20160054788A1 (en) Parameter-Based Sensor Selection
US10410688B2 (en) Managing power state in one power domain based on power states in another power domain
WO2013159465A1 (zh) 一种多核处理器设备及其实现时钟控制的方法
US20240045489A1 (en) Processor-based system employing configurable local frequency throttling management to manage power demand and consumption, and related methods
US10248155B2 (en) Semiconductor device including clock generating circuit and channel management circuit
US10416692B2 (en) Method and apparatus for reducing capacitor-induced noise
CN116529694A (zh) 用于通用串行总线(usb)类型-c端口的功率管理

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid