JPWO2015029293A1 - 半導体集積回路および複数の半導体集積回路を備えた電源制御システム - Google Patents
半導体集積回路および複数の半導体集積回路を備えた電源制御システム Download PDFInfo
- Publication number
- JPWO2015029293A1 JPWO2015029293A1 JP2015533943A JP2015533943A JPWO2015029293A1 JP WO2015029293 A1 JPWO2015029293 A1 JP WO2015029293A1 JP 2015533943 A JP2015533943 A JP 2015533943A JP 2015533943 A JP2015533943 A JP 2015533943A JP WO2015029293 A1 JPWO2015029293 A1 JP WO2015029293A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- power supply
- voltage
- integrated circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 205
- 238000000034 method Methods 0.000 claims description 22
- 238000012544 monitoring process Methods 0.000 claims description 8
- 238000012986 modification Methods 0.000 description 19
- 230000004048 modification Effects 0.000 description 16
- 238000010586 diagram Methods 0.000 description 10
- 230000006854 communication Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007175 bidirectional communication Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- General Engineering & Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
図1は、第1の実施形態に係る半導体集積回路の構成図である。本実施形態に係る半導体集積回路10は、電源装置5から供給される電源電圧Vsrcを受けて動作する。
図2は、第2の実施形態に係る電源制御システムの構成図である。本実施形態に係る電源制御システム1は、図1の2つの半導体集積回路10_1,10_2で1つの電源装置5を共有する場合の構成例である。なお、簡略化のために、図2では、図1に示す、内部配線14、コア回路16、電圧モニタ回路18、プロセスモニタ回路20および温度モニタ回路22を省略している。
図3は、第2の実施形態の変形例1に係る電源制御システムの構成図である。本変形例に係る電源制御システム1は、n個(nは3以上の整数)の半導体集積回路10_1〜10_nをチェーン状、すなわち縦続接続した場合の構成例である。
図4は、第2の実施形態の変形例2に係る電源制御システムの構成図である。本変形例に係る電源制御システム1は、図1の3つの半導体集積回路10_1〜10_3で1つの電源装置5を共有する場合の構成例である。
図5は、第2の実施形態の変形例3に係る電源制御システムの構成図である。本変形例に係る電源制御システム1は、n個(nは4以上の整数)の半導体集積回路10_1〜10_nをツリー状に接続した場合の構成例である。
上記中間ノードに位置する半導体集積回路の出力部24が電源装置5に接続されていてもよい。
5 電源装置
10,10_1〜10_n 半導体集積回路
12 入力端子
14 内部配線
18 電圧モニタ回路
20 プロセスモニタ回路
22 温度モニタ回路
24 出力部
26 入力部
28 電圧制御回路
Sin 内部信号
Sout 出力電圧信号
Vfb アナログ信号
Vin 入力信号
Vsrc 電源電圧
Claims (11)
- アナログ信号に応じた大きさの電源電圧を生成する電源装置から、当該電源電圧が供給される半導体集積回路であって、
前記電源装置が出力すべき前記電源電圧を示す出力電圧信号を前記アナログ信号として出力可能な出力部と、
前記出力部の出力インタフェースと同じ仕様の入力インタフェースを有し、当該半導体集積回路の外部から入力される、電圧を示す入力信号を受信可能な入力部と、
前記入力信号と当該半導体集積回路の動作に必要な電圧を示す動作電圧情報とに基づいて、前記出力電圧信号を生成する電圧制御回路とを備えている
ことを特徴とする半導体集積回路。 - 請求項1の半導体集積回路において、
前記電源電圧を受ける入力端子と、
前記入力端子に接続され、当該半導体集積回路内部の各部に前記電源電圧を分配する内部配線とを備え、
前記電圧制御回路は、前記内部配線の電圧に基づいて前記動作電圧情報を生成する
ことを特徴とする半導体集積回路。 - 請求項2の半導体集積回路において、
前記内部配線の電圧をモニタする電圧モニタ回路を備え、
前記電圧制御回路は、前記電圧モニタ回路のモニタ結果に基づいて前記動作電圧情報を生成する
ことを特徴とする半導体集積回路。 - 請求項1の半導体集積回路において、
当該半導体集積回路のプロセスをモニタするプロセスモニタ回路を備え、
前記電圧制御回路は、前記プロセスモニタ回路のモニタ結果に基づいて前記動作電圧情報を生成する
ことを特徴とする半導体集積回路。 - 請求項1の半導体集積回路において、
当該半導体集積回路の温度をモニタする温度モニタ回路を備え、
前記電圧制御回路は、前記温度モニタ回路のモニタ結果に基づいて前記動作電圧情報を生成する
ことを特徴とする半導体集積回路。 - 請求項1乃至5のうちいずれか1つの半導体集積回路において、
前記入力部は、アナログの前記入力信号をデジタルの内部信号に変換して出力するものであり、
前記出力部は、デジタルの前記出力電圧信号を前記アナログ信号に変換して出力するものであり、
前記電圧制御回路は、前記内部信号とデジタルの前記動作電圧情報とを比較し、当該比較結果を前記出力電圧信号として出力する
ことを特徴とする半導体集積回路。 - 請求項1の複数の半導体集積回路と、
1つの前記電源装置とを備えた電源制御システムであって、
前記複数の半導体集積回路のうち第1および第2の半導体集積回路について、
前記第1の半導体集積回路の前記入力部は、前記第2の半導体集積回路の前記出力部に接続され、
前記第1の半導体集積回路の前記出力部は、前記電源装置に接続されている
ことを特徴とする電源制御システム。 - 請求項7の電源制御システムにおいて、
前記複数の半導体集積回路は縦続接続されており、
後段の前記半導体集積回路の前記入力部は、前段の前記半導体集積回路の前記出力部に接続され、かつ当該出力部から出力された前記アナログ信号を前記入力信号として受信し、
初段以外のいずれか1つの前記半導体集積回路の前記出力部は、前記電源装置に接続されている
ことを特徴とする電源制御システム。 - 請求項8の電源制御システムにおいて、
最終段の前記半導体集積回路の前記出力部は、前記電源装置に接続されている
ことを特徴とする電源制御システム。 - 請求項7の電源制御システムにおいて、
前記複数の半導体集積回路はツリー状に接続されており、
葉ノード以外のノードに位置する前記半導体集積回路の前記入力部は、当該ノードの子ノードに位置する前記半導体集積回路の前記出力部に接続され、かつ当該出力部から出力された前記アナログ信号を前記入力信号として受信し、
葉ノード以外のいずれか1つのノードに位置する前記半導体集積回路の前記出力部は、前記電源装置に接続されており、
子ノードを有するノードに位置する前記半導体集積回路は、当該子ノードの数に応じた数の前記入力部を有する
ことを特徴とする電源制御システム。 - 請求項10の電源制御システムにおいて、
根ノードに位置する前記半導体集積回路の前記出力部は、前記電源装置に接続されている
ことを特徴とする電源制御システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013175415 | 2013-08-27 | ||
JP2013175415 | 2013-08-27 | ||
PCT/JP2014/003386 WO2015029293A1 (ja) | 2013-08-27 | 2014-06-24 | 半導体集積回路および複数の半導体集積回路を備えた電源制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2015029293A1 true JPWO2015029293A1 (ja) | 2017-03-02 |
Family
ID=52585893
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015533943A Pending JPWO2015029293A1 (ja) | 2013-08-27 | 2014-06-24 | 半導体集積回路および複数の半導体集積回路を備えた電源制御システム |
Country Status (3)
Country | Link |
---|---|
US (2) | US9766640B2 (ja) |
JP (1) | JPWO2015029293A1 (ja) |
WO (1) | WO2015029293A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11416050B2 (en) * | 2017-05-08 | 2022-08-16 | Octavo Systems Llc | Component communications in system-in-package systems |
KR102211122B1 (ko) | 2018-12-20 | 2021-02-02 | 삼성전자주식회사 | 스토리지 장치 및 스토리지 시스템 |
US11747843B1 (en) * | 2022-04-11 | 2023-09-05 | Micron Technology, Inc. | Power supply voltage drop compensation |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06175738A (ja) * | 1992-12-09 | 1994-06-24 | Hitachi Ltd | 電圧調整方式及び電圧マージン試験方式 |
JP2009165250A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Electric Works Co Ltd | 直流配電システム |
JP2011238741A (ja) * | 2010-05-10 | 2011-11-24 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた電圧制御装置 |
WO2012004935A1 (ja) * | 2010-07-08 | 2012-01-12 | パナソニック株式会社 | 半導体集積回路およびそれを備えた電子機器 |
JPWO2010109956A1 (ja) * | 2009-03-27 | 2012-09-27 | 株式会社日立製作所 | 蓄電装置 |
JP2013200858A (ja) * | 2012-03-23 | 2013-10-03 | Lsi Corp | シリアル・インターフェースを使用した適応電圧スケーリング |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9541604B2 (en) * | 2013-04-29 | 2017-01-10 | Ge Intelligent Platforms, Inc. | Loop powered isolated contact input circuit and method for operating the same |
-
2014
- 2014-06-24 WO PCT/JP2014/003386 patent/WO2015029293A1/ja active Application Filing
- 2014-06-24 JP JP2015533943A patent/JPWO2015029293A1/ja active Pending
-
2016
- 2016-02-25 US US15/053,783 patent/US9766640B2/en active Active
-
2017
- 2017-08-09 US US15/673,197 patent/US9880572B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06175738A (ja) * | 1992-12-09 | 1994-06-24 | Hitachi Ltd | 電圧調整方式及び電圧マージン試験方式 |
JP2009165250A (ja) * | 2007-12-28 | 2009-07-23 | Panasonic Electric Works Co Ltd | 直流配電システム |
JPWO2010109956A1 (ja) * | 2009-03-27 | 2012-09-27 | 株式会社日立製作所 | 蓄電装置 |
JP2011238741A (ja) * | 2010-05-10 | 2011-11-24 | Renesas Electronics Corp | 半導体集積回路及びそれを備えた電圧制御装置 |
WO2012004935A1 (ja) * | 2010-07-08 | 2012-01-12 | パナソニック株式会社 | 半導体集積回路およびそれを備えた電子機器 |
JP2013200858A (ja) * | 2012-03-23 | 2013-10-03 | Lsi Corp | シリアル・インターフェースを使用した適応電圧スケーリング |
Also Published As
Publication number | Publication date |
---|---|
US9766640B2 (en) | 2017-09-19 |
US20170336816A1 (en) | 2017-11-23 |
WO2015029293A1 (ja) | 2015-03-05 |
US20160179111A1 (en) | 2016-06-23 |
US9880572B2 (en) | 2018-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10587250B2 (en) | Current-starving in tunable-length delay (TLD) circuits employable in adaptive clock distribution (ACD) systems for compensating supply voltage droops in integrated circuits (ICs) | |
TWI590068B (zh) | 可重組態傳輸器 | |
JP2019517763A (ja) | 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 | |
US20170185125A1 (en) | Electronic device | |
US8179181B2 (en) | Power-mode-aware clock tree and synthesis method thereof | |
JP6872016B2 (ja) | 車両制御装置 | |
US9880572B2 (en) | Semiconductor integrated circuit and power supply control system provided with a plurality of semiconductor integrated circuits | |
US9948186B2 (en) | Master-slave digital voltage regulators | |
US7619396B2 (en) | Thermal dissipation improved power supply arrangement and control method thereof | |
KR20130032505A (ko) | 반도체 시스템 | |
CN108897711B (zh) | 应用于两线制总线的模拟前端装置 | |
US20160132071A1 (en) | Clock tree circuit and memory controller | |
KR101052284B1 (ko) | 파워 시퀀스/클록 타이밍 제어 장치 | |
US20080201584A1 (en) | Semiconductor intergrated circuit and method for controlling semiconductor intergrated circuit | |
JP6950187B2 (ja) | 回路装置、電子機器及びケーブルハーネス | |
JP2010142077A (ja) | 多並列電源装置 | |
WO2017156838A1 (zh) | 液晶面板驱动系统中的切角电路 | |
KR20130122924A (ko) | Avs 마스터 슬레이브 | |
US10148446B2 (en) | Electronic device and method for supplying power over ethernet | |
CN108767967B (zh) | 一种通信设备、电源模块及其处理方法 | |
US9344789B2 (en) | Digital microphone interface supporting multiple microphones | |
KR20100125964A (ko) | 전원공급장치 및 상기 전원공급장치를 이용하는 초음파 시스템 | |
WO2014024263A1 (ja) | クロック分配回路 | |
US10037012B2 (en) | Power supply device, power supply control method for the same, and recording medium | |
KR101387981B1 (ko) | PoE(Power over Ethernet)를 이용하여 전력을 제공하기 위한 방법, 장치, 시스템 및 컴퓨터 판독 가능한 기록 매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170510 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180731 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190924 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200331 |