JP2010142077A - 多並列電源装置 - Google Patents

Abstract

【課題】多数の電源ブロックを並列接続した場合においても、耐ノイズ性が高く、動作が安定であり、制御応答の速い多並列電源装置を得る。
【解決手段】複数の電流制御型電源ブロック１ａ、１ｂ、・・・１ｎを並列接続し、電流指令値は出力電圧をフィードバックして制御する。電圧フィードバック信号の高周波成分は各々の電源ブロック１ａ、１ｂ、・・・１ｎ毎に設けられたローカルフィードバック経路１８を介して伝送する一方、電圧フィードバック信号の低周波成分は複数の電源ブロック１ａ、１ｂ、・・・１ｎに共通して設けられたグローバルフィードバック経路１９を介して伝送する。
【選択図】図１

Description

この発明は多並列電源装置に係り、特に、複数の電源ブロックを並列に接続し、出力の増大を図る多並列電源装置に関するものである。

従来、複数の電源ブロックを並列に接続し、同じ負荷を分担して受け持つ並列スイッチングレギュレータ装置が公知である。この並列スイッチングレギュレータ装置においては、１つの主（マスター）電源ブロックとｎ個の従（スレーブ）電源ブロックが備えられており、マスター電源ブロックは、出力電圧を基準電圧と比較して制御信号（エラー信号）を発生し、このエラー信号は全てのスレーブ電源ブロックに送られる。そして、それぞれの電源ブロックに設けられた基本電流モード制御回路により、それぞれの電源ブロックの出力電流を負荷電流の１／ｎに制御することにより、電源ブロック間の電流平衡を保つものである（例えば、特許文献１参照）。

特開平１−１２９７１８号公報（「発明の概要」の欄、図１）

上記特許文献１に開示されている電源装置においては、上述のようにマスター電源ブロックから、全てのスレーブ電源ブロックにエラー信号を送っており、多数の電源ブロックを並列に接続する場合、エラー信号線が複数の電源ブロックに亘って長い距離配線されるので、エラー信号にノイズが乗り、動作が不安定になる課題があった。

エラー信号をデジタル信号によって伝送すれば、ノイズによる誤動作の可能性は低くなると考えられるが、機器間のデジタル信号による通信は一般的にアナログ信号に比べて遅く、その結果制御応答が遅くなり、例えば負荷電流に急激な変動があった場合などに、出力電圧が大きく変動することになる。

この発明は、このような課題を解決するためになされたもので、多数の電源ブロックを並列接続した場合においても、耐ノイズ性が高く、動作が安定であり、制御応答の速い多並列電源装置を得ることを目的とするものである。

上記課題を解決するために、この発明に係る多並列電源装置は、並列接続され、フィードバック信号に基づいてフィードバック制御が行われる複数の電源ブロックを備えた多並列電源装置であって、上記多並列電源装置から出力される電気量を検出する電気量検出手段と、上記複数の電源ブロックのそれぞれに設けられたローカルフィードバック経路と、上記複数の電源ブロックに共通して設けられたグローバルフィードバック経路と、を備え、上記電気量に基づく電気信号は、上記ローカルフィードバック経路および上記グローバルフィードバック経路に分岐して伝送されて上記フィードバック信号となり、上記グローバルフィードバック経路を伝送される電気信号の周波数分布の中心周波数は、上記ローカルフィードバック経路を伝送される電気信号の周波数分布の中心周波数よりも低いことを特徴とするものである。

この発明に係る多並列電源装置によれば、多数の電源ブロックを並列に接続した場合であっても、耐ノイズ性が高く、急激な負荷変動に対して高速に応答しつつ、電源ブロック間の電流バランスを確保することができる。

以下、添付の図面を参照して、この発明に係る多並列電源装置について好適な実施の形態を説明する。なお、これらの実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、この発明の実施の形態１に係る多並列電源装置の回路構成を示す図である。図１に示すように、実施の形態１に係る多並列電源装置は、ｎ個（ｎは２以上の自然数）の互いに並列に接続された電源ブロック１ａ、１ｂ、・・・１ｎと、１個のホスト制御手段、即ち、ホスト制御回路２により構成されている。ここで、電源ブロック１ａ、１ｂ、・・・１ｎとは、後述する電力回路３と制御回路４とダイオード７を含む回路単位であり、並列電源の形態としては、それぞれが筐体に収められた電源装置を電源ブロック１ａ、１ｂ、・・・１ｎとしてそれらを複数個並べて並列接続したものや、１枚または複数枚の基板に実装された電源ブロック１ａ、１ｂ、・・・１ｎを複数個まとめて共通の筐体に収めたもの、あるいは、１枚の基板上に複数の電源回路ブロック１ａ、１ｂ、・・・１ｎを実装して基板内で並列接続したものなど、種々の実装形態が考えられる。なお、電源ブロック１ａ、１ｂ、・・・１ｎは、フィードバック信号に基づいてフィードバック制御が行われる。

それぞれの電源ブロック１ａ、１ｂ、・・・１ｎは、前述のように、電力を変換する回路ブロックである電力回路３、制御回路４、およびダイオード７により構成されるが、電力回路３にはＦＥＴなどのスイッチ素子５を含む降圧チョッパ型スイッチング電源回路を用いている。降圧チョッパ型スイッチング電源回路は一般的に知られたものであるので、ここでは説明を省略する。なお、後述するように、電力回路３は降圧チョッパ型スイッチング電源回路以外の他の電源回路でも構わない。

電源ブロック１ａ、１ｂ、・・・１ｎの入力端６は、直流電源に接続され、その電圧はそれぞれの電源ブロック１ａ、１ｂ、・・・１ｎに並列に印加される。それぞれの電力回路３の出力は、それぞれのダイオード７を介して電源ブロック１ａ、１ｂ、・・・１ｎから出力され、出力端８で他の電源ブロックの出力と接続される。それぞれの電源ブロック１ａ、１ｂ、・・・１ｎは、並列に接続されている。それぞれの電力回路３の出力側に設けられるダイオード７は、他の電源ブロックから電流が逆流するのを防ぐためのものである。

制御回路４は、電力回路３の出力電圧を、多並列電源装置の出力電圧を検出する電圧検出手段、即ち、電圧検出器２０により検出し、また、電力回路３の出力電流を電流検出手段、即ち、電流検出器１０により検出して、電力回路３に用いられるスイッチ素子５のオン・オフを制御するフィードバック制御を行うことにより、出力の電流や電圧を所定の値に保つ機能を有している。電圧検出器２０は、多並列電源装置から出力される出力電圧を電気量として検出する電気量検出手段として機能する。なお、電圧検出器２０の代わりに電流検出器を配置して、出力電流を電気量として検出してもよい。

また、制御回路４は、電圧検出器２０により検出された電圧や、電流検出器１０により検出された電流を、それぞれの指令値との差分を演算して誤差信号を生成する第１の減算手段である第１の減算器１１、第２の減算手段である第２の減算器１２と、第１の減算器１１の誤差信号に所定の周波数−ゲイン特性を持たせる比例調節手段または比例・微分調節手段からなる調節手段１３と、電力回路３に設けられたスイッチ素子５のオン・オフを制御するＰＷＭ信号を発生するＰＷＭ信号発生手段であるＰＷＭ信号発生器１４と、後述する加算手段である加算器１５と、デジタル／アナログ変換手段（以下、Ｄ／Ａ変換器という。）１６とを備えている。フィードバックループを用いた電源のＰＷＭ制御についても既知の技術であるので、以下、一般的な電源における制御方法と実施の形態１との違いを中心に詳しく動作を説明する。

ところで、定電圧出力の電源ブロックを多数並列に接続すると、電源ブロック毎の僅かな出力特性の違いにより、出力電流の電源ブロック間のばらつきが拡大し、特定の電源ブロックに過負荷がかかるという問題がしばしば発生する。そこで、実施の形態１においては、それぞれの電源ブロック１ａ、１ｂ、・・・１ｎを電流フィードバック型の電源とする方式を用いている。即ち、それぞれの電源ブロック１ａ、１ｂ、・・・１ｎにおいて、出力電流を電流検出器１０により検出し、これを電流フィードバック経路１７で伝送して第２の減算器１２において電流指令値と比較し、出力電流が所定の値となるようにＰＷＭ制御を行う。ここで、電流フィードバックの応答性と安定性を高めるため、第２の減算器１２とＰＷＭ信号発生器１４との間に、比例調整手段または比例積分調整手段または比例微分積分調整手段からなる第２の調整手段（図示せず）を挿入してもよい。さらに、出力電圧を電圧検出器２０により検出し、これをローカルフィードバック経路１８で伝送して第１の減算器１１において電圧指令値と比較し、上述の電流指令値にフィードバックする方式としている。これにより出力電圧を一定に保つことができる。

ここで、電圧フィードバックループを全ての電源ブロック１ａ、１ｂ、・・・１ｎに対して共通する１系統のみとし、全ての電源ブロック１ａ、１ｂ、・・・１ｎにおける電流指令値を同一の値とすれば、全ての電源ブロック１ａ、１ｂ、・・・１ｎの出力電流が同一となることが期待される。ところが、既述のように、電圧フィードバック経路をアナログ信号線により構成すると、ノイズによって動作が不安定となってしまう問題がある。また、電圧フィードバック経路をデジタル信号線により構成すると、機器間のデジタル信号による通信は一般的に遅いので、電源の電圧制御応答が遅くなる問題がある。

そこで、実施の形態１では、電圧フィードバック経路を、それぞれの電源ブロック１ａ、１ｂ、・・・１ｎ内で閉じたローカルフィードバック経路１８と、全ての電源ブロック１ａ、１ｂ、・・・１ｎに共通して設けられたグローバルフィードバック経路１９との２系統に分ける構成としている。そして、電圧検出器２０により検出された出力電圧は電気信号（フィードバック信号）として、ローカルフィードバック経路１８およびグローバルフィードバック経路１９に分岐して伝送される。ローカルフィードバック経路１８においては、ローカルフィードバック経路１８を伝送される電気信号の周波数分布の中心周波数が比較的高い周波数成分を、また、グローバルフィードバック経路１９においては、グローバルフィードバック経路１９を伝送される電気信号の周波数分布の中心周波数が比較的低い周波数の成分を伝送する構成としている。なお、比較的高い周波数と比較的低い周波数の境界は、電源毎に異なる設計的な事項であり一義的に決まるものではないが、一例として、数百〜数ｋＨｚを境に、比較的高い周波数と低い周波数に分かれると考えられる。

このように構成すると、急激な負荷変動に対してはローカルフィードバック経路１８により高速に応答しつつ、グローバルフィードバック経路１９により、電源ブロック１ａ、１ｂ、・・・１ｎ間の平均的な電流バランスを確保することができ、一部の電源ブロックに過負荷がかかるのを防止することができる。

具体的には、グローバルフィードバック経路１９においては、並列電源装置の出力端８にて、電圧検出器２０により検出した出力電圧を第３の減算手段である第３の減算器２１において電圧指令値と比較し、その差分信号をグローバルフィードバック経路１９の途中に設けた積分調節手段２２と、アナログ／デジタル変換手段（以下、Ａ／Ｄ変換器という。）２３を通してグローバルフィードバック信号として生成し、全ての電源ブロック１ａ、１ｂ、・・・１ｎに分配する。なお、第３の減算器２１、積分調節手段２２、およびＡ／Ｄ変換器２３により、ホスト制御回路２を構成している。また、本実施の形態において、減算器１１に入力する電圧指令値と減算器２１に入力する電圧指令値は同じ値である。

ローカルフィードバック経路１８においては、それぞれの電力回路３の出力電圧を検出し、制御回路４内の第１の減算器１１にて電圧指令値との差分を演算した後、ローカルフィードバック経路１８の途中に設けた比例調節手段または比例・微分調節手段からなる調節手段１３を通す。そして、加算器１５において、ローカルフィードバック経路１８の信号と、グローバルフィードバック経路１９の信号をＤ／Ａ変換器１６でアナログ信号に変換して加算することにより、元来の電圧フィードバック信号を復元し、電流指令値として用いる。この様子を図２に示している。

即ち、図２はグローバルフィードバック経路１９における制御信号とローカルフィードバック経路１８における制御信号との周波数特性を示す図である。この図２に示すように、積分調節手段２２を通したグローバルフィードバック信号は、信号の低周波成分を多く含み、比例調節手段または比例・微分調節手段からなる調節手段１３を通したローカルフィードバック信号は高周波成分をより多く含んだ信号となる。積分調節手段２２、比例調節手段または比例・微分調節手段からなる調節手段１３のゲインを適切に設定することにより、フィードバックループの安定性を確保できる点は、比例・積分・微分調節手段を用いた一般的な電源装置のフィードバック制御と同じである。

また、ローカルフィードバック経路１８を構成するハードウエアには、アナログ回路、または高速のデジタル回路を用いることにより、高速な処理が可能となる。高速のデジタル回路は、ＡＳＩＣ、またはＦＰＧＡ（Field Programmable Gate Array）やＣＰＬＤ（Complex Program Logic Device）などを用いた論理デジタル回路、またはマイコンやＤＳＰ（Digital Signal Processor）などの逐次処理デジタル回路を、単一素子あるいは同一基板上に載せられた複数の素子を協調動作させることにより実現できる。

一方、グローバルフィードバック経路１９においては、グローバルフィードバック信号をＡ／Ｄ変換器２３によりデジタル信号に変換し、比較的低速のデジタル信号によってそれぞれの電源ブロック１ａ、１ｂ、・・・１ｎに分配した後、それぞれの電源ブロック１ａ、１ｂ、・・・１ｎ内でＤ／Ａ変換器１６によって再びアナログ信号に戻すことにより実現できる。比較的低速なデジタル信号の接続方法としては、ＲＳ−２３２Ｃや、ＳＰＩ（Serial Peripheral Interface）、Ｉ２Ｃ（Inter-Integrated Circuit）などのシリアル通信方式や、ＧＰＩＢ（General Purpose Interface Bus）などのパラレル通信方式を用いることができる。このような、比較的低速のデジタル通信を用いることにより、耐ノイズ性を向上させることができる。グローバルフィードバック経路１９にて複数の電源ブロック１ａ、１ｂ、・・・１ｎに共通して１個設けられる回路は、ホスト制御回路２として独立して設けることにより、ｎ個の電源ブロック１ａ、１ｂ、・・・１ｎの仕様を共通化することが可能であり、生産管理コストを下げることができる。

以上のように、グローバルフィードバック経路１９とローカルフィードバック経路１８を有することにより、多数の電源ブロック１ａ、１ｂ、・・・１ｎを並列に接続したような場合であっても、急激な負荷変動に対して高速に応答しつつ、それぞれの電源ブロック１ａ、１ｂ、・・・１ｎ間の電流バランスを確保することができ、また、高いノイズ耐量を得ることができる。

なお、上記においては、グローバルフィードバック経路１９には、積分調節手段２２を通した信号を、また、ローカルフィードバック経路１８には、比例調節手段または比例・微分調節手段からなる調節手段１３を通した信号を用いた実施の形態について説明したが、グローバルフィードバック経路１９に、比例・積分調節手段を通した信号を、ローカルフィードバック経路１８に、微分調節手段を通した信号を用いても同様の効果を得ることができる。

また、上記においては、電力回路３の出力電圧を多並列電源装置の出力電圧を検出する電圧検出器２０により検出した場合について説明したが、図３に示すように、電圧検出器２０とは別に、各電源ブロック１ａ、１ｂ、・・・１ｎ内に電圧検出器９を設けて、各電源ブロック１ａ、１ｂ、・・・１ｎの電力回路３の出力電圧を検出し、この出力電圧を制御回路４内の第１の減算器１１にて電圧指令値との差分を演算した後、調節手段１３を通すようにしても同様の効果を得ることができる。

実施の形態２．
次に、実施の形態２に係る多並列電源装置について説明する。図４は、実施の形態２に係る多並列電源装置の回路構成を示す図である。
実施の形態１においては、ｎ個の等価な電源ブロック１ａ、１ｂ、・・・１ｎとホスト制御回路２を用いた多並列電源装置について説明したが、１個の電源ブロック１ａとホスト制御回路２とを一体化して、図４に示すように、マスター電源ブロック３０とし、他のｎ−１個の電源ブロックをスレーブ電源ブロック３０ａ、・・・３０ｎ−１として構成しても良い。

図４において、マスター電源ブロック３０には、個別の電源ブロックを制御する機能とホスト制御の機能とが制御回路３１に一体化して設けられている。この制御回路３１は、電力回路３の出力電圧を検出し、制御回路３１内の第１の減算器１１にて電圧指令値との差分を演算した後、比例・積分調節手段３２を通す。そして、比例・積分調節手段３２の出力信号と電流フィードバック経路１７の電流フィードバック信号との差分を第２の減算器１２で演算し、その差分値に基づいてＰＷＭ信号発生器１４がスイッチ素子５のオン・オフを制御するＰＷＭ信号を発生する。

また、制御回路３１内の第１の減算器１１で演算された電圧指令値との差分値は、積分調節手段２２を通すとともに、Ａ／Ｄ変換器２３によりデジタル信号に変換する。そして、比較的低速のデジタル信号によってそれぞれのスレーブ電源ブロック３０ａ・・・３０ｎ−１に分配した後、それぞれのスレーブ電源ブロック３０ａ、・・・３０ｎ−１内でＤ／Ａ変換器１６によって再びアナログ信号に戻される。なお、その他の構成については実施の形態１で説明したものと同等もしくは相当するものであり、同一符号を付すことによりその説明を省略する。

実施の形態２に係る多並列電源装置によれば、マスター電源ブロック３０とスレーブ電源ブロック３０ａ、・・・３０ｎ−１との、２種類の仕様の電源を用いる必要があるが、実施の形態１において説明した多並列電源装置で必要とされたホスト制御回路を別途設ける必要が無く、電源をシンプルに構成することができる。

実施の形態３．
次に、実施の形態３に係る多並列電源装置について説明する。図５は、実施の形態３に係る多並列電源装置の回路構成を示す図である。
実施の形態３に係る多並列電源装置は、図５に示すように、グローバルフィードバック経路１９の途中に設けたローパスフィルタ４０によって低周波成分を抜き出した信号をグローバルフィードバック信号として用い、ローカルフィードバック経路１８の途中に設けたハイパスフィルタ４１によって高周波成分を抜き出した信号をローカルフィードバック信号として用いたもので、その他の構成については実施の形態１で説明したものと同等もしくは相当するものであり、同一符号を付すことによりその説明を省略する。

上記の構成においても、実施の形態１に係る多並列電源装置と同様の効果を得ることができる。なお、この場合、グローバルフィードバック信号とローカルフィードバック信号を合成した後、改めて比例・積分調節手段または比例・積分・微分調節手段からなる調節手段４２を通すなどしてフィードバックゲインの周波数特性を調整する必要がある。

以上３つの実施形態について説明したが、その他、電圧フィードバック信号のうち、比較的低周波の成分を多く含む信号をグローバルフィードバック信号として用い、比較的高周波の成分を多く含む信号をローカルフィードバック信号として用いれば、上記各実施の形態と同等の効果を得ることが可能である。

また、制御回路を全てデジタル回路で構成したデジタル制御電源とすることが望ましく、デジタル制御電源とした場合は、電流検出器、および電圧検出器の出力をＡ／Ｄ変換し、デジタルデータとして制御回路に入力する。この場合、グローバルフィードバック経路にてそれぞれの電源ブロックに送る制御信号に対しては、改めてＡ／Ｄ変換、Ｄ／Ａ変換を行う必要が無くなる。また、電源ブロック間の制御回路におけるバラツキを減らすことができ、制御回路のバラツキに起因する出力電流のアンバランスを減らすことが可能となる。

また、それぞれの電源ブロックは、降圧型チョッパ方式のスイッチング電源を用いることとしたが、他の方式の電源、例えば昇圧チョッパ型、フォワード型、フライバック型、ハーフブリッジ型、フルブリッジ型、ＳＥＰＩＣ型などのスイッチング電源、あるいはリニアレギュレータでも、同様の制御方式を適用することが可能である。

この発明の実施の形態１に係る多並列電源装置の回路構成を示す図である。 この発明の実施の形態１に係る多並列電源装置のグローバルフィードバック経路における制御信号とローカルフィードバック経路における制御信号との周波数特性を示す図である。 この発明の実施の形態１に係る多並列電源装置の別の回路構成を示す図である。 この発明の実施の形態２に係る多並列電源装置の回路構成を示す図である。 この発明の実施の形態３に係る多並列電源装置の回路構成を示す図である。

符号の説明

１ａ、１ｂ、・・・１ｎ 電源ブロック
２ ホスト制御回路
３ 電力回路
４、３１ 制御回路
５ スイッチ素子
６ 入力端
７ ダイオード
８ 出力端
９ 第１の電圧検出器
１０ 電流検出器
１１ 第１の減算器
１２ 第２の減算器
１３、４２ 調節手段
１４ ＰＷＭ信号発生器
１５ 加算器
１６ Ｄ／Ａ変換器
１７ 電流フィードバック経路
１８ ローカルフィードバック経路
１９ グローバルフィードバック経路
２０ 第２の電圧検出器
２１ 第３の減算器
２２ 積分調節手段
２３ Ａ／Ｄ変換器
３０ マスター電源ブロック
３０ａ、・・・３０ｎ−１ スレーブ電源ブロック
３２ 比例・積分調節手段
４０ ローパスフィルタ
４１ ハイパスフィルタ

Claims (9)

1. 並列接続され、フィードバック信号に基づいてフィードバック制御が行われる複数の電源ブロックを備えた多並列電源装置であって、
   上記多並列電源装置から出力される電気量を検出する電気量検出手段と、
   上記複数の電源ブロックのそれぞれに設けられたローカルフィードバック経路と、
   上記複数の電源ブロックに共通して設けられたグローバルフィードバック経路と、
   を備え、
   上記電気量に基づく電気信号は、上記ローカルフィードバック経路および上記グローバルフィードバック経路に分岐して伝送されて上記フィードバック信号となり、
   上記グローバルフィードバック経路を伝送される電気信号の周波数分布の中心周波数は、上記ローカルフィードバック経路を伝送される電気信号の周波数分布の中心周波数よりも低いことを特徴とする多並列電源装置。
2. 上記電気量検出手段は、上記電気量として電圧または電流を検出することを特徴とする請求項１に記載の多並列電源装置。
3. 上記複数の電源ブロックのそれぞれに設けられ、上記複数の電源ブロックのそれぞれの出力電流を検出する電流検出手段を備え、上記出力電流および上記電気量に基づいてフィードバック制御が行われることを特徴とする請求項１または請求項２に記載の多並列電源装置。
4. 上記グローバルフィードバック経路を介して伝送される電気信号は、上記グローバルフィードバック経路の途中でデジタル信号に変換されることを特徴とする請求項１〜請求項３の何れか一項に記載の多並列電源装置。
5. 上記グローバルフィードバック経路の途中に設けた積分調節手段と、
   上記ローカルフィードバック経路の途中に設けた比例調節手段または比例・微分調節手段と、
   を備えたことを特徴とする請求項１〜請求項４の何れか一項に記載の多並列電源装置。
6. 上記グローバルフィードバック経路の途中に設けた比例・積分調節手段と、
   上記ローカルフィードバック経路の途中に設けた比例・微分調節手段と、を備えたことを特徴とする請求項１〜請求項４の何れか一項に記載の多並列電源装置。
7. 上記グローバルフィードバック経路の途中に設けたローパスフィルタと、
   上記ローカルフィードバック経路の途中に設けたハイパスフィルタと、
   上記ローパスフィルタを通した信号と上記ハイパスフィルタを通した信号との合成信号を通過させる比例・積分調節手段または比例・積分・微分調節手段と、
   を備えたことを特徴とする請求項１〜請求項４の何れか一項に記載の多並列電源装置。
8. 上記グローバルフィードバック経路は、上記複数の電源ブロックとは別に設けられたホスト制御ブロックを介して上記複数の電源ブロックに分配される経路であることを特徴とする請求項１〜請求項７の何れか一項に記載の多並列電源装置。
9. 上記複数の電源ブロックは、１つのマスター電源ブロックと他のスレーブ電源ブロックとによって構成され、上記グローバルフィードバック経路は、上記マスター電源ブロックを起点として、上記他のスレーブ電源ブロックに分配される経路であることを特徴とする請求項１〜請求項４の何れか一項に記載の多並列電源装置。

Images