JP2019517763A - 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 - Google Patents
供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 Download PDFInfo
- Publication number
- JP2019517763A JP2019517763A JP2018561734A JP2018561734A JP2019517763A JP 2019517763 A JP2019517763 A JP 2019517763A JP 2018561734 A JP2018561734 A JP 2018561734A JP 2018561734 A JP2018561734 A JP 2018561734A JP 2019517763 A JP2019517763 A JP 2019517763A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- signal
- response
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Dc-Dc Converters (AREA)
- Power Sources (AREA)
- Pens And Brushes (AREA)
- Amplifiers (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
Description
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
[C1]
適応型電圧変調回路であって、
負荷回路に供給される供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
前記ドループ検出信号に応答して、前記負荷回路に供給される負荷クロック信号を調整するように構成されたクロック調整回路
を備える供給電圧ドループ検出および緩和回路と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
を備える供給電圧調整回路と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
を行うように構成された供給電圧コントローラ回路と
を備える適応型電圧変調回路。
[C2]
前記電圧上方調整回路は、前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
前記電圧下方調整回路は、前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
C1に記載の適応型電圧変調回路。
[C3]
前記電圧上方調整回路は、前記供給電圧が上方に調整されていることを供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
前記電圧下方調整回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
C1に記載の適応型電圧変調回路。
[C4]
前記カウンタ回路は、前記供給電圧が上方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
C3に記載の適応型電圧変調回路。
[C5]
前記カウンタ回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
C3に記載の適応型電圧変調回路。
[C6]
前記カウンタ回路は、前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするように構成される、
C1に記載の適応型電圧変調回路。
[C7]
前記カウンタ回路は、
前記ドループ検出信号がアクティブ状態である上方調整期間中の前記基準クロック信号の各サイクルに応答して上方調整カウントをインクリメントすることと、
前記ドループ検出信号がアクティブ状態である下方調整期間中の前記基準クロック信号の各サイクルに応答して下方調整カウントをインクリメントすることと
を行うようにさらに構成される、
C1に記載の適応型電圧変調回路。
[C8]
前記カウンタ回路は、
第1の入力ノードと、
第2の入力ノードと、
第1の出力ノードと、
第2の出力ノードと、
を備え、前記カウンタ回路は、
前記カウンタ回路の前記第1の入力ノード上で前記ドループ検出信号を受けることと、
前記カウンタ回路の前記第2の入力ノード上で前記基準クロック信号を受けることと、
前記カウンタ回路の前記第1の出力ノード上で前記上方調整カウントを示すアップカウント信号を供給することと、
前記カウンタ回路の前記第2の出力ノード上で前記下方調整カウントを示すダウンカウント信号を供給することと
を行うように構成される、
C7に記載の適応型電圧変調回路。
[C9]
前記供給電圧調整回路は、
出力ノードを備える上方調整レジスタであって、
前記上方調整閾値を記憶することと、
前記上方調整レジスタの前記出力ノード上で前記上方調整閾値を供給することと
を行うように構成された上方調整レジスタと、
出力ノードを備える下方調整レジスタであって、
前記下方調整閾値を記憶することと、
前記下方調整レジスタの前記出力ノード上で前記下方調整閾値を供給することと
を行うように構成された下方調整レジスタと
をさらに備える、C8に記載の適応型電圧変調回路。
[C10]
前記電圧上方調整回路は、
前記カウンタ回路の前記第1の出力ノードに電気的に結合された第1の入力ノードと、
前記上方調整レジスタの前記出力ノードに電気的に結合された第2の入力ノードと、
前記供給電圧コントローラ回路の第1の入力ノードに電気的に結合された出力ノードと
を備え、
前記電圧上方調整回路は、前記電圧上方調整回路の前記出力ノード上で前記電圧上方調整信号を供給するように構成され、
前記電圧下方調整回路は、
前記カウンタ回路の前記第2の出力ノードに電気的に結合された第1の入力ノードと、
前記下方調整レジスタの前記出力ノードに電気的に結合された第2の入力ノードと、
前記供給電圧コントローラ回路の第2の入力ノードに電気的に結合された出力ノードと
を備え、
前記電圧下方調整回路は、前記電圧下方調整回路の前記出力ノード上で前記電圧下方調整信号を供給するように構成される、
C9に記載の適応型電圧変調回路。
[C11]
前記供給電圧ドループ検出および緩和回路は、出力ノードを備えるドループ閾値レジスタであって、
前記ドループ閾値電圧のデジタル表現であるデジタル閾値信号を記憶することと、
前記ドループ閾値レジスタの前記出力ノード上で前記デジタル閾値信号を供給することと
を行うように構成されたドループ閾値レジスタ
をさらに備える、
C1に記載の適応型電圧変調回路。
[C12]
前記供給電圧ドループ検出および緩和回路は、
前記ドループ閾値レジスタの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるデジタル/アナログ変換器(DAC)
をさらに備え、
前記DACは、前記DACの前記出力ノード上で前記ドループ閾値電圧を供給するように構成され、
ここにおいて、前記検出回路は、
前記DACの前記出力ノードに電気的に結合された第1の入力ノード、
前記供給電圧に電気的に結合された第2の入力ノード、および
出力ノード
を備えるコンパレータ回路
を備え、
前記コンパレータ回路は、前記コンパレータ回路の前記出力ノード上で前記ドループ検出信号を供給するように構成され、ここにおいて、
前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より大きいことに応答して、アクティブ状態に遷移し、
前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態に遷移する、
C11に記載の適応型電圧変調回路。
[C13]
前記クロック調整回路は、
ルートクロック信号を受ける第1の入力ノードと、
前記コンパレータ回路の前記出力ノードに電気的に結合された第2の入力ノードと、
出力ノードと
を備え、
前記クロック調整回路は、前記クロック調整回路の前記出力ノード上で前記負荷クロック信号を供給するように構成され、ここにおいて、前記負荷クロック信号は、前記ルートクロック信号に基づく、
C12に記載の適応型電圧変調回路。
[C14]
前記クロック調整回路は、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させることと、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させることと
を行うように構成されることによって、前記負荷クロック信号を調整するように構成される、C13に記載の適応型電圧変調回路。
[C15]
前記検出回路は、前記供給電圧によって電力供給されるクリティカルパス電圧監視回路を備え、前記クリティカルパス電圧監視回路は、
入力ノード、および
出力ノード、
を備える、ルートクロック信号によってクロックされるように構成された第1のフリップフロップ回路と
前記第1のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるバッファと、
前記バッファの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるインバータと
を備える第1のパスと、
前記インバータの前記出力ノードに電気的に結合された第1の入力ノードと、
イネーブル信号を受けるように構成された第2の入力ノードと、
前記第1のフリップフロップ回路の前記出力ノードに電気的に結合された出力ノードと
を備えるANDベースゲートと、
前記ANDベースゲートの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備える、前記ルートクロック信号によってクロックされるように構成された第2のフリップフロップ回路と、
複数の直列接続されたバッファと
を備える第2のパスと、ここにおいて、
前記複数の直列接続されたバッファのうちの第1のバッファは、前記第2のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノードを備え、
前記複数の直列接続されたバッファのうちの最後のバッファは、出力ノードを備える、
前記第1のパスの前記バッファの前記出力ノードに電気的に結合された第1の入力ノード、
前記第2のパスの前記複数の直列接続されたバッファのうちの前記最後のバッファの前記出力ノードに電気的に結合された第2の入力ノード、および
XORベースゲートが出力信号を供給するように構成される出力ノード
を備える前記XORベースゲートと、
前記XORベースゲートの前記出力ノードに電気的に結合された入力ノード、および
フリップフロップ回路が前記ドループ検出信号を供給するように構成される出力ノード、
を備える、前記ルートクロック信号によってクロックされるように構成された前記フリップフロップ回路と
を備える、C1に記載の適応型電圧変調回路。
[C16]
集積回路(IC)に統合されたC1に記載の適応型電圧変調回路。
[C17]
セットトップボックス、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全世界測位システム(GPS)デバイス、モバイル電話、セルラ電話、スマートフォン、セッション開始プロトコル(SIP)電話、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、ウェアラブルなコンピューティングデバイス、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、航空電子工学システム、ドローン、およびマルチコプタからなるグループから選択されたデバイスに統合された、C1に記載の適応型電圧変調回路。
[C18]
適応型電圧変調回路であって、
供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するための手段と、
前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整するための手段と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするための手段と、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するための手段と、
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するための手段と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させるための手段と、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させるための手段と
を備える適応型電圧変調回路。
[C19]
前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するための手段と、
前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するための手段と
をさらに備える、C18に記載の適応型電圧変調回路。
[C20]
前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするための手段をさらに備える、C18に記載の適応型電圧変調回路。
[C21]
デジタル閾値信号に基づいて前記ドループ閾値電圧を生成するための手段をさらに備え、ここにおいて、前記デジタル閾値信号は、前記適応型電圧変調回路のレジスタに記憶されている前記ドループ閾値電圧のデジタル表現である、C18に記載の適応型電圧変調回路。
[C22]
前記供給電圧と前記ドループ閾値電圧との比較を実行するための手段と、
前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成するための手段と
をさらに備える、C18に記載の適応型電圧変調回路。
[C23]
前記負荷クロック信号を調整するための前記手段は、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させるための手段と、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させるための手段と
を備える、C22に記載の適応型電圧変調回路。
[C24]
供給電圧を適応的に変調するための方法であって、
供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成することと、
前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整することと、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントすることと、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成することと、
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成することと、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
を備える方法。
[C25]
前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成することと、
前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成することと
をさらに備える、C24に記載の方法。
[C26]
前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットすることをさらに備える、C24に記載の方法。
[C27]
デジタル閾値信号に基づいて前記ドループ閾値電圧を生成することをさらに備え、ここにおいて、前記デジタル閾値信号は、前記ドループ閾値電圧のデジタル表現である、C24に記載の方法。
[C28]
前記ドループ検出信号を生成することは、
前記供給電圧と前記ドループ閾値電圧との比較を実行することと、
前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成することと
を備える、C24に記載の方法。
[C29]
前記負荷クロック信号を調整することは、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態であることに応答して、前記負荷クロック信号の前記周波数を減少させることと、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態であることことに応答して、前記負荷クロック信号の前記周波数を増加させることと
を備える、C28に記載の方法。
[C30]
プロセッサベースシステムであって、
プロセッサと、
前記プロセッサに供給電圧を供給するように構成された電力管理回路と、
適応型電圧変調回路と
を備え、前記適応型電圧変調回路は、
前記供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
前記ドループ検出信号に応答して、前記プロセッサに供給される負荷クロック信号を調整するように構成されたクロック調整回路
を備える供給電圧ドループ検出および緩和回路と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
を備える供給電圧調整回路と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を減少させることと
を行せるように構成された供給電圧コントローラ回路と
を備える、プロセッサベースシステム。
Claims (30)
- 適応型電圧変調回路であって、
負荷回路に供給される供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
前記ドループ検出信号に応答して、前記負荷回路に供給される負荷クロック信号を調整するように構成されたクロック調整回路
を備える供給電圧ドループ検出および緩和回路と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
を備える供給電圧調整回路と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
を行うように構成された供給電圧コントローラ回路と
を備える適応型電圧変調回路。 - 前記電圧上方調整回路は、前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
前記電圧下方調整回路は、前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
請求項1に記載の適応型電圧変調回路。 - 前記電圧上方調整回路は、前記供給電圧が上方に調整されていることを供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
前記電圧下方調整回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
請求項1に記載の適応型電圧変調回路。 - 前記カウンタ回路は、前記供給電圧が上方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
請求項3に記載の適応型電圧変調回路。 - 前記カウンタ回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
請求項3に記載の適応型電圧変調回路。 - 前記カウンタ回路は、前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするように構成される、
請求項1に記載の適応型電圧変調回路。 - 前記カウンタ回路は、
前記ドループ検出信号がアクティブ状態である上方調整期間中の前記基準クロック信号の各サイクルに応答して上方調整カウントをインクリメントすることと、
前記ドループ検出信号がアクティブ状態である下方調整期間中の前記基準クロック信号の各サイクルに応答して下方調整カウントをインクリメントすることと
を行うようにさらに構成される、
請求項1に記載の適応型電圧変調回路。 - 前記カウンタ回路は、
第1の入力ノードと、
第2の入力ノードと、
第1の出力ノードと、
第2の出力ノードと、
を備え、前記カウンタ回路は、
前記カウンタ回路の前記第1の入力ノード上で前記ドループ検出信号を受けることと、
前記カウンタ回路の前記第2の入力ノード上で前記基準クロック信号を受けることと、
前記カウンタ回路の前記第1の出力ノード上で前記上方調整カウントを示すアップカウント信号を供給することと、
前記カウンタ回路の前記第2の出力ノード上で前記下方調整カウントを示すダウンカウント信号を供給することと
を行うように構成される、
請求項7に記載の適応型電圧変調回路。 - 前記供給電圧調整回路は、
出力ノードを備える上方調整レジスタであって、
前記上方調整閾値を記憶することと、
前記上方調整レジスタの前記出力ノード上で前記上方調整閾値を供給することと
を行うように構成された上方調整レジスタと、
出力ノードを備える下方調整レジスタであって、
前記下方調整閾値を記憶することと、
前記下方調整レジスタの前記出力ノード上で前記下方調整閾値を供給することと
を行うように構成された下方調整レジスタと
をさらに備える、請求項8に記載の適応型電圧変調回路。 - 前記電圧上方調整回路は、
前記カウンタ回路の前記第1の出力ノードに電気的に結合された第1の入力ノードと、
前記上方調整レジスタの前記出力ノードに電気的に結合された第2の入力ノードと、
前記供給電圧コントローラ回路の第1の入力ノードに電気的に結合された出力ノードと
を備え、
前記電圧上方調整回路は、前記電圧上方調整回路の前記出力ノード上で前記電圧上方調整信号を供給するように構成され、
前記電圧下方調整回路は、
前記カウンタ回路の前記第2の出力ノードに電気的に結合された第1の入力ノードと、
前記下方調整レジスタの前記出力ノードに電気的に結合された第2の入力ノードと、
前記供給電圧コントローラ回路の第2の入力ノードに電気的に結合された出力ノードと
を備え、
前記電圧下方調整回路は、前記電圧下方調整回路の前記出力ノード上で前記電圧下方調整信号を供給するように構成される、
請求項9に記載の適応型電圧変調回路。 - 前記供給電圧ドループ検出および緩和回路は、出力ノードを備えるドループ閾値レジスタであって、
前記ドループ閾値電圧のデジタル表現であるデジタル閾値信号を記憶することと、
前記ドループ閾値レジスタの前記出力ノード上で前記デジタル閾値信号を供給することと
を行うように構成されたドループ閾値レジスタ
をさらに備える、
請求項1に記載の適応型電圧変調回路。 - 前記供給電圧ドループ検出および緩和回路は、
前記ドループ閾値レジスタの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるデジタル/アナログ変換器(DAC)
をさらに備え、
前記DACは、前記DACの前記出力ノード上で前記ドループ閾値電圧を供給するように構成され、
ここにおいて、前記検出回路は、
前記DACの前記出力ノードに電気的に結合された第1の入力ノード、
前記供給電圧に電気的に結合された第2の入力ノード、および
出力ノード
を備えるコンパレータ回路
を備え、
前記コンパレータ回路は、前記コンパレータ回路の前記出力ノード上で前記ドループ検出信号を供給するように構成され、ここにおいて、
前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より大きいことに応答して、アクティブ状態に遷移し、
前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態に遷移する、
請求項11に記載の適応型電圧変調回路。 - 前記クロック調整回路は、
ルートクロック信号を受ける第1の入力ノードと、
前記コンパレータ回路の前記出力ノードに電気的に結合された第2の入力ノードと、
出力ノードと
を備え、
前記クロック調整回路は、前記クロック調整回路の前記出力ノード上で前記負荷クロック信号を供給するように構成され、ここにおいて、前記負荷クロック信号は、前記ルートクロック信号に基づく、
請求項12に記載の適応型電圧変調回路。 - 前記クロック調整回路は、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させることと、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させることと
を行うように構成されることによって、前記負荷クロック信号を調整するように構成される、請求項13に記載の適応型電圧変調回路。 - 前記検出回路は、前記供給電圧によって電力供給されるクリティカルパス電圧監視回路を備え、前記クリティカルパス電圧監視回路は、
入力ノード、および
出力ノード、
を備える、ルートクロック信号によってクロックされるように構成された第1のフリップフロップ回路と
前記第1のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるバッファと、
前記バッファの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるインバータと
を備える第1のパスと、
前記インバータの前記出力ノードに電気的に結合された第1の入力ノードと、
イネーブル信号を受けるように構成された第2の入力ノードと、
前記第1のフリップフロップ回路の前記出力ノードに電気的に結合された出力ノードと
を備えるANDベースゲートと、
前記ANDベースゲートの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備える、前記ルートクロック信号によってクロックされるように構成された第2のフリップフロップ回路と、
複数の直列接続されたバッファと
を備える第2のパスと、ここにおいて、
前記複数の直列接続されたバッファのうちの第1のバッファは、前記第2のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノードを備え、
前記複数の直列接続されたバッファのうちの最後のバッファは、出力ノードを備える、
前記第1のパスの前記バッファの前記出力ノードに電気的に結合された第1の入力ノード、
前記第2のパスの前記複数の直列接続されたバッファのうちの前記最後のバッファの前記出力ノードに電気的に結合された第2の入力ノード、および
XORベースゲートが出力信号を供給するように構成される出力ノード
を備える前記XORベースゲートと、
前記XORベースゲートの前記出力ノードに電気的に結合された入力ノード、および
フリップフロップ回路が前記ドループ検出信号を供給するように構成される出力ノード、
を備える、前記ルートクロック信号によってクロックされるように構成された前記フリップフロップ回路と
を備える、請求項1に記載の適応型電圧変調回路。 - 集積回路(IC)に統合された請求項1に記載の適応型電圧変調回路。
- セットトップボックス、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全世界測位システム(GPS)デバイス、モバイル電話、セルラ電話、スマートフォン、セッション開始プロトコル(SIP)電話、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、ウェアラブルなコンピューティングデバイス、デスクトップコンピュータ、携帯情報端末(PDA)、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク(DVD)プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、航空電子工学システム、ドローン、およびマルチコプタからなるグループから選択されたデバイスに統合された、請求項1に記載の適応型電圧変調回路。
- 適応型電圧変調回路であって、
供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するための手段と、
前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整するための手段と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするための手段と、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するための手段と、
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するための手段と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させるための手段と、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させるための手段と
を備える適応型電圧変調回路。 - 前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するための手段と、
前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するための手段と
をさらに備える、請求項18に記載の適応型電圧変調回路。 - 前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするための手段をさらに備える、請求項18に記載の適応型電圧変調回路。
- デジタル閾値信号に基づいて前記ドループ閾値電圧を生成するための手段をさらに備え、ここにおいて、前記デジタル閾値信号は、前記適応型電圧変調回路のレジスタに記憶されている前記ドループ閾値電圧のデジタル表現である、請求項18に記載の適応型電圧変調回路。
- 前記供給電圧と前記ドループ閾値電圧との比較を実行するための手段と、
前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成するための手段と
をさらに備える、請求項18に記載の適応型電圧変調回路。 - 前記負荷クロック信号を調整するための前記手段は、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させるための手段と、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させるための手段と
を備える、請求項22に記載の適応型電圧変調回路。 - 供給電圧を適応的に変調するための方法であって、
供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成することと、
前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整することと、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントすることと、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成することと、
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成することと、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
を備える方法。 - 前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成することと、
前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成することと
をさらに備える、請求項24に記載の方法。 - 前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットすることをさらに備える、請求項24に記載の方法。
- デジタル閾値信号に基づいて前記ドループ閾値電圧を生成することをさらに備え、ここにおいて、前記デジタル閾値信号は、前記ドループ閾値電圧のデジタル表現である、請求項24に記載の方法。
- 前記ドループ検出信号を生成することは、
前記供給電圧と前記ドループ閾値電圧との比較を実行することと、
前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成することと
を備える、請求項24に記載の方法。 - 前記負荷クロック信号を調整することは、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態であることに応答して、前記負荷クロック信号の前記周波数を減少させることと、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態であることことに応答して、前記負荷クロック信号の前記周波数を増加させることと
を備える、請求項28に記載の方法。 - プロセッサベースシステムであって、
プロセッサと、
前記プロセッサに供給電圧を供給するように構成された電力管理回路と、
適応型電圧変調回路と
を備え、前記適応型電圧変調回路は、
前記供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
前記ドループ検出信号に応答して、前記プロセッサに供給される負荷クロック信号を調整するように構成されたクロック調整回路
を備える供給電圧ドループ検出および緩和回路と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
を備える供給電圧調整回路と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を減少させることと
を行せるように構成された供給電圧コントローラ回路と
を備える、プロセッサベースシステム。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662342638P | 2016-05-27 | 2016-05-27 | |
US62/342,638 | 2016-05-27 | ||
US15/604,038 | 2017-05-24 | ||
US15/604,038 US10635159B2 (en) | 2016-05-27 | 2017-05-24 | Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption |
PCT/US2017/034402 WO2017205583A1 (en) | 2016-05-27 | 2017-05-25 | Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019517763A true JP2019517763A (ja) | 2019-06-24 |
JP6768842B2 JP6768842B2 (ja) | 2020-10-14 |
Family
ID=59009811
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018561734A Active JP6768842B2 (ja) | 2016-05-27 | 2017-05-25 | 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 |
Country Status (10)
Country | Link |
---|---|
US (1) | US10635159B2 (ja) |
EP (1) | EP3465895B1 (ja) |
JP (1) | JP6768842B2 (ja) |
KR (1) | KR102168501B1 (ja) |
CN (1) | CN109247044B (ja) |
BR (1) | BR112018074272B1 (ja) |
ES (1) | ES2886590T3 (ja) |
SG (1) | SG11201808927WA (ja) |
TW (1) | TWI763671B (ja) |
WO (1) | WO2017205583A1 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230020571A (ko) | 2017-11-15 | 2023-02-10 | 프로틴텍스 엘티디. | 집적 회로 마진 측정 및 고장 예측 장치 |
US11740281B2 (en) | 2018-01-08 | 2023-08-29 | Proteantecs Ltd. | Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing |
US11223898B2 (en) | 2018-02-05 | 2022-01-11 | Radio Sound, Inc. | Audio system including speakers with integrated amplifier and method of detecting speakers |
TWI828676B (zh) | 2018-04-16 | 2024-01-11 | 以色列商普騰泰克斯有限公司 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
CN113474668A (zh) | 2018-12-30 | 2021-10-01 | 普罗泰克斯公司 | 集成电路i/o完整性和退化监测 |
US10686582B1 (en) * | 2019-02-25 | 2020-06-16 | Intel Corporation | Clock phase compensation apparatus and method |
US20190377405A1 (en) * | 2019-03-29 | 2019-12-12 | Intel Corporation | Input Voltage Protection |
EP4070315A4 (en) | 2019-12-04 | 2023-11-29 | Proteantecs Ltd. | MONITORING DEGRADATION OF A STORAGE DEVICE |
GB2590660B (en) * | 2019-12-23 | 2022-01-05 | Graphcore Ltd | Reactive droop limiter |
US11681311B2 (en) * | 2020-04-02 | 2023-06-20 | Canon Kabushiki Kaisha | Circuit and method for controlling power supply voltage based on predicted voltage drop |
JP7309658B2 (ja) * | 2020-05-22 | 2023-07-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US11249530B1 (en) * | 2020-11-25 | 2022-02-15 | Qualcomm Incorporated | Adaptive voltage controller |
US11449125B1 (en) * | 2021-04-01 | 2022-09-20 | Qualcomm Incorporated | Adaptive dynamic clock and voltage scaling |
EP4320497A1 (en) * | 2021-04-07 | 2024-02-14 | Proteantecs Ltd. | Adaptive frequency scaling based on clock cycle time measurement |
CN113157076B (zh) * | 2021-04-22 | 2024-01-30 | 中科可控信息产业有限公司 | 一种电子设备及功耗控制方法 |
KR20220159029A (ko) * | 2021-05-25 | 2022-12-02 | 삼성전자주식회사 | 동적 전력 모니터 및 주파수 컨트롤러를 포함하는 시스템-온-칩 및 이의 동작 방법 |
US20230071427A1 (en) * | 2021-09-08 | 2023-03-09 | International Business Machines Corporation | Providing deterministic frequency and voltage enhancements for a processor |
CN114237345A (zh) * | 2021-12-17 | 2022-03-25 | 合肥智芯半导体有限公司 | 芯片及基于芯片工作负载检测的系统时钟自适应扩频装置 |
CN114706449B (zh) * | 2022-03-28 | 2024-04-26 | 杭州中天微系统有限公司 | 基于自适应时钟的频率控制方法、电路及芯片 |
CN114815948B (zh) * | 2022-05-23 | 2024-02-20 | 杭州中天微系统有限公司 | 自适应时钟电路、芯片及电压调整方法、装置 |
US11815551B1 (en) | 2022-06-07 | 2023-11-14 | Proteantecs Ltd. | Die-to-die connectivity monitoring using a clocked receiver |
CN115202975B (zh) * | 2022-07-15 | 2024-01-26 | 摩尔线程智能科技(北京)有限责任公司 | 控制负载的功率消耗的方法、装置和系统 |
US11953982B2 (en) * | 2022-07-19 | 2024-04-09 | International Business Machines Corporation | Dynamic guard band with timing protection and with performance protection |
WO2024018353A1 (en) * | 2022-07-19 | 2024-01-25 | International Business Machines Corporation | Dynamic guard band with timing protection and with performance protection |
US11989071B2 (en) | 2022-07-19 | 2024-05-21 | International Business Machines Corporation | Dynamic guard band with timing protection and with performance protection |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7148755B2 (en) | 2003-08-26 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | System and method to adjust voltage |
US6912144B1 (en) * | 2004-08-19 | 2005-06-28 | International Rectifier Corporation | Method and apparatus for adjusting current amongst phases of a multi-phase converter |
JP4665480B2 (ja) * | 2004-10-26 | 2011-04-06 | パナソニック電工株式会社 | 放電灯点灯装置、照明器具、および照明システム |
US8760888B2 (en) * | 2006-06-30 | 2014-06-24 | Abb Technology Ag | HVDC system and method to control a voltage source converter in a HVDC system |
US7915910B2 (en) * | 2009-01-28 | 2011-03-29 | Apple Inc. | Dynamic voltage and frequency management |
KR101566200B1 (ko) * | 2009-12-09 | 2015-11-05 | 삼성전자 주식회사 | 디스플레이장치 및 그 구동방법 |
US8963904B2 (en) * | 2010-03-22 | 2015-02-24 | Apple Inc. | Clock feedthrough and crosstalk reduction method |
US8648645B2 (en) | 2010-05-25 | 2014-02-11 | Oracle International Corporation | Microprocessor performance and power optimization through self calibrated inductive voltage droop monitoring and correction |
US9124171B2 (en) * | 2010-07-28 | 2015-09-01 | James Roy Young | Adaptive current limiter and dimmer system including the same |
KR101740338B1 (ko) * | 2010-10-20 | 2017-05-26 | 삼성전자주식회사 | 디지털 시스템에서 동적 클럭 제어 장치 및 방법 |
US8825170B2 (en) | 2010-10-29 | 2014-09-02 | Medtronic, Inc. | Low-power system clock calibration based on a high-accuracy reference clock |
US20120187991A1 (en) | 2011-01-25 | 2012-07-26 | Advanced Micro Devices, Inc. | Clock stretcher for voltage droop mitigation |
US9252661B2 (en) * | 2011-04-01 | 2016-02-02 | Qualcomm Inc. | Methods and devices for power supply control |
US9164563B2 (en) | 2012-05-24 | 2015-10-20 | International Business Machines Corporation | Processor noise mitigation using differential critical path monitoring |
US8984308B2 (en) * | 2012-12-03 | 2015-03-17 | Qualcomm Incorporated | System and method of adaptive voltage scaling |
US10698432B2 (en) | 2013-03-13 | 2020-06-30 | Intel Corporation | Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators |
US8933737B1 (en) | 2013-06-28 | 2015-01-13 | Stmicroelectronics International N.V. | System and method for variable frequency clock generation |
US9413344B2 (en) * | 2014-09-08 | 2016-08-09 | Qualcomm Incorporated | Automatic calibration circuits for operational calibration of critical-path time delays in adaptive clock distribution systems, and related methods and systems |
US9753525B2 (en) | 2014-12-23 | 2017-09-05 | Intel Corporation | Systems and methods for core droop mitigation based on license state |
US10248177B2 (en) * | 2015-05-22 | 2019-04-02 | Advanced Micro Devices, Inc. | Droop detection and regulation for processor tiles |
-
2017
- 2017-05-24 US US15/604,038 patent/US10635159B2/en active Active
- 2017-05-25 EP EP17728025.2A patent/EP3465895B1/en active Active
- 2017-05-25 SG SG11201808927WA patent/SG11201808927WA/en unknown
- 2017-05-25 CN CN201780028329.0A patent/CN109247044B/zh active Active
- 2017-05-25 TW TW106117425A patent/TWI763671B/zh active
- 2017-05-25 WO PCT/US2017/034402 patent/WO2017205583A1/en active Search and Examination
- 2017-05-25 KR KR1020187034060A patent/KR102168501B1/ko active IP Right Grant
- 2017-05-25 ES ES17728025T patent/ES2886590T3/es active Active
- 2017-05-25 BR BR112018074272-4A patent/BR112018074272B1/pt active IP Right Grant
- 2017-05-25 JP JP2018561734A patent/JP6768842B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN109247044B (zh) | 2020-10-16 |
EP3465895A1 (en) | 2019-04-10 |
US20170344102A1 (en) | 2017-11-30 |
WO2017205583A1 (en) | 2017-11-30 |
TW201817149A (zh) | 2018-05-01 |
BR112018074272B1 (pt) | 2023-04-18 |
ES2886590T3 (es) | 2021-12-20 |
JP6768842B2 (ja) | 2020-10-14 |
BR112018074272A2 (pt) | 2019-03-12 |
TWI763671B (zh) | 2022-05-11 |
SG11201808927WA (en) | 2018-12-28 |
US10635159B2 (en) | 2020-04-28 |
CN109247044A (zh) | 2019-01-18 |
KR20190013768A (ko) | 2019-02-11 |
KR102168501B1 (ko) | 2020-10-21 |
EP3465895B1 (en) | 2021-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6768842B2 (ja) | 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 | |
CN109075789B (zh) | 一种功率多路复用系统及方法 | |
US20080280656A1 (en) | Power management unit (PMU) sequencer | |
JP2018533791A (ja) | 高速シリアルバスを介した低速および高速パラレルビットストリームの通信 | |
US9660664B1 (en) | Generating asynchronous clock signals for successive approximation register (SAR) analog to digital converters (ADCs) | |
US10199937B1 (en) | Methods and apparatus to digitally control pulse frequency modulation pulses in power converters | |
US10355725B2 (en) | Jitter improvement in serializer-deserializer (SerDes) transmitters | |
US11646754B2 (en) | Apparatus for improving the effective performance of a power source and associated methods | |
US9549373B2 (en) | Method for waking a data transceiver through data reception | |
JP2016515318A (ja) | 動的電力管理制御 | |
US20090265572A1 (en) | Fast adaptive voltage scaling | |
JP6009689B2 (ja) | 適応電圧スケーリングのシステムおよび方法 | |
JP2011210264A (ja) | S0ix状態中にシステムのVR出力調整を通じてシステムのアイドル電力を低減する方法 | |
JP2014059866A (ja) | エネルギーを節約しつつデータを連続配信する技術 | |
JPWO2015029293A1 (ja) | 半導体集積回路および複数の半導体集積回路を備えた電源制御システム | |
US9510281B2 (en) | Priority arbitration for interference mitigation | |
US20170068295A1 (en) | Electronic System and Related Clock Managing Method | |
US20150378418A1 (en) | Systems and methods for conserving power in a universal serial bus (usb) | |
US10310585B2 (en) | Replacement physical layer (PHY) for low-speed peripheral component interconnect (PCI) express (PCIe) systems | |
US9880748B2 (en) | Bifurcated memory management for memory elements | |
WO2023049587A1 (en) | Pipelined analog-to-digital conversion | |
CN116490860A (zh) | 用于射频前端(rffe)总线中的定时触发的可变步幅计数 | |
JPWO2012067211A1 (ja) | 情報処理装置、電子機器、コンピュータプログラム、および、性能と電力の制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200513 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20200513 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20200622 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200630 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200923 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6768842 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |