KR102168501B1

KR102168501B1 - 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키도록 공급 전압을 조정하기 위한 적응적 전압 변조 회로들

Info

Publication number: KR102168501B1
Application number: KR1020187034060A
Authority: KR
Inventors: 예스환트 나가라즈 콜라; 제프리 토드 브리지스; 산제이 파텔; 슈라다 스리다르; 버트 리 프라이스; 가브리엘 마르텔 타르
Original assignee: 퀄컴 인코포레이티드
Priority date: 2016-05-27
Filing date: 2017-05-25
Publication date: 2020-10-21
Also published as: WO2017205583A1; JP6768842B2; BR112018074272A2; US20170344102A1; JP2019517763A; SG11201808927WA; BR112018074272B1; CN109247044A; KR20190013768A; EP3465895A1; EP3465895B1; TWI763671B; TW201817149A; US10635159B2; CN109247044B; ES2886590T3

Abstract

공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키도록 공급 전압을 조정하기 위한 적응적 전압 변조 회로들이 제공된다. 일 양상에서, 적응적 전압 변조 회로는, 공급 전압이 드룹 임계치 전압 아래로 떨어지는 때를 검출함으로써 공급 전압 드룹을 검출하고, 공급 전압 드룹에 대한 응답으로 로드 회로에 제공되는 클록 신호를 조정한다. 적응적 전압 변조 회로는, 공급 전압이 드룹 임계치 전압 아래에 있는 클록 신호 사이클들의 수의 카운트를 유지한다. 적응적 전압 변조 회로는, 카운트가 상위 임계치 값을 초과하는 것에 대한 응답으로 공급 전압을 증가시키고, 정의된 기간의 종료 시에 카운트가 하위 임계치 값보다 작다는 것에 대한 응답으로 공급 전압을 감소시킨다. 적응적 전압 변조 회로는, 로드 회로가 감소된 주파수로 동작하는 시간을 감소시키면서, 전력 소비를 최소화시킨다.

Description

공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키도록 공급 전압을 조정하기 위한 적응적 전압 변조 회로들

[0001] 본 출원은, 발명의 명칭이 "ADAPTIVE VOLTAGE MODULATION CIRCUITS FOR ADJUSTING SUPPLY VOLTAGE TO MITIGATE SUPPLY VOLTAGE DROOPS"로 2016년 5월 27일자로 출원된 미국 가특허 출원 시리얼 넘버 제 62/342,638호를 우선권으로 주장하며, 그 가특허 출원의 내용들은 그 전체가 인용에 의해 본 명세서에 포함된다.

[0002] 본 출원은 또한, 발명의 명칭이 "ADAPTIVE VOLTAGE MODULATION CIRCUITS FOR ADJUSTING SUPPLY VOLTAGE TO REDUCE SUPPLY VOLTAGE DROOPS AND MINIMIZE POWER CONSUMPTION"으로 2017년 5월 24일자로 출원된 미국 특허 출원 시리얼 넘버 제 15/604,038호를 우선권으로 주장하며, 그 특허 출원의 내용들은 그 전체가 인용에 의해 본 명세서에 포함된다.

[0003] 본 개시내용의 기술은 일반적으로 공급 전압 드룹(droop)들에 관한 것으로, 특히 공급 전압 드룹들 및 전력 소비를 감소시키도록 공급 전압을 조정하는 것에 관한 것이다.

[0004] 회로 성능에 부정적인 영향을 주는 하나의 인자는 공급 전압 드룹들의 발생이다. 공급 전압 드룹은, 전력 공급부에 의해 회로 내의 하나 또는 그 초과의 엘리먼트들, 이를테면 트랜지스터에 제공되는 공급 전압의 특정한 전압 레벨 아래로의 일시적인 강하 또는 감소이다. 공급 전압 드룹들은, 전력 공급부에 의해 전력공급되는 회로의 로드 전류 요구의 변화들에 대한 응답으로 전력 공급부에 의해 제공되는 전력 공급 전류의 서지(surge)의 결과일 수 있다. 예컨대, 회로의 로드 전류 요구는, 회로 내의 트랜지스터들이 회로 동작 동안 스위칭하는 것에 대한 응답으로 증가할 수 있다. 로드 전류 요구의 증가는 전력 공급 전류의 서지를 야기하며, 이는 공급 전압 드룹을 초래한다. 공급 전압 드룹에 대응하는 공급 전압의 감소는 회로가 동작하는 속도를 감소시키며, 따라서 회로 성능에 부정적인 영향을 준다.

[0005] 다양한 기법들이 회로의 공급 전압 드룹들의 영향들을 감소시키거나 또는 피하기 위해 사용될 수 있다. 예컨대, 회로 엘리먼트들은 공급 전압에 대해 특정한 전압 마진 내에서 동작하도록 설계될 수 있다. 이러한 방식으로, 공급 전압의 +/-10%와 같은 특정한 퍼센티지(즉, 마진)만큼 공급 전압을 초과하거나 또는 그에 미치지 않는 전압을 수신할 경우, 회로 엘리먼트들은 원하는 동작을 달성할 수 있다. 그러나, 그러한 전압 마진들은 종래에는 최악의 경우(worst-case)의 동작 조건들을 충족시키도록 셋팅되며, 따라서 전력 소비를 증가시키고 회로 성능을 감소시킬 수 있다. 다른 예로서, 전압 조절기들은 회로의 로드 전류 요구의 변화들을 감지하고 그러한 변화들에 대한 응답으로 공급 전압을 조정하는 데 사용될 수 있다. 그러나, 전압 조절기들은 통상적으로 너무 느려서 고주파수 공급 전압 드룹들을 효과적으로 완화시키지 못한다. 부가적으로, 전압 센서들은, 공급 전압 드룹을 검출하며, 대응하는 로드 회로의 로드 전류 요구를 감소시키기 위해 공급 전압 드룹을 검출하는 것에 대한 응답으로 클록 신호의 주파수를 감소시키는 데 사용될 수 있다. 그러나, 이러한 방식으로 클록 신호의 주파수를 감소시키는 것은 회로의 동작 소도를 감소시킨다. 따라서, 전압 센서들을 이용하는 것은, 더 낮은 클록 주파수로 빈번하게 스로틀링하기 위해 다수의 공급 전압 드룹들을 경험하는 회로를 초래하며, 이는 회로의 성능을 제한한다.

[0006] 상세한 설명에서 개시되는 양상들은, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키도록 공급 전압을 조정하기 위한 적응적 전압 변조 회로들을 포함한다. 일 양상에서, 적응적 전압 변조 회로가 제공된다. 적응적 전압 변조 회로는, 공급 전압이 드룹 임계치 전압 아래로 떨어지는지를 검출하고(즉, 공급 전압 드룹을 검출하고), 공급 전압 드룹의 지속기간 동안 로드 회로에 제공되는 클록 신호를 조정한다. 클록 신호를 조정하는 것은, 공급 전압 드룹에 의해 야기되는 타이밍 실패들을 감소시키거나 또는 피하기 위해 로드 회로가 동작하는 주파수를 감소시키는 것을 포함할 수 있다. 공급 전압 드룹의 영향들을 완화시키는 것에 부가하여, 적응적 전압 변조 회로는, 공급 전압이 드룹 임계치 전압 아래에 있는 클록 사이클들의 수를 카운팅한다. 다시 말해서, 카운트는 로드 회로가 공급 전압 드룹을 경험하는 시간의 길이를 표시한다. 적응적 전압 변조 회로는 카운트가 상위 임계치 값을 초과하는 것에 대한 응답으로 공급 전압을 증가시킨다. 이러한 방식으로, 공급 전압은 더 높은 로드 전류 요구에 대응하는 로드 회로의 동작에 대한 응답으로 증가된다. 반대로, 적응적 전압 변조 회로는 정의된 기간의 종료 시에 카운트가 하위 임계치 값보다 작다는 것에 대한 응답으로 공급 전압을 감소시킨다. 이러한 방식으로, 공급 전압은 더 낮은 로드 전류 요구에 대응하는 로드 회로의 동작에 대한 응답으로 감소된다. 로드 회로의 동작 요구들에 기반하여 공급 전압을 조정하는 것은, 공급 전압 드룹들의 발생을 감소시키고, 로드 회로에 의해 필요한 것보다 높게 공급 전압을 셋팅하는 것을 피할 수 있다. 따라서, 적응적 전압 변조 회로는 공급 전압 드룹들의 영향들을 완화시키며, 또한 로드 회로의 전력 소비를 최소화시키면서 공급 전압 드룹들의 발생을 감소시킨다.

[0007] 이와 관련하여, 일 양상에서, 적응적 전압 변조 회로가 제공된다. 적응적 전압 변조 회로는 공급 전압 드룹 검출 및 완화 회로를 포함한다. 공급 전압 드룹 검출 및 완화 회로는, 로드 회로에 제공되는 공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하도록 구성된 검출 회로를 포함한다. 공급 전압 드룹 검출 및 완화 회로는, 드룹 검출 신호에 대한 응답으로 로드 회로에 제공되는 로드 클록 신호를 조정하도록 구성된 클록 조정 회로를 더 포함한다. 적응적 전압 변조 회로는 공급 전압 조정 회로를 더 포함한다. 공급 전압 조정 회로는, 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키도록 구성된 카운터 회로를 포함한다. 공급 전압 조정 회로는 또한, 카운트가 상향-조정(adjust-up) 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하도록 구성된 전압 상향-조정 회로를 포함한다. 공급 전압 조정 회로는, 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 카운트가 하향-조정(adjust-down) 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하도록 구성된 전압 하향-조정 회로를 더 포함한다. 적응적 전압 변조 회로는 공급 전압 제어기 회로를 더 포함한다. 공급 전압 제어기 회로는, 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 증가시키고, 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 감소시키도록 구성된다.

[0008] 다른 양상에서, 적응적 전압 변조 회로가 제공된다. 적응적 전압 변조 회로는, 공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하기 위한 수단을 포함한다. 적응적 전압 변조 회로는 또한, 드룹 검출 신호에 대한 응답으로 로드 회로에 제공되는 로드 클록 신호를 조정하기 위한 수단, 및 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키기 위한 수단을 포함한다. 적응적 전압 변조 회로는 또한, 카운트가 상향-조정 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하기 위한 수단, 및 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 카운트가 하향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하기 위한 수단을 포함한다. 적응적 전압 변조 회로는, 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 증가시키기 위한 수단, 및 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 감소시키기 위한 수단을 더 포함한다.

[0009] 다른 양상에서, 공급 전압을 적응적으로 변조하기 위한 방법이 제공된다. 방법은, 공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하는 단계, 및 드룹 검출 신호에 대한 응답으로 로드 회로에 제공되는 로드 클록 신호를 조정하는 단계를 포함한다. 방법은, 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키는 단계를 더 포함한다. 방법은 또한, 카운트가 상향-조정 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하는 단계, 및 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 카운트가 하향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하는 단계를 포함한다. 방법은 또한, 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 증가시키는 단계, 및 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 감소시키는 단계를 포함한다.

[0010] 다른 양상에서, 프로세서-기반 시스템이 제공된다. 프로세서-기반 회로는 프로세서, 공급 전압을 프로세서에 제공하도록 구성된 전력 관리 회로, 및 적응적 전압 변조 회로를 포함한다. 적응적 전압 변조 회로는 공급 전압 드룹 검출 및 완화 회로를 포함한다. 공급 전압 드룹 검출 및 완화 회로는, 공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하도록 구성된 검출 회로, 및 드룹 검출 신호에 대한 응답으로 프로세서에 제공되는 로드 클록 신호를 조정하도록 구성된 클록 조정 회로를 포함한다. 적응적 전압 변조 회로는 또한 공급 전압 조정 회로를 포함한다. 공급 전압 조정 회로는, 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키도록 구성된 카운터 회로를 포함한다. 공급 전압 조정 회로는, 카운트가 상향-조정 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하도록 구성된 전압 상향-조정 회로, 및 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 카운트가 하향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하도록 구성된 전압 하향-조정 회로를 더 포함한다. 적응적 전압 변조 회로는 공급 전압 제어기 회로를 더 포함한다. 공급 전압 제어기는, 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 프로세서에 제공되는 공급 전압을 증가시키고, 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 프로세서에 제공되는 공급 전압을 감소시키도록 구성된다.

[0011] 도 1은, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키기 위한 예시적인 적응적 전압 변조 회로의 블록 다이어그램이다.
[0012] 도 2는, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키기 위해 공급 전압을 적응적으로 변조하도록 도 1의 적응적 전압 변조 회로에 의해 이용될 수 있는 예시적인 프로세스를 예시한 흐름도이다.
[0013] 도 3은, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키기 위한 다른 예시적인 적응적 전압 변조 회로의 블록 다이어그램이다.
[0014] 도 4는, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키기 위한 다른 예시적인 적응적 전압 변조 회로의 블록 다이어그램이다.
[0015] 도 5는 도 1, 도 3, 및 도 4에서 공급 전압 드룹들을 감소시키기 위한 적응적 전압 변조 회로들을 포함할 수 있는 예시적인 프로세서-기반 시스템의 블록 다이어그램이다.
[0016] 도 6은 라디오-주파수(RF) 컴포넌트들을 포함하는 예시적인 무선 통신 디바이스의 블록 다이어그램이며, 여기서, 무선 통신 디바이스는 도 1, 도 3, 및 도 4에서 공급 전압 드룹들을 감소시키기 위한 적응적 전압 변조 회로들을 포함한다.

[0017] 이제 도면의 도들을 참조하여, 본 개시내용의 수 개의 예시적인 양상들이 설명된다. 단어 "예시적인"은 "예, 예시, 또는 예증으로서 기능하는 것"을 의미하도록 본 명세서에서 사용된다. "예시적인" 것으로서 본 명세서에 설명된 임의의 양상은 다른 양상들에 비해 바람직하거나 유리한 것으로서 반드시 해석되는 것은 아니다.

[0018] 도 1은, 로드 회로(102)에 제공되는 공급 전압(V)이 드룹 임계치 전압(VDT) 아래로 떨어지는지를 검출(즉, 공급 전압 드룹을 검출)하는 예시적인 적응적 전압 변조 회로(100)를 예시한다. 본 명세서에서 사용되는 바와 같이, 공급 전압 드룹은, 전력 공급부에 의해 로드 회로(102)에 제공되는 공급 전압(V)의 특정한 전압 레벨 아래로의 일시적인 강하 또는 감소이다. 공급 전압 드룹을 검출하는 것에 대한 응답으로, 적응적 전압 변조 회로(100)는 공급 전압 드룹의 영향들을 완화시키기 위해 공급 전압 드룹의 지속기간 동안 로드 회로(102)에 제공되는 로드 클록 신호(CLK_LD)를 조정한다. 부가적으로, 적응적 전압 변조 회로(100)는, 로드 회로(102)가 공급 전압 드룹을 경험하는 시간의 길이(예컨대, 기준 클록 사이클들의 수)를 카운팅하며, 카운트가 상위 임계치 값을 초과하는 것에 대한 응답으로 공급 전압(V)을 증가시킨다. 반대로, 적응적 전압 변조 회로(100)는 정의된 기간의 종료 시에 카운트가 하위 임계치 값보다 작다는 것에 대한 응답으로 공급 전압(V)을 감소시킨다. 아래에서 더 상세히 설명되는 바와 같이, 이러한 방식으로 공급 전압(V)을 조정하는 것은, 공급 전압 드룹들의 발생을 감소시키고, 로드 회로(102)에 의해 필요한 것보다 높게 공급 전압(V)을 셋팅하는 것을 피할 수 있다. 따라서, 적응적 전압 변조 회로(100)는 공급 전압 드룹들의 영향들을 완화시키며, 또한 로드 회로(102)의 전력 소비를 최소화시키면서 공급 전압 드룹들의 발생을 감소시킨다.

[0019] 이와 관련하여, 도 1을 계속 참조하면, 적응적 전압 변조 회로(100)는 공급 전압(V)이 드룹 임계치 전압(VDT)보다 작다는 것에 대한 응답으로 드룹 검출 신호(108)를 활성 상태로 생성하도록 구성된 검출 회로(106)를 포함하는 공급 전압 드룹 검출 및 완화 회로(104)를 이용한다. 아래에서 더 상세히 설명되는 바와 같이, 검출 회로(106)는, 공급 전압(V)과 드룹 임계치 전압(VDT)의 비교에 기반하여 드룹 검출 신호(108)를 생성하도록 구성되는 연산 증폭기를 사용하여 비교기 회로로서 구현될 수 있다. 대안적으로, 검출 회로(106)는, 공급 전압(V)과 연관된 잡음이 드룹 임계치 전압(VDT) 아래로 공급 전압(V)을 감소시킬 만큼 충분히 크다는 것을 검출하는 것에 대한 응답으로 드룹 검출 신호(108)를 생성하도록 구성된 임계 경로 전압 모니터링(CPVM) 회로를 사용하여 구현될 수 있다. 공급 전압 드룹 검출 및 완화 회로(104)는 또한, 드룹 검출 신호(108)에 대한 응답으로 로드 회로(102)에 제공되는 로드 클록 신호(CLK_LD)를 조정하도록 구성된 클록 조정 회로(110)를 포함한다. 예컨대, 클록 조정 회로(110)는, 드룹 검출 신호(108)가 활성 상태로 트랜지션하는 것에 대한 응답으로 (즉, 공급 전압 드룹을 검출하는 것에 대한 응답으로) 클록 조정 회로(110)에 의해 수신되는 루트(root) 클록 신호(CLK_RT)의 주파수보다 작도록 로드 클록 신호(CLK_LD)의 주파수를 감소시킬 수 있다. 아래에서 더 상세히 설명되는 바와 같이, 루트 클록 신호(CLK_RT)는 시스템 회로, 이를테면 위상-고정 루프(PLL)에 의해 생성되는 시스템 레벨 클록 신호일 수 있다.

[0020] 도 1을 계속 참조하면, 로드 클록 신호(CLK_LD)의 주파수를 감소시키는 것은 로드 회로(102)가 동작하는 주파수를 감소시키며, 이는 공급 전압 드룹에 의해 야기되는 타이밍 실패들을 감소시키거나 또는 피할 수 있다. 비-제한적인 예로서, 이러한 양상에서, 클록 조정 회로(110)는 루트 클록 신호(CLK_RT)를 분할함으로써 로드 클록 신호(CLK_LD)의 주파수를 감소시킨다. 다른 양상들에서, 클록 조정 회로(110)는, 루트 클록 신호(CLK_RT)를 게이팅하는 것, 또는 로드 클록 신호(CLK_LD)에 대해 상이한 주파수를 선택하도록 클록 먹스(mux)를 스위칭하는 것과 같지만 이에 제한되지는 않는 다른 방식들로 루트 클록 신호(CLK_RT)를 조정할 수 있다. 부가적으로, 클록 조정 회로(110)는 또한, 루트 클록 신호(CLK_RT)의 주파수와 실질적으로 동일하기 위해, 드룹 검출 신호(108)가 비활성 상태로 트랜지션하는 것에 대한 응답으로 (즉, 공급 전압 드룹의 부재를 검출하는 것에 대한 응답으로) 로드 클록 신호(CLK_LD)의 주파수를 증가시킬 수 있다.

[0021] 도 1을 계속 참조하면, 적응적 전압 변조 회로(100)는 또한, 공급 전압(V)이 드룹 임계치 전압(VDT)보다 작은 기준 클록 신호(CLK_REF)의 사이클들의 수를 카운팅하도록 구성된 카운터 회로(114)를 포함하는 공급 전압 조정 회로(112)를 이용한다. 특히, 카운터 회로(114)는, 드룹 검출 신호(108)가 활성 상태에 있는 기준 클록 신호(CLK_REF)의 각각의 사이클에 대한 응답으로 카운트(CNT)를 증분시키도록 구성된다. 본 명세서에서 사용되는 바와 같이, 기준 클록 신호(CLK_REF)는, 루트 클록 신호(CLK_RT) 및 로드 클록 신호(CLK_LD)와 분리되고 별개인 고정 주파수(예컨대, 20메가헤르츠(MHz))를 갖는 클록 신호일 수 있다. 대안적으로, 기준 클록 신호(CLK_REF)는 루트 클록 신호(CLK_RT)와 동일할 수 있다. 부가적으로, 카운터 회로(114)는, 기준 클록 신호(CLK_REF)에 의해 측정된 바와 같은 정의된 시간 기간 동안 카운트(CNT)를 증분시키고, 정의된 기간의 종료 시에 카운트(CNT)를 초기 카운트 값으로 리셋팅하도록 구성될 수 있다. 이러한 방식으로, 카운트(CNT)는, 로드 회로(102)가 공급 전압 드룹을 경험하는 정의된 기간의 퍼센티지, 및 그에 따른, 로드 회로(102)가 로드 클록 신호(CLK_LD)의 감소된 주파수로 동작하는 시간의 퍼센티지를 표시한다.

[0022] 도 1을 계속 참조하면, 공급 전압 조정 회로(112)는 또한, 카운트(CNT)가 상향-조정 임계치 값(AU)보다 크다는 것에 대한 응답으로 전압 상향-조정 신호(118)를 활성 상태로 생성하도록 구성된 전압 상향-조정 회로(116)를 포함한다. 전압 상향-조정 회로(116)는 또한, 정의된 기간의 종료 시에 카운트(CNT)가 상향-조정 임계치 값(AU)보다 작다는 것에 대한 응답으로 전압 상향-조정 신호(118)를 비활성 상태로 생성하도록 구성될 수 있다. 부가적으로, 공급 전압 조정 회로(112)는, 정의된 기간의 종료 시에 카운트(CNT)가 하향-조정 임계치 값(AD)보다 작다는 것에 대한 응답으로 전압 하향-조정 신호(122)를 활성 상태로 생성하도록 구성된 전압 하향-조정 회로(120)를 포함한다. 전압 하향-조정 회로(120)는 또한, 정의된 기간의 종료 시에 카운트(CNT)가 하향-조정 임계치 값(AD)보다 크다는 것에 대한 응답으로 전압 하향-조정 신호(122)를 비활성 상태로 생성하도록 구성될 수 있다. 다시 말해서, 전압 상향-조정 신호(118)는, 카운트(CNT)가 정의된 기간 동안의 임의의 시간에서 상향-조정 임계치 값(AU)을 초과하는 것에 대한 응답으로 활성 상태로 생성된다. 반대로, 전압 하향-조정 신호(122)는, 정의된 기간의 종료 시에 카운트(CNT)가 하향-조정 임계치 값(AD)보다 작다는 것에 대한 응답으로 활성 상태로 생성된다.

[0023] 도 1을 계속 참조하면, 전압 상향-조정 신호(118)는 또한, 공급 전압(V)이 상향 조정되었다는 것을 표시하는, 공급 전압 제어기 회로(124)로부터의 확인응답 신호에 대한 응답으로 비활성 상태로 생성될 수 있으며, 여기서, 확인응답 신호는 또한 카운트(CNT)를 리셋팅한다. 부가적으로, 전압 하향-조정 신호(122)는 또한, 공급 전압(V)이 하향 조정되었다는 것을 표시하는, 공급 전압 제어기 회로(124)로부터의 확인응답 신호에 대한 응답으로 비활성 상태로 생성될 수 있으며, 여기서, 확인응답 신호는 또한 카운트(CNT)를 리셋팅한다.

[0024] 도 1을 계속 참조하면, 적응적 전압 변조 회로(100)는 또한, 전압 상향-조정 신호(118)에 대한 응답으로 로드 회로(102)에 제공되는 공급 전압(V)을 증가시키도록 구성된 공급 전압 제어기 회로(124)를 포함한다. 부가적으로, 공급 전압 제어기 회로(124)는, 전압 하향-조정 신호(122)에 대한 응답으로 로드 회로(102)에 제공되는 공급 전압(V)을 감소시키도록 구성된다. 이러한 예에서, 공급 전압 제어기 회로(124)는, 공급 전압(V)을 특정 레벨로 변경시키도록 전력 관리 회로(126)에게 명령함으로써 공급 전압(V)을 조정한다. 이러한 방식으로, 공급 전압(V)은, 로드 클록 신호(CLK_LD)의 주파수가 정의된 기간(또한, "스로틀 퍼센티지"로 지칭됨) 내에서 감소되는 시간의 양에 대한 응답으로 증가될 수 있다. 따라서, 적응적 전압 변조 회로(100)는, 로드 회로(102)가 더 높은 퍼센티지의 정의된 기간(예컨대, 더 높은 스로틀 퍼센티지) 동안 공급 전압 드룹들을 경험하는 것에 대한 응답으로 공급 전압(V)을 증가시키고, 로드 회로(102)가 더 낮은 퍼센티지의 정의된 기간(예컨대, 더 낮은 스로틀 퍼센티지) 동안 공급 전압 드룹들을 경험하는 것에 대한 응답으로 공급 전압(V)을 감소시킨다. 몇몇 양상들에서, 적응적 전압 변조 회로(100)는 미리-정의된 전압 스텝(step)에 의해, 위에서 설명된 바와 같이 공급 전압(V)을 증가 또는 감소시킬 수 있다. 비-제한적인 예로서, 조정되지 않은 공급 전압(V)이 800밀리볼트(mV)와 동일하면, 적응적 전압 변조 회로(100)는 10mV의 미리-정의된 스텝만큼 공급 전압(V)을 증가시키거나 또는 10mV의 미리-정의된 스텝만큼 공급 전압(V)을 감소시킬 수 있다.

[0025] 이와 관련하여, 적응적 전압 변조 회로(100)는, 더 높은 로드 전류 요구에 대응하는 로드 회로(102)의 동작이 공급 전압 드룹들로 하여금 비교적 더 긴 시간 지속기간에서 드룹 임계치 전압(VDT)을 초과하게 한다는 것에 대한 응답으로 공급 전압(V)을 증가시킨다. 반대로, 적응적 전압 변조 회로(100)는, 더 낮은 로드 전류 요구에 대응하는 로드 회로(102)의 동작이 공급 전압 드룹들로 하여금 비교적 더 짧은 시간 지속기간에서 드룹 임계치 전압(VDT)을 초과하게 한다는 것에 대한 응답으로 공급 전압(V)을 감소시킨다. 로드 회로(102)의 동작 요구들 및 관련된 공급 전압 드룹 크기 및 지속기간에 기반하여 공급 전압(V)을 조정하는 것은, 공급 전압 드룹들의 발생을 감소시키고, 로드 회로(102)에 의해 필요한 것보다 높게 공급 전압(V)을 셋팅하는 것을 피할 수 있다. 예컨대, 적응적 전압 변조 회로(100)는, 로드 회로(102)가 더 높은 로드 전류 요구를 갖는다고 결정하는 것에 대한 응답으로 공급 전압(V)을 증가시키지만, 로드 회로(102)가 더 낮은 로드 전류 요구를 갖는다고 결정하는 것에 대한 응답으로 공급 전류(V)를 감소시킨다. 따라서, 적응적 전압 변조 회로(100)는 공급 전압 드룹들의 발생을 감소시킬 수 있으며, 이는, 로드 회로(102)가 감소된 주파수로 동작하는 시간의 양을 감소시키면서, 또한 로드 회로(102)의 전력 소비를 최소화시킨다.

[0026] 도 1을 계속 참조하면, 비-제한적인 예로서, 적응적 전압 변조 회로(100)는 1000개의 사이클들의 정의된 기간에서 이용된다. 추가로, 카운트(CNT)의 초기 카운트 값은 제로로 셋팅되고, 상향-조정 임계치 값(AU)은 30으로 셋팅되며, 하향-조정 임계치 값(AD)은 10으로 셋팅된다. 드룹 검출 신호(108)가 정의된 기간의 사이클 1과 사이클 10 사이에서 활성 상태에 있다는 것에 대한 응답으로, 카운터 회로(114)는 카운트(CNT)를 10으로 증분시키고, 클록 조정 회로(110)는 로드 클록 신호(CLK_LD)의 주파수를 감소시킨다. 정의된 기간의 사이클 11과 사이클 30 사이에서, 드룹 검출 신호(108)는 비활성 상태에 있으며, 이는 어떠한 공급 전압 드룹도 존재하지 않는다는 것을 나타낸다. 그러나, 정의된 기간의 사이클 31과 사이클 52 사이에서, 드룹 검출 신호(108)는 활성 상태에 있으며, 이는 카운터 회로(114)로 하여금 카운트(CNT)를 31로 증분시키게 한다. 카운트(CNT)가 30의 상향-조정 임계치 값(AU)보다 크다는 것에 대한 응답으로, 전압 상향-조정 회로(116)는 활성 상태로 전압 상향-조정 신호(118)를 생성하며, 따라서, 이는, 공급 전압 제어기 회로(124)로 하여금 공급 전압 드룹들의 발생을 감소시키기 위해, 로드 회로(102)에 제공되는 공급 전압(V)을 증가시키게 한다.

[0027] 도 1을 계속 참조하면, 대안적인 비-제한적인 예로서, 드룹 검출 신호(108)는 정의된 기간의 사이클 20과 사이클 25 사이에서만 활성 상태에 있다. 이러한 방식으로, 카운트(CNT)는 정의된 기간의 1000개의 사이클들 동안 5의 값으로만 증분된다. 정의된 기간의 종료 시에, 전압 하향-조정 회로(120)는, 카운트(CNT)가 10의 하향-조정 임계치 값(AD)보다 작다는 것에 대한 응답으로 전압 하향-조정 신호(122)를 활성 상태로 생성한다. 결과적으로, 공급 전압 제어기 회로(124)는 공급 전압(V)을 감소시키며, 그에 따라, 로드 회로(102)의 전력 소비를 감소시킨다.

[0028] 도 2는, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키기 위해 공급 전압(V)을 적응적으로 변조하도록 도 1의 적응적 전압 변조 회로(100)에 의해 이용될 수 있는 예시적인 프로세스(200)를 예시한다. 프로세스(200)는, 공급 전압(V)이 드룹 임계치 전압(VDT)보다 작다는 것에 대한 응답으로 검출 회로(106)가 활성 상태로 드룹 검출 신호(108)를 생성하는 것(블록(202))을 포함한다. 프로세스(200)는 또한, 드룹 검출 신호(108)에 대한 응답으로 클록 조정 회로(110)가 로드 회로(102)에 제공되는 로드 클록 신호(CLK_LD)를 조정하는 것(블록(204))을 포함한다. 부가적으로, 프로세스(200)는, 드룹 검출 신호(108)가 활성 상태에 있는 기준 클록 신호(CLK_REF)의 각각의 사이클에 대한 응답으로 카운터 회로(114)가 카운트(CNT)를 증분시키는 것(블록(206))을 포함한다. 프로세스(200)는 또한, 카운트(CNT)가 상향-조정 임계치 값(AU)보다 크다는 것에 대한 응답으로 전압 상향-조정 회로(116)가 활성 상태로 전압 상향-조정 신호(118)를 생성하는 것(블록(208))을 포함한다. 추가로, 프로세스(200)는, 카운트(CNT)가 하향-조정 임계치 값(AD)보다 작다는 것 및 기준 클록 신호(CLK_REF)에 의해 측정된 바와 같은 정의된 기간의 종료에 대한 응답으로 전압 하향-조정 회로(120)가 활성 상태로 전압 하향-조정 신호(122)를 생성하는 것(블록(210))을 포함한다. 프로세스(200)는 또한, 전압 상향-조정 신호(118)가 활성 상태에 있다는 것에 대한 응답으로 공급 전압 제어기 회로(124)가 로드 회로(102)에 제공되는 공급 전압(V)을 증가시키는 것(블록(212))을 포함한다. 프로세스(200)는 또한, 전압 하향-조정 신호(122)가 활성 상태에 있다는 것에 대한 응답으로 공급 전압 제어기 회로(124)가 로드 회로(102)에 제공되는 공급 전압(V)을 감소시키는 것(블록(214))을 포함한다. 로드 회로(102)의 동작 요구들을 충족시키기 위해 프로세스(200)를 사용하여 공급 전압(V)을 조정하는 것은, 로드 회로(102)가 감소된 주파수로 동작하는 시간의 양을 감소시키면서, 로드 회로(102)의 전력 소비를 최소화시킨다.

[0029] 도 3은, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키기 위한 다른 예시적인 적응적 전압 변조 회로(300)를 예시한다. 적응적 전압 변조 회로(300)는 도 1과 도 3 사이에서 공통 엘리먼트 번호들에 의해 나타낸 바와 같이, 도 1의 적응적 전압 변조 회로(100)와 함께 특정한 공통 컴포넌트들을 포함하며, 따라서, 여기서 재설명되지 않을 것이다.

[0030] 도 3을 참조하면, 적응적 전압 변조 회로(300)는, 비교기 회로(106')로서 구현된 검출 회로를 포함하는 공급 전압 드룹 검출 및 완화 회로(302)를 이용한다. 특히, 비교기 회로(106')는 공급 전압(V)과 드룹 임계치 전압(VDT')의 비교를 수행하는 것에 기반하여 드룹 검출 신호(108')를 생성하도록 구성된다. 이러한 양상에서, 드룹 임계치 전압(VDT')은, 공급 전압 드룹 검출 및 완화 회로(302)에 포함된 드룹 임계치 레지스터(304)에 저장된 디지털 임계치 값(DV)에 기반하여 결정된다. 디지털 임계치 값(DV)은 드룹 임계치 전압(VDT')의 디지털 표현이며, 여기서, 드룹 임계치 레지스터(304)는 드룹 임계치 레지스터(304)의 출력 노드(306) 상에서 디지털 임계치 값(DV)을 제공하도록 구성된다. 부가적으로, 공급 전압 드룹 검출 및 완화 회로(302)는, 디지털 임계치 값(DV)을 비교기 회로(106')에 의해 사용되는 드룹 임계치 전압(VDT')으로 변환하기 위한 디지털-아날로그 변환기(DAC)(308)를 포함한다. 특히, DAC(308)는, 드룹 임계치 레지스터(304)의 출력 노드(306)에 전기적으로 커플링된 입력 노드(310), 및 출력 노드(312)를 포함하며, 그 출력 노드(312) 상에서, DAC(308)는 드룹 임계치 전압(VDT')을 제공하도록 구성된다.

[0031] 도 3을 계속 참조하면, 비교기 회로(106')는 드룹 임계치 전압(VDT')을 수신하도록 DAC(308)의 출력 노드(312)에 전기적으로 커플링된 제1 입력 노드(314) 뿐만 아니라 공급 전압(V)을 수신하는 제2 입력 노드(316)를 포함한다. 비교기 회로(106')는 또한 출력 노드(318)를 포함하며, 그 출력 노드(318) 상에서, 비교기 회로(106')는 드룹 검출 신호(108')를 제공하도록 구성된다. 더 구체적으로, 비교기 회로(106')에 의해 생성된 드룹 검출 신호(108')는, 드룹 임계치 전압(VDT')이 공급 전압(V)보다 크다는 것에 대한 응답으로 활성 상태로 트랜지션한다. 다시 말해서, 드룹 검출 신호(108')는 공급 전압 드룹을 검출하는 것에 대한 응답으로 활성 상태에 있다. 부가적으로, 비교기 회로(106')에 의해 생성된 드룹 검출 신호(108')는, 드룹 임계치 전압(VDT')이 공급 전압(V)보다 작다는 것에 대한 응답으로 비활성 상태로 트랜지션한다. 다시 말해서, 드룹 검출 신호(108')는 현재 어떠한 공급 전압 드룹도 존재하지 않는다는 것을 검출하는 것에 대한 응답으로 비활성 상태에 있다.

[0032] 도 3을 계속 참조하면, 공급 전압 드룹 검출 및 완화 회로(302)는 또한, 드룹 검출 신호(108')에 대한 응답으로 로드 회로(102)에 제공되는 로드 클록 신호(CLK_LD')를 조정하도록 구성된 클록 조정 회로(110)를 포함한다. 특히, 클록 조정 회로(110)는, 이러한 양상에서 위상-고정 루프(PLL)(322)에 의해 생성된 루트 클록 신호(CLK_RT')를 수신하는 제1 입력 노드(320)를 포함한다. 클록 조정 회로(110)는 또한, 제2 입력 노드(324)가 드룹 검출 신호(108')를 수신하도록 비교기 회로(106')의 출력 노드(318)에 전기적으로 커플링된 제2 입력 노드(324)를 포함한다. 추가로, 클록 조정 회로(110)는 출력 노드(326)를 포함하며, 그 출력 노드(326) 상에서, 클록 조정 회로(110)는 로드 클록 신호(CLK_LD')를 제공하도록 구성된다. 위에서 이전에 설명된 바와 같이, 공급 전압 드룹을 검출하는 것에 대한 응답으로 로드 클록 신호(CLK_LD')를 조정하는 것은 공급 전압 드룹에 의해 야기된 타이밍 실패들을 감소시키거나 또는 피할 수 있는 반면, 적응적 전압 변조 회로(300)의 다른 부분들은 공급 전압 드룹들의 발생을 감소시키도록 공급 전압(V)을 조정한다.

[0033] 도 3을 계속 참조하면, 적응적 전압 변조 회로(300)는 또한, 공급 전압(V)이 드룹 임계치 전압(VDT')보다 작은 기준 클록 신호(CLK_REF)의 사이클들의 수를 카운팅하도록 구성된 카운터 회로(114')를 포함하는 공급 전압 조정 회로(328)를 이용한다. 이러한 양상에서, 카운터 회로(114')는 16비트 카운터 회로(114')로서 이용된다. 카운터 회로(114')는 또한 제1 입력 노드(330)를 포함하며, 그 입력 노드(330) 상에서, 카운터 회로(114')는 드룹 검출 신호(108')를 수신하도록 구성된다. 카운터 회로(114')는 또한 제2 입력 노드(332)를 포함하며, 그 제2 입력 노드(332) 상에서, 카운터 회로(114')는 기준 클록 신호(CLK_REF)를 수신하도록 구성된다. 도 1을 참조하여 설명된 바와 같이 단일 카운트(CNT)를 유지하기보다는, 카운터 회로(114')는 2개의 별개의 카운트들, 즉 상향-조정 카운트(UP_CNT) 및 하향-조정 카운트(DN_CNT)를 유지하도록 구성되며, 이들 각각은 특정한 정의된 기간에 대응한다. 더 구체적으로, 카운터 회로(114')는, 드룹 검출 신호(108')가 상향-조정 기간 동안 활성 상태에 있는 기준 클록 신호(CLK_REF)의 각각의 사이클에 대한 응답으로 상향-조정 카운트(UP_CNT)를 증분시키고, 상향-조정 기간의 종료 시에 카운트(CNT)를 초기 카운트 값으로 리셋팅한다. 부가적으로, 카운터 회로(114')는, 드룹 검출 신호(108')가 하향-조정 기간 동안 활성 상태에 있는 기준 클록 신호(CLK_REF)의 각각의 사이클에 대한 응답으로 하향-조정 카운트(DN_CNT)를 증분시키고, 하향-조정 기간의 종료 시에 카운트(CNT)를 초기 카운트 값으로 리셋팅한다.

[0034] 도 3을 계속 참조하면, 별개의 상향-조정 및 하향-조정 기간들에 대응하는 별개의 상향-조정 및 하향 조정 카운트들(UP_CNT, DN_CNT)을 이용하는 것은 이러한 양상이 더 높은 성능 또는 더 큰 전력 절약들 중 어느 하나에 더 높은 가중치를 할당하게 허용한다. 예컨대, 더 높은 성능에 더 높은 가중치를 두기 위해, 상향-조정 기간은 하향-조정 기간보다 지속기간이 더 짧도록 정의될 수 있어서, 공급 전압(V)을 증가시키려는 결정이 공급 전압(V)을 감소시키려는 결정보다 더 빈번하게 평가된다. 반대로, 더 큰 전력 절약들에 더 높은 가중치를 두기 위해, 하향-조정 기간은 상향-조정 기간보다 지속기간이 짧도록 정의될 수 있어서, 공급 전압(V)을 감소시키려는 결정이 공급 전압(V)을 증가시키려는 결정보다 더 빈번하게 평가된다. 상향-조정 및 하향-조정 카운트들(UP_CNT, DN_CNT)을 통신하기 위해, 카운터 회로(114')는 제1 출력 노드(334(1))(그 제1 출력 노드(334(1)) 상에서, 카운터 회로(114')는 상향-조정 카운트(UP_CNT)를 표시하는 상향 카운트 신호(336(1))를 제공하도록 구성됨), 및 제2 출력 노드(334(2))(그 제2 출력 노드(334(2)) 상에서, 카운터 회로(114')는 하향-조정 카운트(DN_CNT)를 표시하는 하향 카운트 신호(336(2))를 제공하도록 구성됨)를 포함한다.

[0035] 도 3을 계속 참조하면, 상향-조정 및 하향-조정 카운트들(UP_CNT, DN_CNT)에 기반하여 공급 전압(V)을 조정하기 위해, 공급 전압 조정 회로(328)는 또한, 상향-조정 레지스터(338) 및 하향-조정 레지스터(340)를 포함한다. 특히, 상향-조정 레지스터(338)는 상향-조정 임계치 값(AU)을 저장하도록 구성되는 반면, 하향-조정 레지스터(340)는 하향-조정 임계치 값(AD)을 저장하도록 구성된다. 상향-조정 레지스터(338)는 출력 노드(342)를 포함하며, 그 출력 노드(342) 상에서, 상향-조정 레지스터(338)는 상향-조정 임계치 값(AU)을 제공하도록 구성된다. 유사하게, 하향-조정 레지스터(340)는 출력 노드(344)를 포함하며, 그 출력 노드(344) 상에서, 하향-조정 레지스터(340)는 하향-조정 임계치 값(AD)을 제공하도록 구성된다. 비-제한적인 예로서, 상향-조정 및 하향-조정 임계치 값들(AU, AD)은 대응하는 칩의 테스팅 동안 결정되고, 상향-조정 및 하향-조정 레지스터들(338, 340)에 저장될 수 있다.

[0036] 도 3을 계속 참조하면, 공급 전압 조정 회로(328)는 또한, 상향-조정 카운트(UP_CNT)가 상향-조정 임계치 값(AU)보다 크다는 것에 대한 응답으로 전압 상향-조정 신호(118')를 생성하도록 구성된 전압 상향-조정 회로(116')를 포함한다. 특히, 전압 상향-조정 회로(116')는, 상향 카운트 신호(336(1))를 수신하도록 카운터 회로(114')의 제1 출력 노드(334(1))에 전기적으로 커플링된 제1 입력 노드(346)를 포함한다. 전압 상향-조정 회로(116')는 또한, 상향-조정 임계치 값(AU)을 수신하도록 상향-조정 레지스터(338)의 출력 노드(342)에 전기적으로 커플링된 제2 입력 노드(348)를 포함한다. 전압 상향-조정 회로(116')는 출력 노드(350)를 더 포함하며, 그 출력 노드(350) 상에서, 전압 상향-조정 회로(116')는 전압 상향-조정 신호(118')를 제공하도록 구성된다. 특히, 전압 상향-조정 신호(118')는 초기에 비활성 상태에 있으며, 여기서, 전압 상향-조정 회로(116')는, 상향 카운트 신호(336(1))에 의해 표시된 상향-조정 카운트(UP_CNT)가 정의된 기간 동안의 임의의 시간에서 상향-조정 임계치 값(AU)보다 크다는 것에 대한 응답으로 전압 상향-조정 신호(118')를 활성 상태로 생성한다. 부가적으로, 전압 상향-조정 회로(116')는, 상향 카운트 신호(336(1))에 의해 표시된 상향-조정 카운트(UP_CNT)가 상향-조정 기간의 종료 시에 상향-조정 임계치 값(AU)보다 작다는 것에 대한 응답으로 전압 상향-조정 신호(118')를 비활성 상태로 리셋팅한다. 이러한 방식으로, 로드 회로(102)가 더 큰 퍼센티지의 상향-조정 기간 동안 공급 전압 드룹을 경험한다면(이는, 공급 전압(V)이 공급 전압 드룹들을 감소시키거나 또는 피하기 위해 증가되어야 한다는 것을 표시함), 전압 상향-조정 신호(118')는 활성 상태에 있다. 추가로, 전압 상향-조정 신호(118)는, 공급 전압(V)이 하향 조정되었다는 것을 표시하는, 공급 전압 제어기 회로(124)로부터의 확인응답 신호에 대한 응답으로 비활성 상태로 생성될 수 있으며, 여기서, 확인응답 신호는 또한 상향-조정 카운트(UP_CNT)를 리셋팅한다.

[0037] 도 3을 계속 참조하면, 공급 전압 조정 회로(328)는 또한, 하향-조정 기간의 종료 시에 하향-조정 카운트(DN_CNT)가 하향-조정 임계치 값(AD)보다 작다는 것에 대한 응답으로 전압 하향-조정 신호(122')를 생성하도록 구성된 전압 하향-조정 회로(120')를 포함한다. 특히, 전압 하향-조정 회로(120')는, 하향 카운트 신호(336(2))를 수신하도록 카운터 회로(114')의 제2 출력 노드(334(2))에 전기적으로 커플링된 제1 입력 노드(352)를 포함한다. 전압 하향-조정 회로(120')는 또한, 하향-조정 임계치 값(AD)을 수신하도록 하향-조정 레지스터(340)의 출력 노드(344)에 전기적으로 커플링된 제2 입력 노드(354)를 포함한다. 전압 하향-조정 회로(120')는 출력 노드(356)를 더 포함하며, 그 출력 노드(356) 상에서, 전압 하향-조정 회로(120')는 전압 하향-조정 신호(122')를 제공하도록 구성된다. 특히, 전압 하향-조정 신호(122')는 초기에 비활성 상태에 있으며, 여기서, 전압 하향-조정 회로(120')는, 하향 카운트 신호(336(2))에 의해 표시된 하향-조정 카운트(DN_CNT)가 하향-조정 기간의 종료 시에 하향-조정 임계치 값(AD)보다 작다는 것에 대한 응답으로 전압 하향-조정 신호(122')를 활성 상태로 생성한다. 부가적으로, 전압 하향-조정 회로(120')는, 하향 카운트 신호(336(2))에 의해 표시된 하향-조정 카운트(DN_CNT)가 하향-조정 기간의 종료 시에 하향-조정 임계치 값(AD)보다 크다는 것에 대한 응답으로 전압 하향-조정 신호(122')를 비활성 상태로 생성한다. 이러한 방식으로, 로드 회로(102)가 특정한 퍼센티지의 하향-조정 기간 동안 공급 전압 드룹을 경험하지 않는다면(이는, 공급 전압(V)이 로드 회로(102)의 전력 소비를 최소화시키도록 감소될 수 있다는 것을 표시함), 전압 하향-조정 신호(122')는 활성 상태에 있다. 추가로, 전압 하향-조정 신호(122)는, 공급 전압(V)이 상향 조정되었다는 것을 표시하는, 공급 전압 제어기 회로(124)로부터의 확인응답 신호에 대한 응답으로 비활성 상태로 생성될 수 있으며, 여기서, 확인응답 신호는 또한 하향-조정 카운트(DN_CNT)를 리셋팅한다.

[0038] 도 3을 계속 참조하면, 적응적 전압 변조 회로(300)는 또한, 공급 전압(V)을 특정 레벨로 변경시키도록 전력 관리 회로(126)에게 명령함으로써 공급 전압(V)을 조정하도록 구성된 공급 전압 제어기 회로(124)를 포함한다. 이전에 설명된 바와 같이, 공급 전압 제어기 회로(124)는, 전압 상향-조정 신호(118')가 활성 상태에 있다는 것에 대한 응답으로 로드 회로(102)에 제공되는 공급 전압(V)을 증가시키도록 구성된다. 부가적으로, 공급 전압 제어기 회로(124)는, 전압 하향-조정 신호(122')가 활성 상태에 있다는 것에 대한 응답으로 로드 회로(102)에 제공되는 공급 전압(V)을 감소시키도록 구성된다. 비-제한적인 예로서, 몇몇 양상들에서, 공급 전압 제어기 회로(124)는 공급 전압(V)을 증가시킬지 또는 감소시킬지를 결정하기 위한 유한 상태 머신을 포함할 수 있다. 그러한 양상들은 또한, 공급 전압 제어기 회로(124)와 통신하는 공급 전압 조정 회로(328)의 다수의 인스턴스들을 포함할 수 있으며, 그 인스턴스들 각각은 로드 회로(102)의 상이한 인스턴스에 대응한다. 추가로, 공급 전압 제어기 회로(124)의 다른 양상들은 위에서 설명된 기능들을 수행하기 위해 펌웨어를 실행하도록 구성된 제어기 회로를 포함할 수 있다. 이러한 방식으로, 공급 전압 제어기 회로(124)는 각각의 공급 전압 조정 회로(328)의 요구들 사이에서 중재하며, 로드 회로(102)의 다수의 인스턴스들을 이용하는 칩의 필요성들에 따라 공급 전압(V)을 조정할 수 있다.

[0039] 도 4는, 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키기 위한 다른 예시적인 적응적 전압 변조 회로(400)를 예시한다. 적응적 전압 변조 회로(400)는 도 1 및 도 3의 적응적 전압 변조 회로들(100 및 300)과 함께 특정한 공통 컴포넌트들을 포함하며, 이러한 컴포넌트들은 도 1, 도 3, 및 도 4 사이에서 공통 엘리먼트 번호들에 의해 도시되고, 따라서, 여기서 재설명되지 않을 것이다.

[0040] 도 4를 참조하면, 적응적 전압 변조 회로(400)는, 임계 경로 전압 모니터링(CPVM) 회로(106'')로서 구현된 검출 회로를 포함하는 공급 전압 드룹 검출 및 완화 회로(402)를 이용한다. CPVM 회로(106'')는, 공급 전압(V)과 연관된 잡음이 드룹 임계치 전압(VDT'') 아래로 공급 전압(V)을 감소시킬 만큼 충분히 크다는 것을 검출하는 것에 대한 응답으로 드룹 검출 신호(108'')를 생성하도록 구성된다. 비-제한적인 예로서, CPVM 회로(106'')는 전력 입력(404) 상에서 공급 전압(V)에 의해 전력공급되고, 플립 플롭 회로들(406, 408)을 포함한다. 플립 플롭 회로(406)는 루트 클록 신호(CLK_RT')에 의해 클록킹되고, 출력 노드(410)를 포함하며, 그 출력 노드(410) 상에서, 플립 플롭 회로(406)는 출력 신호(412)를 제공하도록 구성된다. 출력 노드(410)는 버퍼(416)의 입력 노드(414)에 전기적으로 커플링된다. 버퍼(416)는 인버터(422)의 입력 노드(420)에 전기적으로 커플링된 출력 노드(418)를 가지며, 여기서, 인버터(422)의 출력 노드(424)는 AND-기반 게이트(428)(예컨대, AND 게이트(428))의 입력 노드(426)에 전기적으로 커플링된다. 부가적으로, 인에이블 신호(430)는 AND 게이트(428)의 제2 입력 노드(432)에 제공되며, AND 게이트(428)의 출력 노드(434)는 플립 플롭 회로(406)의 입력 노드(436)에 전기적으로 커플링된다. 이러한 방식으로, 플립 플롭 회로(406)는 인에이블 신호(430)에 대한 응답으로 토글 플립 플롭 회로로서 기능한다. 더 구체적으로, 출력 신호(412)는 루트 클록 신호(CLK_RT')의 주파수의 절반(1/2)과 대략적으로 동일한 주파수에서 로직 '1' 값과 로직 '0' 값 사이에서 토글링한다. 부가적으로, 버퍼(416)의 출력 노드(418)는 XOR-기반 게이트(440)(예컨대, XOR 게이트(440))의 제1 입력 노드(438)에 전기적으로 커플링된다. 이러한 방식으로 플립 플롭 회로(406) 및 버퍼(416)를 이용하는 것은 대응하는 제1 경로(442)를 초래한다. 특히, 제1 경로(442)는, 최대 양의 공급 전압 드룹 동안에도 XOR 게이트(440)의 제1 입력 노드(438)에 안정된 값을 제공하도록 설계되는 제어된 기준 경로로서 기능한다.

[0041] 도 4를 계속 참조하면, 플립 플롭 회로(408)는 또한, 루트 클록 신호(CLK_RT')에 의해 클록킹되며, AND 게이트(428)의 출력 노드(434)에 전기적으로 커플링된 입력 노드(444) 및 출력 노드(446)를 포함하고, 그 출력 노드(446) 상에서, 플립 플롭 회로(408)는 출력 신호(448)를 제공하도록 구성된다. 이러한 방식으로, 플립 플롭 회로(408)는 토글 플립 플롭 회로로서 기능하도록 구성되며, 여기서, 출력 신호(448)는 루트 클록 신호(CLK_RT')의 주파수의 절반(1/2)과 대략적으로 동일한 주파수에서 로직 '1' 값과 로직 '0' 값 사이에서 토글링한다. 출력 노드(446)는, 복수의 직렬로 연결된 버퍼들(452(1) 내지 452(N)) 중 제1 버퍼(452(1))인 버퍼(452(1))의 입력 노드(450)에 전기적으로 커플링된다. 이러한 예에서, 버퍼들(452(1) 내지 452(N))의 수 N은 드룹 임계치 전압(VDT'')에 상관되는 지연값을 표현하도록 셋팅된다. 추가로, 버퍼(452(N))(예컨대, 마지막 버퍼(452(N)))의 출력 노드(454)는 XOR 게이트(440)의 제2 입력 노드(456)에 전기적으로 커플링된다.

[0042] 도 4를 계속 참조하면, 공급 전압 드룹이 발생하는지 여부를 나타내는 XOR 게이트(440)의 출력 신호(458)는 XOR 게이트(440)의 출력 노드(460) 상에서 제공된다. 비-제한적인 예로서, 루트 클록 신호(CLK_RT')의 예시적인 사이클에서, 플립 플롭 회로(406)는 로직 '1' 값을 수신하며, 이는 제1 경로(442)가 로직 '1' 값을 XOR 게이트(440)의 제1 입력 노드(438)에 제공하는 것을 초래한다. 부가적으로, 플립 플롭 회로(408)는 로직 '1' 값을 수신한다. 이와 관련하여, 플립 플롭 회로(408) 및 버퍼들(452(1) 내지 452(N))에 대응하는 제2 경로(462)는, 공급 전압(V)이 충분히 높은 값을 갖는다면, 버퍼들(452(1) 내지 452(N))에 대응하는 지연에 후속하여, 로직 '1' 값을 제2 입력 노드(456)에 제공할 수 있다. 제1 및 제2 입력 노드들(438, 456) 둘 모두가 로직 '1' 값을 수신하는 것에 대한 응답으로, 출력 신호(458)는, 어떠한 공급 전압 드룹도 존재하지 않는다는 것을 표현하는 로직 '0' 값을 갖는다. 그러나, 제2 경로(462)는, 공급 전압(V)이 드룹 임계치 전압(VDT'') 아래로 드룹되면, 이러한 예에서 로직 '0' 값이 생성되기 위해 버퍼들(452(1) 내지 452(N))에 대응하는 지연을 갖도록 설계된다. 결과적으로, 로직 '0' 값은 루트 클록 신호(CLK_RT')의 클록 기간에 기반하여 제2 입력 노드(456)에 일시적으로 제공된다. 따라서, 제2 입력 노드(456)가 로직 '0' 값을 수신하는 반면, 제1 입력 노드(438)가 로직 '1' 값을 수신하는 것에 대한 응답으로, 출력 신호(458)는, 공급 전압 드룹이 존재한다는 것을 표현하는 로직 '1' 값을 갖는다. 부가적인 비-제한적인 예로서, 루트 클록 신호(CLK_RT')의 다음의 사이클 상에서, 플립 플롭 회로(406)는 로직 '0' 값을 수신하여, 제1 경로(442)가 로직 '0' 값을 XOR 게이트(440)의 제1 입력 노드(438)에 제공하게 한다. 플립 플롭 회로(408)는 또한 로직 '0' 값을 수신하며, 여기서, 공급 전압(V)이 드룹 임계치 전압(VDT'') 아래로 드룹되지 않는다면, 제2 경로(462)는 로직 '0' 값을 제2 입력 노드(456)에 제공하며, 이는, 어떠한 공급 전압 드룹도 존재하지 않는다는 것을 표현하는 로직 '0' 값을 출력 신호(458)가 갖는 것을 초래한다. 그러나, 공급 전압(V)이 드룹 임계치 전압(VDT'') 아래로 드룹되면, 제2 경로(462)는 로직 '1' 값을 제2 입력 노드(456)에 제공하며, 이는, 공급 전압 드룹이 존재한다는 것을 표현하는 로직 '1' 값을 출력 신호(458)가 갖는 것을 초래한다.

[0043] 도 4를 계속 참조하면, CPVM 회로(106'')는 또한, 출력 신호(458)를 수신하도록 구성된 입력 노드(466)를 포함하고 루트 클록 신호(CLK_RT')에 의해 클록킹되는 플립 플롭 회로(464)를 포함한다. 부가적으로, 플립 플롭 회로(464)는 출력 노드(468)를 포함하며, 그 출력 노드(468) 상에서, 플립 플롭 회로(464)는 출력 신호(458)에 기반하여 드룹 검출 신호(108'')를 생성하도록 구성된다. 특히, 제2 경로(462)에 대응하는 지연 더하기 XOR 게이트(440)에 대응하는 지연은, 공급 전압(V)이 드룹 임계치 전압(VDT'') 아래로 드룹되는 경우 플립 플롭 회로(464)의 셋업 시간을 건너 뛰도록(miss) 설계되며, 이는 드룹 검출 신호(108'')가 공급 전압 드룹을 표시하게 한다. 드룹 검출 신호(108'')는 이전에 설명된 바와 같이, 클록 조정 회로(110) 및 공급 전압 조정 회로(328)에 의해 사용된다. 이러한 방식으로, CPVM 회로(106'')는, 도 3에 설명된 전압 비교 결정보다는 위에서 설명된 타이밍-기반 결정에 기반하여 공급 전압 드룹을 검출하기 위해 이용될 수 있다.

[0044] 본 명세서에 설명된 엘리먼트들은 때때로 특정 기능들을 수행하기 위한 수단으로 지칭된다. 이와 관련하여, 도 1에 예시된 검출 회로(106)는 "공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하기 위한 수단"의 일 예이다. 도 1에 예시된 검출 회로(106)는 또한, "공급 전압과 드룹 임계치 전압의 비교를 수행하기 위한 수단" 및 "드룹 임계치 전압이 공급 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 비활성 상태로 생성하기 위한 수단"의 일 예이다. 도 1에 예시된 클록 조정 회로(110)는 "드룹 검출 신호에 대한 응답으로 로드 회로에 제공되는 로드 클록 신호를 조정하기 위한 수단"의 일 예이다. 도 1에 예시된 클록 조정 회로(110)는 또한, "로드 클록 신호의 주파수가 루트 클록 신호의 주파수보다 작도록 드룹 검출 신호가 활성 상태로 트랜지션하는 것에 대한 응답으로 로드 클록 신호의 주파수를 감소시키기 위한 수단"의 일 예이다. 도 1에 예시된 클록 조정 회로(110)는 또한, "로드 클록 신호의 주파수가 루트 클록 신호의 주파수와 동일하거나 또는 실질적으로 동일하도록 드룹 검출 신호가 비활성 상태로 트랜지션하는 것에 대한 응답으로 로드 클록 신호의 주파수를 증가시키기 위한 수단"의 일 예이다. 도 1에 예시된 카운터 회로(114)는 "드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키기 위한 수단"의 일 예이다. 도 1에 예시된 카운터 회로(114)는 또한, "정의된 기간의 종료에 대한 응답으로 카운트를 초기 카운트 값으로 리셋팅하기 위한 수단"의 일 예이다.

[0045] 부가적으로, 도 1에 예시된 전압 상향-조정 회로(116)는 "카운트가 상향-조정 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하기 위한 수단"의 일 예이다. 도 1에 예시된 전압 상향-조정 회로(116)는 또한, "카운트가 상향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 상향-조정 신호를 비활성 상태로 생성하기 위한 수단"의 일 예이다. 도 1에 예시된 전압 하향-조정 회로(120)는 "기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 카운트가 하향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하기 위한 수단"의 일 예이다. 도 1에 예시된 전압 하향-조정 회로(120)는 또한, "카운트가 하향-조정 임계치 값보다 크다는 것에 대한 응답으로 전압 하향-조정 신호를 비활성 상태로 생성하기 위한 수단"의 일 예이다. 도 1에 예시된 공급 전압 제어기 회로(124)는 "전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 증가시키기 위한 수단"의 일 예이다. 도 1에 예시된 공급 전압 제어기 회로(124)는 또한, "전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 로드 회로에 제공되는 공급 전압을 감소시키기 위한 수단"의 일 예이다. 도 3에 예시된 DAC(308)는 "디지털 임계치 신호에 기반하여 드룹 임계치 전압을 생성하기 위한 수단 ― 디지털 임계치 신호는 적응적 전압 변조 회로 내의 레지스터에 저장된 드룹 임계치 전압의 디지털 표현임 ―"의 일 예이다.

[0046] 본 명세서에 개시된 양상들에 따라 공급 전압 드룹들을 감소시키고 전력 소비를 최소화시키도록 공급 전압을 조정하기 위한 적응적 전압 변조 회로들이 임의의 프로세서-기반 디바이스에서 제공되거나 또는 그 디바이스에 통합될 수 있다. 예들은, 셋탑 박스, 엔터테인먼트 유닛, 네비게이션 디바이스, 통신 디바이스, 고정 위치 데이터 유닛, 모바일 위치 데이터 유닛, 글로벌 포지셔닝 시스템(GPS) 디바이스, 모바일 폰, 셀룰러 폰, 스마트 폰, 세션 개시 프로토콜(SIP) 폰, 태블릿, 패블릿, 서버, 컴퓨터, 휴대용 컴퓨터, 모바일 컴퓨팅 디바이스, 웨어러블 컴퓨팅 디바이스(예컨대, 스마트 워치, 건강 또는 운동 추적기, 안경 등), 데스크톱 컴퓨터, 개인 휴대 정보 단말(PDA), 모니터, 컴퓨터 모니터, 텔레비전, 튜너, 라디오, 위성 라디오, 뮤직 플레이어, 디지털 뮤직 플레이어, 휴대용 뮤직 플레이어, 디지털 비디오 플레이어, 비디오 플레이어, 디지털 비디오 디스크(DVD) 플레이어, 휴대용 디지털 비디오 플레이어, 자동차(automobile), 차량용 컴포넌트, 항공전자 시스템들, 드론, 및 멀티콥터(multicopter)를 포함하지만 이에 제한되지는 않는다.

[0047] 이와 관련하여, 도 5는 도 1, 도 3, 및 도 4에 각각 예시된 적응적 전압 변조 회로들(100, 300, 및 400)을 이용할 수 있는 프로세서-기반 시스템(500)의 일 예를 예시한다. 이러한 예에서, 프로세서-기반 시스템(500)은, 하나 또는 그 초과의 프로세서들(504)을 각각 포함하는 하나 또는 그 초과의 중앙 프로세싱 유닛(CPU)들(502)을 포함한다. CPU(들)(502)는 임시로 저장된 데이터에 대한 신속한 액세스를 위해 프로세서(들)(504)에 커플링된 캐시 메모리(506)를 가질 수 있다. CPU(들)(502)는 시스템 버스(508)에 커플링되며, 프로세서-기반 시스템(500)에 포함된 마스터 및 슬레이브 디바이스들을 상호커플링시킬 수 있다. 잘 알려진 바와 같이, CPU(들)(502)는, 시스템 버스(508)를 통해 어드레스, 제어, 및 데이터 정보를 교환함으로써 이들 다른 디바이스들과 통신한다. 예컨대, CPU(들)(502)는 슬레이브 디바이스의 일 예로서의 메모리 제어기(510)에 버스 트랜잭션 요청들을 통신할 수 있다. 도 5에 예시되지 않지만, 다수의 시스템 버스들(508)이 제공될 수 있으며, 여기서, 각각의 시스템 버스(508)는 상이한 패브릭로 구성된다.

[0048] 다른 마스터 및 슬레이브 디바이스들이 시스템 버스(508)에 연결될 수 있다. 도 5에 예시된 바와 같이, 이들 디바이스들은 예들로서, 메모리 시스템(512), 하나 또는 그 초과의 입력 디바이스들(514), 하나 또는 그 초과의 출력 디바이스들(516), 하나 또는 그 초과의 네트워크 인터페이스 디바이스들(518), 및 하나 또는 그 초과의 디스플레이 제어기들(520)을 포함할 수 있다. 입력 디바이스(들)(514)는 입력 키들, 스위치들, 음성 프로세서들 등을 포함하지만 이에 제한되지는 않는 임의의 타입의 입력 디바이스를 포함할 수 있다. 출력 디바이스(들)(516)는 오디오, 비디오, 다른 시각적인 표시자들 등을 포함하지만 이에 제한되지는 않는 임의의 타입의 출력 디바이스를 포함할 수 있다. 네트워크 인터페이스 디바이스(들)(518)는 네트워크(522)로의 그리고 네트워크(522)로부터의 데이터의 교환을 가능하게 하도록 구성된 임의의 디바이스일 수 있다. 네트워크(522)는, 유선 또는 무선 네트워크, 사설 또는 공용 네트워크, 로컬 영역 네트워크(LAN), 무선 로컬 영역 네트워크(WLAN), 광역 네트워크(WAN), 블루투스^TM 네트워크, 및 인터넷을 포함하지만 이에 제한되지는 않는 임의의 타입의 네트워크일 수 있다. 네트워크 인터페이스 디바이스(들)(518)는 원하는 임의의 타입의 통신 프로토콜을 지원하도록 구성될 수 있다. 메모리 시스템(512)은 하나 또는 그 초과의 메모리 유닛들(524(0) 내지 524(M))을 포함할 수 있다.

[0049] CPU(들)(502)는 또한, 하나 또는 그 초과의 디스플레이들(526)로 전송되는 정보를 제어하기 위해 시스템 버스(508)를 통하여 디스플레이 제어기(들)(520)에 액세스하도록 구성될 수 있다. 디스플레이 제어기(들)(520)는 하나 또는 그 초과의 비디오 프로세서들(528)을 통해 디스플레이될 정보를 디스플레이(들)(526)에 전송하며, 그 프로세서들은 디스플레이될 정보를 디스플레이(들)(526)에 적합한 포맷으로 프로세싱한다. 디스플레이(들)(526)는, 음극선관(CRT), 액정 디스플레이(LCD), 플라즈마 디스플레이, 발광 다이오드(LED) 디스플레이 등을 포함하지만 이에 제한되지는 않는 임의의 타입의 디스플레이를 포함할 수 있다.

[0050] 도 6은 라디오 주파수(RF) 컴포넌트들을 포함할 수 있는 무선 통신 디바이스(600)의 일 예를 예시하며, 여기서, 무선 통신 디바이스(600)는 도 1, 도 3, 및 도 4에 각각 예시된 적응적 전압 변조 회로들(100, 300, 및 400)을 포함할 수 있다. 이와 관련하여, 무선 통신 디바이스(600)는 집적 회로(IC)(602)로 제공될 수 있다. 무선 통신 디바이스(600)는 예들로서, 위에서 참조된 디바이스들 중 임의의 디바이스를 포함하거나 또는 그들로 제공될 수 있다. 도 6에 도시된 바와 같이, 무선 통신 디바이스(600)는 트랜시버(604) 및 데이터 프로세서(606)를 포함한다. 데이터 프로세서(606)는 데이터 및 프로그램 코드들을 저장하기 위한 메모리(도시되지 않음)를 포함할 수 있다. 트랜시버(604)는 양방향 통신들을 지원하는 송신기(608) 및 수신기(610)를 포함한다. 일반적으로, 무선 통신 디바이스(600)는 임의의 수의 통신 시스템들 및 주파수 대역들에 대해 임의의 수의 송신기들 및/또는 수신기들을 포함할 수 있다. 트랜시버(604)의 전부 또는 일부는 하나 또는 그 초과의 아날로그 IC들, RF IC(RFIC)들, 믹싱된 신호 IC들 등 상에서 구현될 수 있다.

[0051] 송신기 또는 수신기는 수퍼-헤테로다인(super-heterodyne) 아키텍처 또는 직접-변환 아키텍처를 이용하여 구현될 수 있다. 수퍼-헤테로다인 아키텍처에서, 신호는 다수의 스테이지들에서 RF와 베이스밴드 사이에서, 예를 들어, 하나의 스테이지에서는 RF로부터 중간 주파수(IF)로 그리고 그 후에는 수신기에 대한 다른 스테이지에서 IF로부터 베이스밴드로 주파수-변환된다. 직접-변환 아키텍처에서, 신호는 하나의 스테이지에서 RF와 베이스밴드 사이에서 주파수 변환된다. 수퍼-헤테로다인 및 직접-변환 아키텍처들은 상이한 회로 블록들을 사용하고 그리고/또는 상이한 요건들을 가질 수 있다. 도 6의 무선 통신 디바이스(600)에서, 송신기(608) 및 수신기(610)는 직접-변환 아키텍처를 이용하여 구현된다.

[0052] 송신 경로에서, 데이터 프로세서(606)는 송신될 데이터를 프로세싱하고, I 및 Q 아날로그 출력 신호들을 송신기(608)에 제공한다. 예시적인 무선 통신 디바이스(600)에서, 데이터 프로세서(606)는, 데이터 프로세서(606)에 의해 생성된 디지털 신호들을, 추가적인 프로세싱을 위해 I 및 Q 아날로그 출력 신호들, 예컨대 I 및 Q 출력 전류들로 변환하기 위한 DAC들(612(1), 612(2))을 포함한다.

[0053] 송신기(608) 내에서, 저역통과 필터들(614(1), 614(2))은 이전의 디지털-아날로그 변환에 의해 야기된 원치않는 신호들을 제거하기 위해 I 및 Q 아날로그 출력 신호들을 각각 필터링한다. 증폭기들(AMP)(616(1), 616(2))은 저역통과 필터들(614(1), 614(2))로부터의 신호들을 각각 증폭시키고, I 및 Q 베이스밴드 신호들을 제공한다. 상향변환기(618)는 송신(TX) 로컬 오실레이터(LO) 신호 생성기(622)로부터 믹서들(620(1), 620(2))을 통해 TX LO 신호들을 이용하여 I 및 Q 베이스밴드 신호들을 상향변환하여, 상향변환된 신호(624)를 제공한다. 필터(626)는 주파수 상향변환에 의해 야기된 원치않는 신호들 뿐만 아니라 수신 주파수 대역의 잡음을 제거하기 위해, 상향변환된 신호(624)를 필터링한다. 전력 증폭기(PA)(628)는 원하는 출력 전력 레벨을 획득하기 위해 필터(626)로부터의 상향변환된 신호(624)를 증폭시키고, 송신 RF 신호를 제공한다. 송신 RF 신호는 듀플렉서 또는 스위치(630)를 통해 라우팅되고, 안테나(632)를 통해 송신된다.

[0054] 수신 경로에서, 안테나(632)는 기지국들에 의해 송신된 신호들을 수신하고, 수신된 RF 신호를 제공하며, 그 RF 신호는 듀플렉서 또는 스위치(630)를 통해 라우팅되어 저잡음 증폭기(LNA)(634)로 제공된다. 듀플렉서 또는 스위치(630)는 특정한 수신(RX)-TX 듀플렉서 주파수 분리를 이용하여 동작하도록 설계되므로, 수신(RX) 신호들은 TX 신호들로부터 격리된다. 수신된 RF 신호는 LNA(634)에 의해 증폭되고 필터(636)에 의해 필터링되어, 원하는 RF 입력 신호를 획득한다. 하향변환 믹서들(638(1), 638(2))은 RX LO 신호 생성기(640)로부터의 I 및 Q RX LO 신호들(즉, LO_I 및 LO_Q)과 필터(636)의 출력을 믹싱하여, I 및 Q 베이스밴드 신호들을 생성한다. I 및 Q 베이스밴드 신호들은 증폭기들(AMP)(642(1), 642(2))에 의해 증폭되고, 저역통과 필터들(644(1), 644(2))에 의해 추가로 필터링되어, I 및 Q 아날로그 입력 신호들을 획득하며, 그 I 및 Q 아날로그 입력 신호들은 데이터 프로세서(606)에 제공된다. 이러한 예에서, 데이터 프로세서(606)는 I 및 Q 아날로그 입력 신호들을, 데이터 프로세서(606)에 의해 추가로 프로세싱될 디지털 신호들로 변환하기 위한 아날로그-디지털 변환기(ADC)들(646(1), 646(2))을 포함한다.

[0055] 도 6의 무선 통신 디바이스(600)에서, TX LO 신호 생성기(622)는 주파수 상향변환을 위해 사용되는 I 및 Q TX LO 신호들을 생성하는 반면, RX LO 신호 생성기(640)는 주파수 하향변환을 위해 사용되는 I 및 Q RX LO 신호들을 생성한다. 각각의 LO 신호는 특정한 기본 주파수를 갖는 주기적인 신호이다. TX PLL 회로(648)는 데이터 프로세서(606)로부터 타이밍 정보를 수신하며, TX LO 신호 생성기(622)로부터의 I 및 Q TX LO 신호들의 주파수 및/또는 위상을 조정하기 위해 사용되는 제어 신호를 생성한다. 유사하게, RX PLL 회로(650)는 데이터 프로세서(606)로부터 타이밍 정보를 수신하며, RX LO 신호 생성기(640)로부터의 I 및 Q RX LO 신호들의 주파수 및/또는 위상을 조정하기 위해 사용되는 제어 신호를 생성한다.

[0056] 당업자들은, 본 명세서에 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 회로들, 및 알고리즘들이 전자 하드웨어, 메모리 또는 다른 컴퓨터 판독가능 매체에 저장되고 프로세서 또는 다른 프로세싱 디바이스에 의해 실행되는 명령들, 또는 이 둘의 결합들로서 구현될 수 있다는 것을 추가로 인식할 것이다. 본 명세서에서 설명된 마스터 및 슬레이브 디바이스들은, 예들로서 임의의 회로, 하드웨어 컴포넌트, 집적 회로(IC), 또는 IC 칩에서 이용될 수 있다. 본 명세서에서 개시된 메모리는 임의의 타입 및 사이즈의 메모리일 수 있으며, 원하는 임의의 타입의 정보를 저장하도록 구성될 수 있다. 이러한 상호교환가능성을 명확히 예시하기 위해, 다양한 예시적인 컴포넌트들, 블록들, 모듈들, 회로들, 및 단계들은 그들의 기능 관점들에서 일반적으로 위에서 설명되었다. 그러한 기능이 어떻게 구현되는지는, 특정한 애플리케이션, 설계 선택들, 및/또는 전체 시스템에 부과된 설계 제약들에 의존한다. 당업자들은 설명된 기능을 각각의 특정 애플리케이션에 대해 다양한 방식들로 구현할 수 있지만, 그러한 구현 결정들이 본 개시내용의 범위를 벗어나게 하는 것으로서 해석되지는 않아야 한다.

[0057] 본 명세서에 개시된 양상들과 관련하여 설명된 다양한 예시적인 로직 블록들, 모듈들, 및 회로들은 프로세서, 디지털 신호 프로세서(DSP), 주문형 집적 회로(ASIC), 필드 프로그래밍가능 게이트 어레이(FPGA) 또는 다른 프로그래밍가능 로직 디바이스, 이산 게이트 또는 트랜지스터 로직, 이산 하드웨어 컴포넌트들, 또는 본 명세서에 설명된 기능들을 수행하도록 설계된 이들의 임의의 조합으로 구현 또는 수행될 수 있다. 프로세서는 마이크로프로세서일 수 있지만, 대안적으로, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 상태 머신일 수 있다. 또한, 프로세서는 컴퓨팅 디바이스들의 조합(예컨대, DSP와 마이크로프로세서의 조합, 복수의 마이크로프로세서들, DSP 코어와 결합된 하나 또는 그 초과의 마이크로프로세서들, 또는 임의의 다른 그러한 구성)으로서 구현될 수 있다.

[0058] 본 명세서에 개시된 양상들은 하드웨어 및 하드웨어에 저장된 명령들로 구현될 수 있으며, 예컨대, 랜덤 액세스 메모리(RAM), 플래시 메모리, 판독 전용 메모리(ROM), 전기적으로 프로그래밍가능 ROM(EPROM), 전기적으로 소거가능한 프로그래밍가능 ROM(EEPROM), 레지스터들, 하드 디스크, 착탈형 디스크, CD-ROM, 또는 당업계에 알려진 임의의 다른 형태의 컴퓨터 판독가능 매체에 상주할 수 있다. 예시적인 저장 매체는, 프로세서가 저장 매체로부터 정보를 판독하고, 저장 매체에 정보를 기입할 수 있도록 프로세서에 커플링된다. 대안적으로, 저장 매체는 프로세서에 통합될 수 있다. 프로세서 및 저장 매체는 ASIC에 상주할 수 있다. ASIC는 원격 스테이션에 상주할 수 있다. 대안적으로, 프로세서 및 저장 매체는 원격 스테이션, 기지국, 또는 서버에서 별개의 컴포넌트들로서 상주할 수 있다.

[0059] 또한, 본 명세서의 예시적인 양상들 중 임의의 양상에서 설명된 동작 단계들은 예들 및 논의를 제공하기 위해 설명된다는 것을 유의한다. 설명된 동작들은 예시된 시퀀스들 이외의 다수의 상이한 시퀀스들에서 수행될 수 있다. 또한, 단일 동작 단계에서 설명된 동작들은 실제로는 다수의 상이한 단계들에서 수행될 수 있다. 부가적으로, 예시적인 양상들에서 논의된 하나 또는 그 초과의 동작 단계들이 결합될 수 있다. 흐름도들에 예시된 동작 단계들은, 당업자에게는 용이하게 명백할 바와 같은 다수의 상이한 변형들을 겪을 수 있다는 것이 이해될 것이다. 당업자들은 또한, 정보 및 신호들이 다양한 상이한 기법들 및 기술들 중 임의의 기법 및 기술을 사용하여 표현될 수 있음을 이해할 것이다. 예컨대, 위의 설명 전반에 걸쳐 참조될 수 있는 데이터, 명령들, 커맨드들, 정보, 신호들, 비트들, 심볼들, 및 칩들은 전압들, 전류들, 전자기파들, 자기장들 또는 자기 입자들, 광학 필드들 또는 광학 입자들, 또는 이들의 임의의 조합에 의해 표현될 수 있다.

[0060] 개시내용의 이전 설명은 당업자가 개시내용을 사용하거나 또는 실시할 수 있도록 제공된다. 개시내용에 대한 다양한 변형들은 당업자들에게 용이하게 명백할 것이며, 본 명세서에서 정의된 일반적인 원리들은 개시내용의 사상 또는 범위를 벗어나지 않으면서 다른 변형들에 적용될 수 있다. 따라서, 개시내용은 본 명세서에 설명된 예들 및 설계들로 제한되도록 의도되는 것이 아니라, 본 명세서에 개시된 원리들 및 신규한 특성들과 일치하는 가장 넓은 범위에 부합할 것이다.

Claims

적응적 전압 변조 회로로서,
로드 회로에 제공되는 공급 전압이 드룹(droop) 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하도록 구성된 검출 회로; 및
상기 드룹 검출 신호에 대한 응답으로 상기 로드 회로에 제공되는 로드 클록 신호를 조정하도록 구성된 클록 조정 회로
를 포함하는 공급 전압 드룹 검출 및 완화 회로;
상기 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키도록 구성된 카운터 회로;
상기 카운트가 상향-조정(adjust-up) 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하도록 구성된 전압 상향-조정 회로; 및
상기 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 상기 카운트가 하향-조정(adjust-down) 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하도록 구성된 전압 하향-조정 회로
를 포함하는 공급 전압 조정 회로; 및
상기 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 로드 회로에 제공되는 공급 전압을 증가시키고; 그리고
상기 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 로드 회로에 제공되는 공급 전압을 감소시키도록
구성된 공급 전압 제어기 회로를 포함하는, 적응적 전압 변조 회로.
제1항에 있어서,
상기 전압 상향-조정 회로는, 상기 정의된 기간의 종료 시에 상기 카운트가 상기 상향-조정 임계치 값보다 작다는 것에 대한 응답으로 상기 전압 상향-조정 신호를 비활성 상태로 생성하도록 추가로 구성되고; 그리고
상기 전압 하향-조정 회로는, 상기 정의된 기간의 종료 시에 상기 카운트가 상기 하향-조정 임계치 값보다 크다는 것에 대한 응답으로 상기 전압 하향-조정 신호를 비활성 상태로 생성하도록 추가로 구성되는, 적응적 전압 변조 회로.
제1항에 있어서,
상기 전압 상향-조정 회로는, 상기 공급 전압이 상향 조정되었다는 것을 표시하는, 상기 공급 전압 제어기 회로의 확인응답 신호에 대한 응답으로 상기 전압 상향-조정 신호를 비활성 상태로 생성하도록 추가로 구성되고; 그리고
상기 전압 하향-조정 회로는, 상기 공급 전압이 하향 조정되었다는 것을 표시하는, 상기 공급 전압 제어기 회로의 확인응답 신호에 대한 응답으로 상기 전압 하향-조정 신호를 비활성 상태로 생성하도록 추가로 구성되는, 적응적 전압 변조 회로.
제3항에 있어서,
상기 카운터 회로는, 상기 공급 전압이 상향 조정되었다는 것을 표시하는, 상기 공급 전압 제어기 회로의 확인응답 신호에 대한 응답으로 상기 카운트를 초기 카운트 값으로 리셋팅하도록 구성되는, 적응적 전압 변조 회로.
제3항에 있어서,
상기 카운터 회로는, 상기 공급 전압이 하향 조정되었다는 것을 표시하는, 상기 공급 전압 제어기 회로의 확인응답 신호에 대한 응답으로 상기 카운트를 초기 카운트 값으로 리셋팅하도록 구성되는, 적응적 전압 변조 회로.
제1항에 있어서,
상기 카운터 회로는, 상기 정의된 기간의 종료에 대한 응답으로 상기 카운트를 초기 카운트 값으로 리셋팅하도록 구성되는, 적응적 전압 변조 회로.
제1항에 있어서,
상기 카운터 회로는,
상기 드룹 검출 신호가 활성 상태에 있는 상향-조정 기간 동안 상기 기준 클록 신호의 각각의 사이클에 대한 응답으로 상향-조정 카운트를 증분시키고; 그리고
상기 드룹 검출 신호가 활성 상태에 있는 하향-조정 기간 동안 상기 기준 클록 신호의 각각의 사이클에 대한 응답으로 하향-조정 카운트를 증분시키도록
추가로 구성되는, 적응적 전압 변조 회로.
제7항에 있어서,
상기 카운터 회로는,
제1 입력 노드;
제2 입력 노드;
제1 출력 노드; 및
제2 출력 노드를 포함하며;
상기 카운터 회로는,
상기 카운터 회로의 제1 입력 노드 상에서 상기 드룹 검출 신호를 수신하고;
상기 카운터 회로의 제2 입력 노드 상에서 상기 기준 클록 신호를 수신하고;
상기 카운터 회로의 제1 출력 노드 상에서 상기 상향-조정 카운트를 표시하는 상향 카운트 신호를 제공하며; 그리고
상기 카운터 회로의 제2 출력 노드 상에서 상기 하향-조정 카운트를 표시하는 하향 카운트 신호를 제공하도록
구성되는, 적응적 전압 변조 회로.
제8항에 있어서,
상기 공급 전압 조정 회로는,
출력 노드를 포함하는 상향-조정 레지스터; 및
출력 노드를 포함하는 하향-조정 레지스터를 더 포함하며,
상기 상향-조정 레지스터는,
상기 상향-조정 임계치 값을 저장하고; 그리고
상기 상향-조정 레지스터의 출력 노드 상에서 상기 상향-조정 임계치 값를 제공하도록
구성되고;
상기 하향-조정 레지스터는,
상기 하향-조정 임계치 값을 저장하고; 그리고
상기 하향-조정 레지스터의 출력 노드 상에서 상기 하향-조정 임계치 값를 제공하도록
구성되는, 적응적 전압 변조 회로.
제9항에 있어서,
상기 전압 상향-조정 회로는,
상기 카운터 회로의 제1 출력 노드에 전기적으로 커플링된 제1 입력 노드;
상기 상향-조정 레지스터의 출력 노드에 전기적으로 커플링된 제2 입력 노드; 및
상기 공급 전압 제어기 회로의 제1 입력 노드에 전기적으로 커플링된 출력 노드를 포함하며,
상기 전압 상향-조정 회로는 상기 전압 상향-조정 회로의 출력 노드 상에서 상기 전압 상향-조정 신호를 제공하도록 구성되고;
상기 전압 하향-조정 회로는,
상기 카운터 회로의 제2 출력 노드에 전기적으로 커플링된 제1 입력 노드;
상기 하향-조정 레지스터의 출력 노드에 전기적으로 커플링된 제2 입력 노드; 및
상기 공급 전압 제어기 회로의 제2 입력 노드에 전기적으로 커플링된 출력 노드를 포함하며,
상기 전압 하향-조정 회로는 상기 전압 하향-조정 회로의 출력 노드 상에서 상기 전압 하향-조정 신호를 제공하도록 구성되는, 적응적 전압 변조 회로.
제1항에 있어서,
상기 공급 전압 드룹 검출 및 완화 회로는 출력 노드를 포함하는 드룹 임계치 레지스터를 더 포함하며,
상기 드룹 임계치 레지스터는,
상기 드룹 임계치 전압의 디지털 표현인 디지털 임계치 신호를 저장하고; 그리고
상기 드룹 임계치 레지스터의 출력 노드 상에서 상기 디지털 임계치 신호를 제공하도록
구성되는, 적응적 전압 변조 회로.
제11항에 있어서,
상기 공급 전압 드룹 검출 및 완화 회로는 디지털-아날로그 변환기(DAC)를 더 포함하며,
상기 DAC는,
상기 드룹 임계치 레지스터의 출력 노드에 전기적으로 커플링된 입력 노드; 및
출력 노드를 포함하고;
상기 DAC는 상기 DAC의 출력 노드 상에서 상기 드룹 임계치 전압을 제공하도록 구성되고;
상기 검출 회로는 비교기 회로를 포함하며,
상기 비교기 회로는,
상기 DAC의 출력 노드에 전기적으로 커플링된 제1 입력 노드;
상기 공급 전압에 전기적으로 커플링된 제2 입력 노드; 및
출력 노드를 포함하고;
상기 비교기 회로는 상기 비교기 회로의 출력 노드 상에서 상기 드룹 검출 신호를 제공하도록 구성되며,
상기 드룹 검출 신호는, 상기 드룹 임계치 전압이 상기 공급 전압보다 크다는 것에 대한 응답으로 활성 상태로 트랜지션하고; 그리고
상기 드룹 검출 신호는, 상기 드룹 임계치 전압이 상기 공급 전압보다 작다는 것에 대한 응답으로 비활성 상태로 트랜지션하는, 적응적 전압 변조 회로.
제12항에 있어서,
상기 클록 조정 회로는,
루트(root) 클록 신호를 수신하는 제1 입력 노드;
상기 비교기 회로의 출력 노드에 전기적으로 커플링된 제2 입력 노드; 및
출력 노드를 포함하고;
상기 클록 조정 회로는 상기 클록 조정 회로의 출력 노드 상에서 상기 로드 클록 신호를 제공하도록 구성되며,
상기 로드 클록 신호는 상기 루트 클록 신호에 기반하는, 적응적 전압 변조 회로.
제13항에 있어서,
상기 클록 조정 회로는,
상기 로드 클록 신호의 주파수가 상기 루트 클록 신호의 주파수보다 작도록 상기 드룹 검출 신호가 활성 상태로 트랜지션하는 것에 대한 응답으로 상기 로드 클록 신호의 주파수를 감소시키고; 그리고
상기 로드 클록 신호의 주파수가 상기 루트 클록 신호의 주파수와 동일하거나 또는 실질적으로 동일하도록 상기 드룹 검출 신호가 비활성 상태로 트랜지션하는 것에 대한 응답으로 상기 로드 클록 신호의 주파수를 증가시키도록
구성됨으로써 상기 로드 클록 신호를 조정하도록 구성되는, 적응적 전압 변조 회로.
제1항에 있어서,
상기 검출 회로는 상기 공급 전압에 의해 전력공급되는 임계 경로 전압 모니터링 회로를 포함하며,
상기 임계 경로 전압 모니터링 회로는,
루트 클록 신호에 의해 클록킹되도록 구성되며,
입력 노드; 및
출력 노드를 포함하는
제1 플립 플롭 회로;
상기 제1 플립 플롭 회로의 출력 노드에 전기적으로 커플링된 입력 노드; 및
출력 노드를 포함하는
버퍼;
상기 버퍼의 출력 노드에 전기적으로 커플링된 입력 노드; 및
출력 노드를 포함하는
인버터;
를 포함하는 제1 경로;
상기 인버터의 출력 노드에 전기적으로 커플링된 제1 입력 노드;
인에이블 신호를 수신하도록 구성된 제2 입력 노드; 및
상기 제1 플립 플롭 회로의 출력 노드에 전기적으로 커플링된 출력 노드
를 포함하는 AND-기반 게이트;
상기 루트 클록 신호에 의해 클록킹되도록 구성되며,
상기 AND-기반 게이트의 출력 노드에 전기적으로 커플링된 입력 노드; 및
출력 노드를 포함하는
제2 플립 플롭 회로; 및
복수의 직렬로 연결된 버퍼들 ―
상기 복수의 직렬로 연결된 버퍼들 중 제1 버퍼는, 상기 제2 플립 플롭 회로의 출력 노드에 전기적으로 커플링된 입력 노드를 포함하고; 그리고
상기 복수의 직렬로 연결된 버퍼들 중 마지막 버퍼는 출력 노드를 포함함 ―;
을 포함하는 제2 경로;
상기 제1 경로의 상기 버퍼의 출력 노드에 전기적으로 커플링된 제1 입력 노드;
상기 제2 경로의 상기 복수의 직렬로 연결된 버퍼들 중 마지막 버퍼의 출력 노드에 전기적으로 커플링된 제2 입력 노드; 및
출력 노드 ― 상기 출력 노드 상에서, XOR-기반 게이트는 출력 신호를 제공하도록 구성됨 ―
를 포함하는 상기 XOR-기반 게이트; 및
상기 루트 클록 신호에 의해 클록킹되도록 구성되며,
상기 XOR-기반 게이트의 출력 노드에 전기적으로 커플링된 입력 노드; 및
출력 노드 ― 상기 출력 노드 상에서, 플립 플롭 회로는 상기 드룹 검출 신호를 제공하도록 구성됨 ―
를 포함하는 상기 플립 플롭 회로
를 포함하는, 적응적 전압 변조 회로.
제1항에 있어서,
집적 회로(IC)로 통합되는, 적응적 전압 변조 회로.
제1항에 있어서,
셋탑 박스; 엔터테인먼트 유닛; 네비게이션 디바이스; 통신 디바이스; 고정 위치 데이터 유닛; 모바일 위치 데이터 유닛; 글로벌 포지셔닝 시스템(GPS) 디바이스; 모바일 폰; 셀룰러 폰; 스마트 폰; 세션 개시 프로토콜(SIP) 폰; 태블릿; 패블릿; 서버; 컴퓨터; 휴대용 컴퓨터; 모바일 컴퓨팅 디바이스; 웨어러블 컴퓨팅 디바이스; 데스크톱 컴퓨터; 개인 휴대 정보 단말(PDA); 모니터; 컴퓨터 모니터; 텔레비전; 튜너; 라디오; 위성 라디오; 뮤직 플레이어; 디지털 뮤직 플레이어; 휴대용 뮤직 플레이어; 디지털 비디오 플레이어; 비디오 플레이어; 디지털 비디오 디스크(DVD) 플레이어; 휴대용 디지털 비디오 플레이어; 자동차(automobile); 차량용 컴포넌트; 항공전자 시스템들; 드론; 및 멀티콥터(multicopter)로 이루어진 그룹으로부터 선택되는 디바이스로 통합되는, 적응적 전압 변조 회로.
적응적 전압 변조 회로로서,
공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하기 위한 수단;
상기 드룹 검출 신호에 대한 응답으로 로드 회로에 제공되는 로드 클록 신호를 조정하기 위한 수단;
상기 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키기 위한 수단;
상기 카운트가 상향-조정 임계치 값보다 크다는 것에 대한 응답으로 활성 상태로 전압 상향-조정 신호를 생성하기 위한 수단;
상기 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 상기 카운트가 하향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하기 위한 수단;
상기 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 로드 회로에 제공되는 공급 전압을 증가시키기 위한 수단; 및
상기 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 로드 회로에 제공되는 공급 전압을 감소시키기 위한 수단을 포함하는, 적응적 전압 변조 회로.
제18항에 있어서,
상기 정의된 기간의 종료 시에 상기 카운트가 상기 상향-조정 임계치 값보다 작다는 것에 대한 응답으로 상기 전압 상향-조정 신호를 비활성 상태로 생성하기 위한 수단; 및
상기 정의된 기간의 종료 시에 상기 카운트가 상기 하향-조정 임계치 값보다 크다는 것에 대한 응답으로 상기 전압 하향-조정 신호를 비활성 상태로 생성하기 위한 수단을 더 포함하는, 적응적 전압 변조 회로.
제18항에 있어서,
상기 정의된 기간의 종료에 대한 응답으로 상기 카운트를 초기 카운트 값으로 리셋팅하기 위한 수단을 더 포함하는, 적응적 전압 변조 회로.
제18항에 있어서,
디지털 임계치 신호에 기반하여 상기 드룹 임계치 전압을 생성하기 위한 수단을 더 포함하며,
상기 디지털 임계치 신호는 상기 적응적 전압 변조 회로 내의 레지스터에 저장된 상기 드룹 임계치 전압의 디지털 표현인, 적응적 전압 변조 회로.
제18항에 있어서,
상기 공급 전압과 상기 드룹 임계치 전압의 비교를 수행하기 위한 수단; 및
상기 드룹 임계치 전압이 상기 공급 전압보다 작다는 것에 대한 응답으로 상기 드룹 검출 신호를 비활성 상태로 생성하기 위한 수단을 더 포함하는, 적응적 전압 변조 회로.
제22항에 있어서,
상기 로드 클록 신호를 조정하기 위한 수단은,
상기 로드 클록 신호의 주파수가 루트 클록 신호의 주파수보다 작도록 상기 드룹 검출 신호가 활성 상태로 트랜지션하는 것에 대한 응답으로 상기 로드 클록 신호의 주파수를 감소시키기 위한 수단; 및
상기 로드 클록 신호의 주파수가 상기 루트 클록 신호의 주파수와 동일하거나 또는 실질적으로 동일하도록 상기 드룹 검출 신호가 비활성 상태로 트랜지션하는 것에 대한 응답으로 상기 로드 클록 신호의 주파수를 증가시키기 위한 수단을 포함하는, 적응적 전압 변조 회로.
적응적 전압 변조 회로에 의해 수행되는, 공급 전압을 적응적으로 변조하기 위한 방법으로서,
상기 공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하는 단계;
상기 드룹 검출 신호에 대한 응답으로 로드 회로에 제공되는 로드 클록 신호를 조정하는 단계;
상기 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키는 단계;
상기 카운트가 상향-조정 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하는 단계;
상기 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 상기 카운트가 하향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하는 단계;
상기 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 로드 회로에 제공되는 공급 전압을 증가시키는 단계; 및
상기 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 로드 회로에 제공되는 공급 전압을 감소시키는 단계를 포함하는, 공급 전압을 적응적으로 변조하기 위한 방법.
제24항에 있어서,
상기 정의된 기간의 종료 시에 상기 카운트가 상기 상향-조정 임계치 값보다 작다는 것에 대한 응답으로 상기 전압 상향-조정 신호를 비활성 상태로 생성하는 단계; 및
상기 정의된 기간의 종료 시에 상기 카운트가 상기 하향-조정 임계치 값보다 크다는 것에 대한 응답으로 상기 전압 하향-조정 신호를 비활성 상태로 생성하는 단계를 더 포함하는, 공급 전압을 적응적으로 변조하기 위한 방법.
제24항에 있어서,
상기 정의된 기간의 종료에 대한 응답으로 상기 카운트를 초기 카운트 값으로 리셋팅하는 단계를 더 포함하는, 공급 전압을 적응적으로 변조하기 위한 방법.
제24항에 있어서,
디지털 임계치 신호에 기반하여 상기 드룹 임계치 전압을 생성하는 단계를 더 포함하며,
상기 디지털 임계치 신호는 상기 드룹 임계치 전압의 디지털 표현인, 공급 전압을 적응적으로 변조하기 위한 방법.
제24항에 있어서,
상기 드룹 검출 신호를 생성하는 단계는,
상기 공급 전압과 상기 드룹 임계치 전압의 비교를 수행하는 단계; 및
상기 드룹 임계치 전압이 상기 공급 전압보다 작다는 것에 대한 응답으로 상기 드룹 검출 신호를 비활성 상태로 생성하는 단계를 포함하는, 공급 전압을 적응적으로 변조하기 위한 방법.
제28항에 있어서,
상기 로드 클록 신호를 조정하는 단계는,
상기 로드 클록 신호의 주파수가 루트 클록 신호의 주파수보다 작도록 상기 드룹 검출 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 로드 클록 신호의 주파수를 감소시키는 단계; 및
상기 로드 클록 신호의 주파수가 상기 루트 클록 신호의 주파수와 동일하거나 또는 실질적으로 동일하도록 상기 드룹 검출 신호가 비활성 상태에 있다는 것에 대한 응답으로 상기 로드 클록 신호의 주파수를 증가시키는 단계를 포함하는, 공급 전압을 적응적으로 변조하기 위한 방법.
프로세서-기반 시스템으로서,
프로세서;
공급 전압을 상기 프로세서에 제공하도록 구성된 전력 관리 회로; 및
적응적 전압 변조 회로를 포함하며,
상기 적응적 전압 변조 회로는,
상기 공급 전압이 드룹 임계치 전압보다 작다는 것에 대한 응답으로 드룹 검출 신호를 활성 상태로 생성하도록 구성된 검출 회로; 및
상기 드룹 검출 신호에 대한 응답으로 상기 프로세서에 제공되는 로드 클록 신호를 조정하도록 구성된 클록 조정 회로
를 포함하는 공급 전압 드룹 검출 및 완화 회로;
상기 드룹 검출 신호가 활성 상태에 있는 기준 클록 신호의 각각의 사이클에 대한 응답으로 카운트를 증분시키도록 구성된 카운터 회로;
상기 카운트가 상향-조정 임계치 값보다 크다는 것에 대한 응답으로 전압 상향-조정 신호를 활성 상태로 생성하도록 구성된 전압 상향-조정 회로; 및
상기 기준 클록 신호에 의해 측정된 바와 같은 정의된 기간의 종료 시에 상기 카운트가 하향-조정 임계치 값보다 작다는 것에 대한 응답으로 전압 하향-조정 신호를 활성 상태로 생성하도록 구성된 전압 하향-조정 회로
를 포함하는 공급 전압 조정 회로; 및
공급 전압 제어기 회로
를 포함하며,
상기 공급 전압 제어기 회로는,
상기 전압 상향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 프로세서에 제공되는 공급 전압을 증가시키고; 그리고
상기 전압 하향-조정 신호가 활성 상태에 있다는 것에 대한 응답으로 상기 프로세서에 제공되는 공급 전압을 감소시키도록
구성되는, 프로세서-기반 시스템.