JP6768842B2 - 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 - Google Patents

供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 Download PDF

Info

Publication number
JP6768842B2
JP6768842B2 JP2018561734A JP2018561734A JP6768842B2 JP 6768842 B2 JP6768842 B2 JP 6768842B2 JP 2018561734 A JP2018561734 A JP 2018561734A JP 2018561734 A JP2018561734 A JP 2018561734A JP 6768842 B2 JP6768842 B2 JP 6768842B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
signal
adjustment
response
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018561734A
Other languages
English (en)
Other versions
JP2019517763A (ja
Inventor
コラ、イェシュワント・ナガラジ
ブリッジス、ジェフリー・トッド
パテル、サンジェイ
スリダール、シュラッダ
プライス、バート・リー
ター、ガブリエル・マーテル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of JP2019517763A publication Critical patent/JP2019517763A/ja
Application granted granted Critical
Publication of JP6768842B2 publication Critical patent/JP6768842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Dc-Dc Converters (AREA)
  • Power Sources (AREA)
  • Pens And Brushes (AREA)
  • Amplifiers (AREA)
  • Direct Current Feeding And Distribution (AREA)

Description

優先権の主張
[0001]本願は、２０１６年５月２７日付で出願された、「ADAPTIVE VOLTAGE MODULATION CIRCUITS FOR ADJUSTING SUPPLY VOLTAGE TO MITIGATE SUPPLY VOLTAGE DROOPS」と題する米国特許仮出願第６２／３４２，６３８号に基づく優先権を主張し、この内容は、全体として参照により本明細書に組み込まれている。
[0002]本願はまた、２０１７年５月２４日付で出願された、「ADAPTIVE VOLTAGE MODULATION CIRCUITS FOR ADJUSTING SUPPLY VOLTAGE TO REDUCE SUPPLY VOLTAGE DROOPS AND MINIMIZE POWER CONSUMPTION」と題する米国特許出願第１５／６０４，０３８号に基づく優先権を主張し、この内容は、全体として参照により本明細書に組み込まれている。
[0003]本開示の技術は一般に、供給電圧ドループ（supply voltage droops）に関し、具体的には、供給電圧ドループおよび電力消費を低減するように供給電圧を調整することに関する。
[0004]回路性能に悪影響を及ぼす１つの要因は、供給電圧ドループの出現である。供給電圧ドループは、トランジスタのような、回路内の１つまたは複数の要素に電源によって供給される供給電圧の特定の電圧レベルを下回る一時的な降下または低減である。供給電圧ドループは、電源によって電力供給される回路の負荷電流需要の変化に応答した、電源によって供給される電源電流のサージの結果であり得る。例えば、回路の負荷電流需要は、回路動作中に回路内のトランジスタが切り替わることに応答して増加することができる。負荷電流需要の増加は、電源電流のサージを引き起こし、これは、供給電圧ドループをもたらす。供給電圧ドループに対応する供給電圧の低減は、回路が動作する速度を下げ、ゆえに、回路性能に悪影響を及ぼす。
[0005]回路における供給電圧ドループのこの影響を低減または回避するために様々な技法が使用されることができる。例えば、回路要素は、供給電圧に対して特定の電圧マージン内で動作するように設計されることができる。このように、回路要素は、供給電圧の＋／−１０％のような特定の割合（すなわち、マージン）だけ供給電圧を超えるかまたは不足する電圧を受けるとき、所望の動作を達成することができる。しかしながら、そのような電圧マージンは、従来、ワーストケースの動作条件を満たすように設定されているため、電力消費を増加させ、回路性能を低減する。別の例として、回路の負荷電流需要の変化を検知し、そのような変化に応答して、供給電圧を調整するために、電圧レギュレータはが使用されることができる。しかしながら、電圧レギュレータは、典型的に、低速すぎて、高い周波数の供給電圧ドループを効率的に緩和することができない。追加的に、対応する負荷回路の負荷電流需要を低減するために、供給電圧ドループを検出し、供給電圧ドループを検出することに応答してクロック信号の周波数を低減するために、電圧センサが使用されることができる。しかしながら、このようにクロック信号の周波数を低減することは、回路の動作速度を下げる。ゆえに、電圧センサを用いると、より低いクロック周波数へと頻繁にスロットルするために複数の供給電圧ドループを経験する回路に帰着し、これは、この回路の性能を制限する。
[0006]詳細な説明で開示される態様は、供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路を含む。一態様では、適応型電圧変調回路が提供される。適応型電圧変調回路は、供給電圧がドループ閾値電圧を下回るかどうかを検出（すなわち、供給電圧ドループを検出）し、供給電圧ドループの持続時間の間、負荷回路に供給されるクロック信号を調整する。クロック信号を調整することは、供給電圧ドループによって引き起こされるタイミング失敗を低減または回避するために、負荷回路が動作する周波数を低減することを含むことができる。供給電圧ドループの影響を緩和することに加え、適応型電圧変調回路は、供給電圧がドループ閾値電圧を下回るクロックサイクルの数をカウントする。換言すると、カウントは、負荷回路が供給電圧ドループを経験する時間の長さを示す。適応型電圧変調回路は、カウントが上側閾値を超えることに応答して供給電圧を増加させる。このように、供給電圧は、負荷回路の動作がより高い負荷電流需要に対応することに応答して増加する。反対に、適応型電圧変調回路は、定められた期間の終わりにカウントが下側閾値より小さいことに応答して供給電圧を減少させる。このように、供給電圧は、負荷回路の動作がより低い負荷電流需要に対応することに応答して減少する。負荷回路の動作需要（operational demand）に基づいて供給電圧を調整することは、供給電圧ドループの発生を低減し、供給電圧を負荷回路によって必要とされるより高く設定するのを回避することができる。ゆえに、適応型電圧変調回路は、供給電圧ドループの影響を緩和し、そしてさらに、負荷回路の電力消費を最小限にしつつ供給電圧ドループの発生も低減する。
[0007]この関連で、一態様では、適応型電圧変調回路が提供される。適応型電圧変調回路は、供給電圧ドループ検出および緩和回路を備える。供給電圧ドループ検出および緩和回路は、負荷回路に供給される供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路を備える。供給電圧ドループ検出および緩和回路は、ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整するように構成されたクロック調整回路をさらに備える。適応型電圧変調回路は、供給電圧調整回路をさらに備える。供給電圧調整回路は、ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路を備える。供給電圧調整回路はまた、カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路を備える。供給電圧調整回路は、基準クロック信号によって測定された定められた期間の終わりにカウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路をさらに備える。適応型電圧変調回路は、供給電圧コントローラ回路をさらに備える。供給電圧コントローラ回路は、電圧上方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を増加させることと、電圧下方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を減少させることとを行うように構成される。
[0008]別の態様では、適応型電圧変調回路が提供される。適応型電圧変調回路は、供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するための手段を備える。適応型電圧変調回路はまた、ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整するための手段と、ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするための手段とを備える。適応型電圧変調回路はまた、カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するための手段と、基準クロック信号によって測定された定められた期間の終わりにカウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するための手段とを備える。適応型電圧変調回路は、電圧上方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を増加させるための手段と、電圧下方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を減少させるための手段とをさらに備える。
[0009]別の態様では、供給電圧を適応的に変調するための方法が提供される。方法は、供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成することと、ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整することとを備える。方法は、ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントすることをさらに備える。方法はまた、カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成することと、基準クロック信号によって測定された定められた期間の終わりにカウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成することとを備える。方法はまた、電圧上方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を増加させることと、電圧下方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を減少させることとを備える。
[0010]別の態様では、プロセッサベースシステムが提供される。プロセッサベース回路は、プロセッサと、プロセッサに供給電圧を供給するように構成された電力管理回路と、適応型電圧変調回路とを備える。適応型電圧変調回路は、供給電圧ドループ検出および緩和回路を備える。供給電圧ドループ検出および緩和回路は、供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路と、ドループ検出信号に応答して、プロセッサに供給される負荷クロック信号を調整するように構成されたクロック調整回路とを備える。適応型電圧変調回路はまた、供給電圧調整回路を備える。供給電圧調整回路は、ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路を備える。供給電圧調整回路は、カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路と、基準クロック信号によって測定された定められた期間の終わりにカウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路とをさらに備える。適応型電圧変調回路は、供給電圧コントローラ回路をさらに備える。供給電圧コントローラは、電圧上方調整信号がアクティブ状態であることに応答して、プロセッサに供給される供給電圧を増加させることと、電圧下方調整信号がアクティブ状態であることに応答して、プロセッサに供給される供給電圧を減少させることとを行うように構成される。
[0011]図１は、供給電圧ドループを低減し電力消費を最小限にするための例示的な適応型電圧変調回路のブロック図である。 [0012]図２は、供給電圧ドループを低減し電力消費を最小限にするために適応的に供給電圧を変調するための図１の適応型電圧変調回路によって用いられることができる例示的なプロセスを例示するフローチャートである。 [0013]図３は、供給電圧ドループを低減し電力消費を最小限にするための別の例示的な適応型電圧変調回路のブロック図である。 [0014]図４は、供給電圧ドループを低減し電力消費を最小限にするための別の例示的な適応型電圧変調回路のブロック図である。 [0015]図５は、図１、３、および４における、供給電圧ドループを低減するための適応型電圧変調回路を含むことができる例示的なプロセッサベースシステムのブロック図である。 [0016]図６は、無線周波数（ＲＦ）構成要素を含む例示的なワイヤレス通信デバイスのブロック図であり、ここにおいて、ワイヤレス通信デバイスは、図１、３、および４における、供給電圧ドループを低減するための適応型電圧変調回路を含む。
詳細な説明
[0017]次に描画図を参照すると、本開示のいくつかの例示的な態様が説明される。「例示的」という用語は、本明細書では、「例、事例、または例示として提供される」を意味するために使用される。「例示的」であるとして本明細書で説明される任意の態様は、必ずしも、他の態様より好ましいまたは有利であると解釈されるべきではない。
[0018]図１は、負荷回路１０２に供給される供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ）を下回るかどうかを検出する（すなわち、供給電圧ドループを検出する）例示的な適応型電圧変調回路１００を例示する。本明細書で使用される場合、供給電圧ドループは、負荷回路１０２に電源によって供給される供給電圧（Ｖ）の特定の電圧レベルを下回る一時的な降下または低減である。供給電圧ドループを検出することに応答して、適応型電圧変調回路１００は、供給電圧ドループの影響を緩和するために、供給電圧ドループの持続時間の間、負荷回路１０２に供給される負荷クロック信号ＣＬＫ＿ＬＤを調整する。追加的に、適応型電圧変調回路１００は、負荷回路１０２が供給電圧ドループを経験する時間の長さ（例えば、基準クロックサイクルの数）をカウントし、カウントが上側閾値を超えることに応答して、供給電圧（Ｖ）を増加させる。反対に、適応型電圧変調回路１００は、定められた期間の終わりにカウントが下側閾値より小さいことに応答して、供給電圧（Ｖ）を減少させる。以下でより詳細に説明されるように、このように供給電圧（Ｖ）を調整することは、供給電圧ドループの発生を低減し、供給電圧（Ｖ）を負荷回路１０２によって必要とされるより高く設定するのを回避することができる。ゆえに、適応型電圧変調回路１００は、供給電圧ドループの影響を緩和し、そしてさらに、負荷回路１０２の電力消費を最小限にしつつ供給電圧ドループの発生を低減する。
[0019]この関連で、続けて図１を参照すると、適応型電圧変調回路１００は、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ）より小さいことに応答して、アクティブ状態のドループ検出信号１０８を生成するように構成された検出回路１０６を含む供給電圧ドループ検出および緩和回路１０４を用いる。以下でより詳細に説明するように、検出回路１０６は、供給電圧（Ｖ）とドループ閾値電圧（ＶＤＴ）との比較に基づいてドループ検出信号１０８を生成するように構成された、演算増幅器を使用するコンパレータ回路として実施され得る。代替的に、検出回路１０６は、供給電圧（Ｖ）に関連付けられたノイズが、ドループ閾値電圧（ＶＤＴ）より下に供給電圧（Ｖ）を低減するのに十分に大きいことを検出することに応答して、ドループ検出信号１０８を生成するように構成されたクリティカルパス電圧監視（ＣＰＶＭ）回路を使用して実施され得る。供給電圧ドループ検出および緩和回路１０４はまた、ドループ検出信号１０８に応答して、負荷回路１０２に供給される負荷クロック信号ＣＬＫ＿ＬＤを調整するように構成されたクロック調整回路１１０を含む。例えば、クロック調整回路１１０は、ドループ検出信号１０８がアクティブ状態に遷移することに応答して（すなわち、供給電圧ドループを検出することに応答して）、クロック調整回路１１０が受けるルートクロック信号ＣＬＫ＿ＲＴの周波数より低くなるように負荷クロック信号ＣＬＫ＿ＬＤの周波数を減少させることができる。以下でより詳細に説明するように、ルートクロック信号ＣＬＫ＿ＲＴは、位相ロックドループ（ＰＬＬ）のようなシステム回路によって生成されるシステムレベルクロック信号であることができる。
[0020]続けて図１を参照すると、負荷クロック信号ＣＬＫ＿ＬＤの周波数を減少させることは、負荷回路１０２が動作する周波数を減少させ、これは、供給電圧ドループによって引き起こされるタイミング失敗を低減または回避し得る。非限定的な例として、この態様では、クロック調整回路１１０は、ルートクロック信号ＣＬＫ＿ＲＴを分割することで負荷クロック信号ＣＬＫ＿ＬＤの周波数を減少させる。他の態様では、クロック調整回路１１０は、例えば、ルートクロック信号ＣＬＫ＿ＲＴをゲート制御することまたは負荷クロック信号ＣＬＫ＿ＬＤに対して異なる周波数を選択するようにクロックｍｕｘを切り替えることであるがそれに限定されない他の方法で、ルートクロック信号ＣＬＫ＿ＲＴを調整し得る。追加的に、クロック調整回路１１０はまた、ドループ検出信号１０８が非アクティブ状態に遷移することに応答して（すなわち、供給電圧ドループが無いこと（absence）を検出することに応答して）、負荷クロック信号ＣＬＫ＿ＬＤの周波数を、ルートクロック信号ＣＬＫ＿ＲＴの周波数と実質的に等しくなるように増加させることができる。
[0021]続けて図１を参照すると、適応型電圧変調回路１００はまた、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ）より小さい基準クロック信号ＣＬＫ＿ＲＥＦのサイクルの数をカウントするように構成されたカウンタ回路１１４を含む供給電圧調整回路１１２を用いる。特に、カウンタ回路１１４は、ドループ検出信号１０８がアクティブ状態である基準クロック信号ＣＬＫ＿ＲＥＦの各サイクルに応答してカウントＣＮＴをインクリメントするように構成される。本明細書で使用される場合、基準クロック信号ＣＬＫ＿ＲＥＦは、ルートクロック信号ＣＬＫ＿ＲＴおよび負荷クロック信号ＣＬＫ＿ＬＤとは別個のおよび異なる固定周波数（例えば、２０メガヘルツ（ＭＨｚ））を有するクロック信号であり得る。代替的に、基準クロック信号ＣＬＫ＿ＲＥＦは、ルートクロック信号ＣＬＫ＿ＲＴと同じであり得る。追加的に、カウンタ回路１１４は、基準クロック信号ＣＬＫ＿ＲＥＦによって測定された時間の定められた期間の間、カウントＣＮＴをインクリメントし、定められた期間の終わりに初期カウント値にカウントＣＮＴをリセットするように構成されることができる。このように、カウントＣＮＴは、負荷回路１０２が供給電圧ドループを経験する定められた期間の割合、ゆえに、負荷回路１０２が負荷クロック信号ＣＬＫ＿ＬＤの低減された周波数で動作する時間の割合、を示す。
[0022]続けて図１を参照すると、供給電圧調整回路１１２はまた、カウントＣＮＴが上方調整閾値（ＡＵ）より大きいことに応答して、アクティブ状態の電圧上方調整信号１１８を生成するように構成された電圧上方調整回路１１６を含む。電圧上方調整回路１１６はまた、定められた期間の終わりにカウントＣＮＴが上方調整閾値（ＡＵ）より小さいことに応答して、非アクティブ状態の電圧上方調整信号１１８を生成するように構成される。追加的に、供給電圧調整回路１１２は、定められた期間の終わりにカウントＣＮＴが下方調整閾値（ＡＤ）より小さいことに応答して、アクティブ状態の電圧下方調整信号１２２を生成するように構成された電圧下方調整回路１２０を含む。電圧下方調整回路１２０はまた、定められた期間の終わりにカウントＣＮＴが下方調整閾値（ＡＤ）より大きいことに応答して、非アクティブ状態の電圧下方調整信号１２２を生成するように構成される。換言すると、電圧上方調整信号１１８は、定められた期間中いつでも、カウントＣＮＴが上方調整閾値（ＡＵ）を超えることに応答して、アクティブ状態で生成される。反対に、電圧下方調整信号１２２は、定められた期間の終わりにカウントＣＮＴが下方調整閾値（ＡＤ）より小さいことに応答して、アクティブ状態で生成される。
[0023]続けて図１を参照すると、電圧上方調整信号１１８はまた、供給電圧（Ｖ）が上方に調整されていることを供給電圧コントローラ回路１２４からの確認応答信号が示すことに応答して、非アクティブ状態で生成され得、ここにおいて、確認応答信号はまた、カウントＣＮＴをリセットする。追加的に、電圧下方調整信号１２２はまた、供給電圧（Ｖ）が下方に調整されていることを供給電圧コントローラ回路１２４からの確認応答信号が示すことに応答して、非アクティブ状態で生成され得、ここにおいて、確認応答信号はまた、カウントＣＮＴをリセットする。
[0024]続けて図１を参照すると、適応型電圧変調回路１００はまた、電圧上方調整信号１１８に応答して、負荷回路１０２に供給される供給電圧（Ｖ）を増加させるように構成された供給電圧コントローラ回路１２４を含む。追加的に、供給電圧コントローラ回路１２４は、電圧下方調整信号１２２に応答して、負荷回路１０２に供給される供給電圧（Ｖ）を減少させるように構成される。この例では、供給電圧コントローラ回路１２４は、供給電圧（Ｖ）を特定のレベルに変えるよう電力管理回路１２６を命令することで供給電圧（Ｖ）を調整する。このように、供給電圧（Ｖ）は、定められた期間内の負荷クロック信号ＣＬＫ＿ＬＤの周波数が低減される時間量（「スロットル割合」とも呼ばれる）に応答して、増加されることができる。ゆえに、適応型電圧変調回路１００は、定められた期間のより高い割合（例えば、より高いスロットル割合）の間、負荷回路１０２が供給電圧ドループを経験することに応答して、供給電圧（Ｖ）を増加させ、定められた期間のより低い割合（例えば、より低いスロットル割合）の間、負荷回路１０２が供給電圧ドループを経験することに応答して、供給電圧（Ｖ）を減少させる。いくつかの態様では、適応型電圧変調回路１００は、所定の電圧ステップだけ、上で説明したように供給電圧（Ｖ）を増加または減少させ得る。非限定的な例として、未調整供給電圧（Ｖ）が８００ミリボルト（ｍＶ）に等しい場合、適応型電圧変調回路１００は、１０ｍＶという所定のステップだけ供給電圧（Ｖ）を増加させ得るか、または１０ｍＶという所定のステップだけ供給電圧（Ｖ）を減少させ得る。
[0025]この関連で、適応型電圧変調回路１００は、比較的より長い持続時間で供給電圧ドループにドループ閾値電圧（ＶＤＴ）を超えさせるより高い負荷電流需要に負荷回路１０２の動作が対応することに応答して、供給電圧（Ｖ）を増加させる。反対に、適応型電圧変調回路１００は、比較的より短い持続時間で供給電圧ドループにドループ閾値電圧（ＶＤＴ）を超えさせるより低い負荷電流需要に負荷回路１０２の動作が対応することに応答して、供給電圧（Ｖ）を減少させる。負荷回路１０２の動作需要と関連供給電圧ドループ大きさおよび持続時間とに基づいて供給電圧（Ｖ）を調整することは、供給電圧ドループの発生を低減し、供給電圧（Ｖ）を負荷回路１０２によって必要とされるより高く設定するのを回避することができる。例えば、適応型電圧変調回路１００は、負荷回路１０２がより高い負荷電流需要を有すると決定することに応答して、供給電圧（Ｖ）を増加させるが、負荷回路１０２がより低い負荷電流需要を有すると決定することに応答して、供給電圧（Ｖ）を減少させる。ゆえに、適応型電圧変調回路１００は、供給電圧ドループの発生を低減することができ、これは、負荷回路１０２の電力消費を最小限にしつつ、負荷回路１０２が低減された周波数で動作する時間量を低減する。
[0026]続けて図１を参照すると、非限定的な例として、適応型電圧変調回路１００は、１０００個のサイクルという定められた期間で用いられる。さらに、カウントＣＮＴの初期カウント値はゼロ（０）に設定され、上方調整閾値（ＡＵ）は３０に設定され、下方調整閾値（ＡＤ）は１０に設定される。定められた期間のうちのサイクル１からサイクル１０までドループ検出信号１０８がアクティブ状態であることに応答して、カウンタ回路１１４は、カウントＣＮＴを１０にインクリメントし、クロック調整回路１１０は、負荷クロック信号ＣＬＫ＿ＬＤの周波数を低減する。定められた期間のうちのサイクル１１からサイクル３０まで、ドループ検出信号１０８は、非アクティブ状態であり、これは、供給電圧ドループが存在しないことを意味する。しかしながら、定められた期間のうちのサイクル３１からサイクル５２まで、ドループ検出信号１０８は、アクティブ状態であり、これにより、カウンタ回路１１４は、カウントＣＮＴを３１へとインクリメントする。カウントＣＮＴが、３０という上方調整閾値（ＡＵ）より大きいことに応答して、電圧上方調整回路１１６は、アクティブ状態の電圧上方調整信号１１８を生成し、それにより、供給電圧コントローラ回路１２４は、供給電圧ドループの発生を低減するために負荷回路１０２に供給される供給電圧（Ｖ）を増加させる。
[0027]続けて図１を参照すると、代替的な非限定的な例として、ドループ検出信号１０８は、定められた期間のうちのサイクル２０からサイクル２５までの間だけアクティブ状態である。このように、カウントＣＮＴは、定められた期間の１０００個のサイクル中５の値にインクリメントされる。定められた期間の終わりに、電圧下方調整回路１２０は、カウントＣＮＴが１０という下方調整閾値（ＡＤ）より小さいことに応答して、アクティブ状態の電圧下方調整信号１２２を生成する。結果として、供給電圧コントローラ回路１２４は、供給電圧（Ｖ）を減少させ、ゆえに、負荷回路１０２の電力消費を最小限にする。
[0028]図２は、供給電圧ドループを低減し電力消費を最小限にするために供給電圧（Ｖ）を適応的に変調するための図１の適応型電圧変調回路１００によって用いられることができる例示的なプロセス２００を例示する。プロセス２００は、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ）より小さいことに応答して、検出回路１０６が、アクティブ状態のドループ検出信号１０８を生成すること（ブロック２０２）を含む。プロセス２００はまた、クロック調整回路１１０が、ドループ検出信号１０８に応答して、負荷回路１０２に供給される負荷クロック信号ＣＬＫ＿ＬＤを調整すること（ブロック２０４）を含む。追加的に、プロセス２００は、ドループ検出信号１０８がアクティブ状態である基準クロック信号ＣＬＫ＿ＲＥＦの各サイクルに応答して、カウンタ回路１１４がカウントＣＮＴをインクリメントすること（ブロック２０６）を含む。プロセス２００はまた、カウントＣＮＴが上方調整閾値（ＡＵ）より大きいことに応答して、電圧上方調整回路１１６が、アクティブ状態の電圧上方調整信号１１８を生成すること（ブロック２０８）を含む。さらに、プロセス２００は、基準クロック信号ＣＬＫ＿ＲＥＦによって測定された定められた期間の終わりおよびカウントＣＮＴが下方調整閾値（ＡＤ）より小さいことに応答して、電圧下方調整回路１２０が、アクティブ状態の電圧下方調整信号１２２を生成すること（ブロック２１０）を含む。プロセス２００はまた、電圧上方調整信号１１８がアクティブ状態であることに応答して、供給電圧コントローラ回路１２４が、負荷回路１０２に供給される供給電圧（Ｖ）を増加させること（ブロック２１２）を含む。プロセス２００はまた、電圧下方調整信号１２２がアクティブ状態であることに応答して、供給電圧コントローラ回路１２４が、負荷回路１０２に供給される供給電圧（Ｖ）を減少させること（ブロック２１４）を含む。負荷回路１０２の動作需要を満たすようにプロセス２００を使用して供給電圧（Ｖ）を調整することは、負荷回路１０２の電力消費を最小限にしつつ負荷回路１０２が低減された周波数で動作する時間量を低減する。
[0029]図３は、供給電圧ドループを低減し電力消費を最小限にするための別の例示的な適応型電圧変調回路３００を例示する。適応型電圧変調回路３００は、図１および図３の間で共通の要素番号によって示されるため本明細書では再度説明されない、図１の適応型電圧変調回路１００と特定の共通構成要素を含む。
[0030]図３を参照すると、適応型電圧変調回路３００は、コンパレータ回路１０６’として実施される検出回路を含む供給電圧ドループ検出および緩和回路３０２を用いる。特に、コンパレータ回路１０６’は、供給電圧（Ｖ）とドループ閾値電圧（ＶＤＴ’）との比較を実行することに基づいてドループ検出信号１０８’を生成するように構成される。この態様でのドループ閾値電圧（ＶＤＴ’）は、供給電圧ドループ検出および緩和回路３０２に含まれるドループ閾値レジスタ３０４に記憶されるデジタル閾値（ＤＶ）に基づいて決定される。デジタル閾値（ＤＶ）は、ドループ閾値電圧（ＶＤＴ’）のデジタル表現であり、ここにおいて、ドループ閾値レジスタ３０４は、ドループ閾値レジスタ３０４の出力ノード３０６上でデジタル閾値（ＤＶ）を供給するように構成される。追加的に、供給電圧ドループ検出および緩和回路３０２は、デジタル閾値（ＤＶ）を、コンパレータ回路１０６’によって使用されるドループ閾値電圧（ＶＤＴ’）へと変換するためのデジタル／アナログ変換器（ＤＡＣ）３０８を含む。特に、ＤＡＣ３０８は、ドループ閾値レジスタ３０４の出力ノード３０６に電気的に結合された入力ノード３１０と、ＤＡＣ３０８がドループ閾値電圧（ＶＤＴ’）を供給するように構成される出力ノード３１２とを含む。
[0031]続けて図３を参照すると、コンパレータ回路１０６’は、ドループ閾値電圧（ＶＤＴ’）を受けるためにＤＡＣ３０８の出力ノード３１２に電気的に結合された第１の入力ノード３１４と、供給電圧（Ｖ）を受ける第２の入力ノード３１６とを含む。コンパレータ回路１０６’はまた、コンパレータ回路１０６’がドループ検出信号１０８’を供給するように構成される出力ノード３１８を含む。より具体的には、コンパレータ回路１０６’によって生成されるドループ検出信号１０８’は、ドループ閾値電圧（ＶＤＴ’）が供給電圧（Ｖ）より大きいことに応答して、アクティブ状態に遷移する。換言すると、ドループ検出信号１０８’は、供給電圧ドループを検出することに応答して、アクティブ状態である。追加的に、コンパレータ回路１０６’によって生成されるドループ検出信号１０８’は、ドループ閾値電圧（ＶＤＴ’）が供給電圧（Ｖ）より小さいことに応答して、非アクティブ状態に遷移する。換言すると、ドループ検出信号１０８’は、供給電圧ドループが現在存在していないことを検出することに応答して、非アクティブ状態である。
[0032]続けて図３を参照すると、供給電圧ドループ検出および緩和回路３０２はまた、ドループ検出信号１０８’に応答して、負荷回路１０２に供給される負荷クロック信号ＣＬＫ＿ＬＤ’を調整するように構成されたクロック調整回路１１０を含む。特に、クロック調整回路１１０は、この態様では、位相ロックドループ（ＰＬＬ）３２２によって生成されるルートクロック信号ＣＬＫ＿ＲＴ’を受ける第１の入力ノード３２０を含む。クロック調整回路１１０はまた、第２の入力ノード３２４がドループ検出信号１０８’を受けるように、コンパレータ回路１０６’の出力ノード３１８に電気的に結合された第２の入力ノード３２４を含む。さらに、クロック調整回路１１０は、クロック調整回路１１０が負荷クロック信号ＣＬＫ＿ＬＤ’を供給するように構成される出力ノード３２６を含む。上で前に説明したように、供給電圧ドループを検出することに応答して負荷クロック信号ＣＬＫ＿ＬＤ’を調整することは、適応型電圧変調回路３００の他の部分が供給電圧ドループの発生を低減するように供給電圧（Ｖ）を調整する間に、供給電圧ドループによって引き起こされるタイミング失敗を低減または回避することができる。
[0033]続けて図３を参照すると、適応型電圧変調回路３００はまた、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ’）より小さい基準クロック信号ＣＬＫ＿ＲＥＦのサイクルの数をカウントするように構成されたカウンタ回路１１４’を含む供給電圧調整回路３２８を用いる。この態様では、カウンタ回路１１４’は、１６ビットカウンタ回路１１４’として用いられる。カウンタ回路１１４’は、カウンタ回路１１４’がドループ検出信号１０８’を受けるように構成される第１の入力ノード３３０を含む。カウンタ回路１１４’はまた、カウンタ回路１１４’が、基準クロック信号ＣＬＫ＿ＲＥＦを受けるように構成される第２の入力ノード３３２を含む。図１を参照して説明したように単一のカウントＣＮＴを保持するよりむしろ、カウンタ回路１１４’は、上方調整カウントＵＰ＿ＣＮＴおよび下方調整カウントＤＮ＿ＣＮＴという２つの別個のカウントを保持するように構成され、それらは各々、特定の定められた期間に対応する。より具体的には、カウンタ回路１１４’は、上方調整期間中、ドループ検出信号１０８’がアクティブ状態である基準クロック信号ＣＬＫ＿ＲＥＦの各サイクルに応答して上方調整カウントＵＰ＿ＣＮＴをインクリメントし、上方調整期間の終わりにカウントＣＮＴを初期カウント値にリセットする。追加的に、カウンタ回路１１４’は、下方調整期間中、ドループ検出信号１０８’がアクティブ状態である基準クロック信号ＣＬＫ＿ＲＥＦの各サイクルに応答して下方調整カウントＤＮ＿ＣＮＴをインクリメントし、下方調整期間の終わりにカウントＣＮＴを初期カウント値にリセットする。
[0034]続けて図３を参照すると、別個の上方調整期間および下方調整期間に対応する別個の上方調整カウントＵＰ＿ＣＮＴおよび下方調整カウントＤＮ＿ＣＮＴを用いることにより、この態様は、より高い重みをより高い性能またはより大きい電力節減のいずれかに割り当てることができる。例えば、より高い重みをより高い性能に置くために、上方調整期間は、供給電圧（Ｖ）を増加させるという決定が供給電圧（Ｖ）を減少させるという決定より頻繁に評価されるように、下方調整期間より持続時間が短くなるように定義されることができる。反対に、より高い重みをより大きい電力節減に置くために、下方調整期間は、供給電圧（Ｖ）を減少させるという決定が供給電圧（Ｖ）を増加させるという決定より頻繁に評価されるように、上方調整期間より持続時間が短くなるように定義されることができる。上方調整カウントＵＰ＿ＣＮＴおよび下方調整カウントＤＮ＿ＣＮＴを通信するために、カウンタ回路１１４’は、カウンタ回路１１４’が、上方調整カウントＵＰ＿ＣＮＴを示すアップカウント信号３３６（１）を供給するように構成される第１の出力ノード３３４（１）と、カウンタ回路１１４’が、下方調整カウントＤＮ＿ＣＮＴを示すダウンカウント信号３３６（２）を供給するように構成される第２の出力ノード３３４（２）とを含む。
[0035]続けて図３を参照すると、上方調整カウントＵＰ＿ＣＮＴおよび下方調整カウントＤＮ＿ＣＮＴに基づいて供給電圧（Ｖ）を調整するために、供給電圧調整回路３２８はまた、上方調整レジスタ３３８および下方調整レジスタ３４０を含む。特に、上方調整レジスタ３３８は、上方調整閾値（ＡＵ）を記憶するように構成され、下方調整レジスタ３４０は、下方調整閾値（ＡＤ）を記憶するように構成される。上方調整レジスタ３３８は、上方調整レジスタ３３８が上方調整閾値（ＡＵ）を供給するように構成される出力ノード３４２を含む。同様に、下方調整レジスタ３４０は、下方調整レジスタ３４０が下方調整閾値（ＡＤ）を供給するように構成される出力ノード３４４を含む。非限定的な例として、上方調整閾値（ＡＵ）および下方調整閾値（ＡＤ）は、対応するチップのテスト中に決定され、上方調整レジスタ３３８および下方調整レジスタ３４０に記憶されることができる。
[0036]続けて図３を参照すると、供給電圧調整回路３２８はまた、上方調整カウントＵＰ＿ＣＮＴが上方調整閾値（ＡＵ）より大きいことに応答して、電圧上方調整信号１１８’を生成するように構成された電圧上方調整回路１１６’を含む。特に、電圧上方調整回路１１６’は、アップカウント信号３３６（１）を受けるためにカウンタ回路１１４’の第１の出力ノード３３４（１）に電気的に結合された第１の入力ノード３４６を含む。電圧上方調整回路１１６’はまた、上方調整閾値（ＡＵ）を受けるために上方調整レジスタ３３８の出力ノード３４２に電気的に結合された第２の入力ノード３４８を含む。電圧上方調整回路１１６’は、電圧上方調整回路１１６’が電圧上方調整信号１１８’を供給するように構成される出力ノード３５０をさらに含む。特に、電圧下方調整信号１１８’は、最初、非アクティブ状態であり、ここにおいて、電圧上方調整回路１１６’は、定められた期間中いつでも、アップカウント信号３３６（１）によって示される上方調整カウントＵＰ＿ＣＮＴが上方調整閾値（ＡＵ）より大きいことに応答して、アクティブ状態の電圧上方調整信号１１８’を生成する。追加的に、電圧上方調整回路１１６’は、上方調整期間の終わりに、アップカウント信号３３６（１）によって示される上方調整カウントＵＰ＿ＣＮＴが上方調整閾値（ＡＵ）より小さいことに応答して、非アクティブ状態に電圧上方調整信号１１８’をリセットする。このように、電圧上方調整信号１１８’は、上方調整期間のより多くの割合の間、負荷回路１０２が供給電圧ドループを経験する場合、アクティブ状態であり、これは、供給電圧ドループを低減または回避するために供給電圧（Ｖ）が増加されるべきであることを示す。さらに、電圧上方調整信号１１８’は、供給電圧（Ｖ）が下方に調整されていることを供給電圧コントローラ回路１２４からの確認応答信号が示すことに応答して、非アクティブ状態で生成され得、ここにおいて、確認応答信号はまた、上方調整カウントＵＰ＿ＣＮＴをリセットする。
[0037]続けて図３を参照すると、供給電圧調整回路３２８はまた、下方調整期間の終わりに下方調整カウントＤＮ＿ＣＮＴが下方調整閾値（ＡＤ）より小さいことに応答して、電圧下方調整信号１２２’を生成するように構成された電圧下方調整回路１２０’を含む。特に、電圧下方調整回路１２０’は、ダウンカウント信号３３６（２）を受けるためにカウンタ回路１１４’の第２の出力ノード３３４（２）に電気的に結合された第１の入力ノード３５２を含む。電圧下方調整回路１２０’はまた、下方調整閾値（ＡＤ）を受けるために下方調整レジスタ３４０の出力ノード３４４に電気的に結合された第２の入力ノード３５４を含む。電圧下方調整回路１２０’は、電圧下方調整回路１２０’が電圧下方調整信号１２２’を供給するように構成される出力ノード３５６をさらに含む。特に、電圧下方調整信号１２２’は、最初、非アクティブ状態であり、ここにおいて、電圧下方調整回路１２０’は、下方調整期間の終わりに、ダウンカウント信号３３６（２）によって示される下方調整カウントＤＮ＿ＣＮＴが下方調整閾値（ＡＤ）より小さいことに応答して、アクティブ状態の電圧下方調整信号１２２’を生成する。追加的に、電圧下方調整回路１２０’は、下方調整期間の終わりに、ダウンカウント信号３３６（２）によって示される下方調整カウントＤＮ＿ＣＮＴが下方調整閾値（ＡＤ）より大きいことに応答して、非アクティブ状態の電圧下方調整信号１２２’を生成する。このように、電圧下方調整信号１２２’は、下方調整期間の特定の割合の間、負荷回路１０２が供給電圧ドループを経験しない場合、アクティブ状態であり、これはち、負荷回路１０２の電力消費を最小限にするために供給電圧（Ｖ）が低減されることができることを示す。さらに、電圧下方調整信号１２２’は、供給電圧（Ｖ）が上方に調整されていることを供給電圧コントローラ回路１２４からの確認応答信号が示すことに応答して、非アクティブ状態で生成され得、ここにおいて、確認応答信号はまた、下方調整カウントＤＮ＿ＣＮＴをリセットする。
[0038]続けて図３を参照すると、適応型電圧変調回路３００はまた、供給電圧（Ｖ）を特定のレベルに変えるよう電力管理回路１２６に命令することで、供給電圧（Ｖ）を調整するように構成された供給電圧コントローラ回路１２４を含む。前に説明したように、供給電圧コントローラ回路１２４は、電圧上方調整信号１１８’がアクティブ状態であることに応答して、負荷回路１０２に供給される供給電圧（Ｖ）を増加させるように構成される。追加的に、供給電圧コントローラ回路１２４は、電圧下方調整信号１２２’がアクティブ状態であることに応答して、負荷回路１０２に供給される供給電圧（Ｖ）を減少させるように構成される。非限定的な例として、いくつかの態様では、供給電圧コントローラ回路１２４は、供給電圧（Ｖ）を増加させるか減少させるかを決定するための有限ステートマシンを含むことができる。そのような態様はまた、供給電圧コントローラ回路１２４と通信する供給電圧調整回路３２８の複数のインスタンスを含み得、それらは各々、負荷回路１０２の異なるインスタンスに対応する。さらに、供給電圧コントローラ回路１２４の他の態様は、上で説明した機能を実行するためにファームウェアを実行するように構成されたコントローラ回路を含み得る。このように、供給電圧コントローラ回路１２４は、各供給電圧調整回路３２８の需要間で仲裁し、負荷回路１０２の複数のインスタンスを用いるチップの必要性にしたがって供給電圧（Ｖ）を調整することができる。
[0039]図４は、供給電圧ドループを低減し電力消費を最小限にするための別の例示的な適応型電圧変調回路４００を例示する。適応型電圧変調回路４００は、図１、３、および４の間で共通の要素番号によって示されるため本明細書では再度説明されない、図１および３の適応型電圧変調回路１００および３００と特定の共通構成要素を含む。
[0040]図４を参照すると、適応型電圧変調回路４００は、クリティカルパス電圧監視（ＣＰＶＭ）回路１０６”として実施される検出回路を含む供給電圧ドループ検出および緩和回路４０２を用いる。ＣＰＶＭ回路１０６”は、供給電圧（Ｖ）に関連付けられたノイズが、ドループ閾値電圧（ＶＤＴ”）より下に供給電圧（Ｖ）を低減するのに十分に大きいことを検出することに応答して、ドループ検出信号１０８”を生成するように構成される。非限定的な例として、ＣＰＶＭ回路１０６”は、電力入力４０４上で供給電圧（Ｖ）によって電力供給され、フリップフロップ回路４０６、４０８を含む。フリップフロップ回路４０６は、ルートクロック信号ＣＬＫ＿ＲＴ’によってクロックされ、フリップフロップ回路４０６が出力信号４１２を供給するように構成される出力ノード４１０を含む。出力ノード４１０は、バッファ４１６の入力ノード４１４に電気的に結合される。バッファ４１６は、インバータ４２２の入力ノード４２０に電気的に結合された出力ノード４１８を有し、ここにおいて、インバータ４２２の出力ノード４２４は、ＡＮＤベースゲート４２８（例えば、ＡＮＤゲート４２８）の入力ノード４２６に電気的に結合される。追加的に、イネーブル信号４３０は、ＡＮＤゲート４２８の第２の入力ノード４３２に供給され、ＡＮＤゲート４２８の出力ノード４３４は、フリップフロップ回路４０６の入力ノード４３６に電気的に結合される。このように、フリップフロップ回路４０６は、イネーブル信号４３０に応答して、トグルフリップフロップ回路として機能する。より具体的には、出力信号４１２は、ルートクロック信号ＣＬＫ＿ＲＴ’の周波数の２分の１（１／２）と実質的に等しい周波数で論理「１」値と論理「０」値とをトグルする。追加的に、バッファ４１６の出力ノード４１８は、ＸＯＲベースゲート４４０（例えば、ＸＯＲゲート４４０）の第１の入力ノード４３８に電気的に結合される。フリップフロップ回路４０６およびバッファ４１６をこのように用いることは、対応する第１のパス４４２に帰着する。特に、第１のパス４４２は、最大量の供給電圧ドループ中でさえＸＯＲゲート４４０の第１の入力ノード４３８に安定した値を提供するように設計された被制御基準パスとしての役割を果たす。
[0041]続けて図４を参照すると、フリップフロップ回路４０８はまた、ルートクロック信号ＣＬＫ＿ＲＴ’によってクロックされ、ＡＮＤゲート４２８の出力ノード４３４に電気的に結合された入力ノード４４４と、フリップフロップ回路４０８が出力信号４４８を供給するように構成される出力ノード４４６とを含む。このように、フリップフロップ回路４０８は、トグルフリップフロップ回路として機能するように構成され、ここにおいて、出力信号４４８は、ルートクロック信号ＣＬＫ＿ＲＴ’の周波数の２分の１（１／２）に実質的に等しい周波数で論理「１」値と論理「０」値とをトグルする。出力ノード４４６は、複数の直列接続されたバッファ４５２（１）〜４５２（Ｎ）のうちの第１のバッファ４５２（１）であるバッファ４５２（１）の入力ノード４５０に電気的に結合される。この例では、バッファ４５２（１）〜４５２（Ｎ）の数Ｎは、ドループ閾値電圧（ＶＤＴ”）に相関している遅延値を表すように設定される。さらに、バッファ４５２（Ｎ）（例えば、最後のバッファ４５２（Ｎ））の出力ノード４５４は、ＸＯＲゲート４４０の第２の入力ノード４５６に電気的に結合される。
[0042]続けて図４を参照すると、供給電圧ドループが発生するかどうかを表すＸＯＲゲート４４０の出力信号４５８は、ＸＯＲゲート４４０の出力ノード４６０上で供給される。非限定的な例として、ルートクロック信号ＣＬＫ＿ＲＴ’の例示的なサイクルでは、フリップフロップ回路４０６は、論理「１」値を受け、これにより、第１のパス４４２は、論理「１」値をＸＯＲゲート４４０の第１の入力ノード４３８に供給することとなる。追加的に、フリップフロップ回路４０８が、論理「１」値を受ける。この関連で、フリップフロップ回路４０８およびバッファ４５２（１）〜４５２（Ｎ）に対応する第２のパス４６２は、供給電圧（Ｖ）が十分に高い値を有する場合、バッファ４５２（１）〜４５２（Ｎ）に対応する遅延に続いて第２の入力ノード４５６に論理「１」値を供給し得る。第１の入力ノード４３８および第２の入力ノード４５６が両方とも論理「１」値を受けることに応答して、出力信号４５８は、供給電圧ドループが存在しないことを表す論理「０」値を有する。しかしながら、第２のパス４６２は、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ”）より下にドループする場合、この例では論理「０」値が生成されるようにバッファ４５２（１）〜４５２（Ｎ）に対応する遅延を有するように設計される。結果として、論理「０」値は、ルートクロック信号ＣＬＫ＿ＲＴ’のクロック期間に基づいて第２の入力ノード４５６に一時的に供給される。ゆえに、第１の入力ノード４３８が論理「１」値を受けると同時に、第２の入力ノード４５６が論理「０」値を受けることに応答して、出力信号４５８は、供給電圧ドループが存在することを表す論理「１」値を有する。追加の非限定的な例として、ルートクロック信号ＣＬＫ＿ＲＴ’の次のサイクル上で、フリップフロップ回路４０６は、論理「０」値を受け、それにより、第１のパス４４２は、ＸＯＲゲート４４０の第１の入力ノード４３８に論理「０」値を供給する。フリップフロップ回路４０８もまた論理「０」値を受け、ここにおいて、第２のパス４６２は、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ”）より下にドループしない場合、第２の入力ノード４５６に論理「０」値を供給し、これにより、出力信号４５８は、供給電圧ドループが存在しないことを表す論理「０」値を有することとなる。しかしながら、第２のパス４６２は、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ”）より下にドループする場合、第２の入力ノード４５６に論理「１」値を供給し、これにより、出力信号４５８は、供給電圧ドループが存在することを表す論理「１」値を有することとなる。
[0043]続けて図４を参照すると、ＣＰＶＭ回路１０６”はまた、出力信号４５８を受けるように構成された入力ノード４６６を含み、かつ、ルートクロック信号ＣＬＫ＿ＲＴ’によってクロックされるフリップフロップ回路４６４を含む。追加的に、フリップフロップ回路４６４は、出力信号４５８に基づいて、フリップフロップ回路４６４がドループ検出信号１０８”を生成するように構成される出力ノード４６８を含む。特に、第２のパス４６２に対応する遅延とＸＯＲゲート４４０に対応する遅延とを足したものは、供給電圧（Ｖ）がドループ閾値電圧（ＶＤＴ”）より下にドループするときフリップフロップ回路４６４のセットアップ時間を逃す（miss）ように設計され、これにより、ドループ検出信号１０８”は供給電圧ドループを示す。ドループ検出信号１０８”は、前に説明したように、クロック調整回路１１０および供給電圧調整回路３２８によって使用される。このように、ＣＰＶＭ回路１０６”は、図３で説明した電圧比較決定よりむしろ、上で説明したタイミングベース決定に基づいて供給電圧ドループを検出するために用いられることができる。
[0044]本明細書で説明される要素は、特定の機能を実行するための手段と呼ばれることがある。この関連で、図１に例示される検出回路１０６は、「供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するための手段」の例である。図１に例示される検出回路１０６はまた、「供給電圧とドループ閾値電圧との比較を実行するための手段」および「ドループ閾値電圧が供給電圧より小さいことに応答して、非アクティブ状態のドループ検出信号を生成するための手段」の例である。図１に例示されるクロック調整回路１１０は「ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整するための手段」の例である。図１に例示されるクロック調整回路１１０はまた、「負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、ドループ検出信号がアクティブ状態に遷移することに応答して、負荷クロック信号の周波数を減少させるための手段」の例である。図１に例示されるクロック調整回路１１０はまた、「負荷クロック信号の周波数がルートクロック信号の周波数に等しいかまたは実質的に等しくなるように、ドループ検出信号が非アクティブ状態に遷移することに応答して、負荷クロック信号の周波数を増加させるための手段」の例である。図１に例示されるカウンタ回路１１４は、「ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするための手段」の例である。図１に例示されるカウンタ回路１１４はまた、「定められた期間の終わりに応答して、カウントを初期カウント値にリセットするための手段」の例である。
[0045]追加的に、図１に例示される電圧上方調整回路１１６は、「カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するための手段」の例である。図１に例示される電圧上方調整回路１１６は、「カウントが上方調整閾値より小さいことに応答して、非アクティブ状態の電圧上方調整信号を生成するための手段」の例である。図１に例示される電圧下方調整回路１２０は、「基準クロック信号によって測定された定められた期間の終わりにカウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するための手段」の例である。図１に例示される電圧下方調整回路１２０はまた、「カウントが下方調整閾値より大きいことに応答して、非アクティブ状態の電圧下方調整信号を生成するための手段」の例である。図１に例示される供給電圧コントローラ回路１２４は、「電圧上方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を増加させるための手段」の例である。図１に例示される供給電圧コントローラ回路１２４はまた、「電圧下方調整信号がアクティブ状態であることに応答して、負荷回路に供給される供給電圧を減少させるための手段」の例である。図３に例示されるＤＡＣ３０８は、「デジタル閾値信号に基づいてドループ閾値電圧を生成するための手段、ここにおいて、デジタル閾値信号は、適応型電圧変調回路のレジスタに記憶されているドループ閾値電圧のデジタル表現である」の例である。
[0046]本明細書に開示される態様に係る、供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路が、任意のプロセッサベースデバイスに設けられるかそれに統合され得る。例には、限定なく、セットトップボックス、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全世界測位システム（ＧＰＳ）デバイス、モバイル電話、セルラ電話、スマートフォン、セッション開始プロトコル（ＳＩＰ）電話、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、ウェアラブルなコンピューティングデバイス（例えば、スマートウォッチ、健康およびフィットネストラッカ、アイウェア、等）、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、航空電子工学システム、ドローン、およびマルチコプタが含まれる。
[0047]この関連で、図５は、それぞれ図１、３、および４に例示される適応型電圧変調回路１００、３００、および４００を用いることができるプロセッサベースシステム５００の例を例示する。この例では、プロセッサベースシステム５００は、１つまたは複数のプロセッサ５０４を各々含む１つまたは複数の中央処理ユニット（ＣＰＵ）５０２を含む。ＣＰＵ５０２は、一時的に記憶されたデータへの高速アクセスのためにプロセッサ５０４に結合されたキャッシュメモリ５０６を有し得る。ＣＰＵ５０２は、システムバス５０８に結合され、プロセッサベースシステム５００に含まれるマスタデバイスおよびスレーブデバイスを相互結合することができる。周知のとおり、ＣＰＵ５０２は、システムバス５０８を通してアドレス、制御、およびデータ情報を交換することでこれらの他のデバイスと通信する。例えば、ＣＰＵ５０２は、スレーブデバイスの例として、バストランザクション要求をメモリコントローラ５１０に通信することができる。図５には例示されていないが、複数のシステムバス５０８が提供されることができ、ここにおいて、各システムバス５０８は、異なる骨組（fabric）を構成する。
[0048]他のマスタデバイスおよびスレーブデバイスが、システムバス５０８に接続されることができる。図５に例示されるように、これらのデバイスは、例として、メモリシステム５１２、１つまたは複数の入力デバイス５１４、１つまたは複数の出力デバイス５１６、１つまたは複数のネットワークインターフェースデバイス５１８、および１つまたは複数のディスプレイコントローラ５２０を含むことができる。入力デバイス５１４は、入力キー、スイッチ、ボイスプロセッサ、等を含むがそれらに限定されない任意のタイプの入力デバイスを含むことができる。出力デバイス５１６は、オーディオ、ビデオ、他のビジュアルインジケータ、等を含むがそれらに限定されない任意のタイプの出力デバイスを含むことができる。ネットワークインターフェースデバイス５１８は、ネットワーク５２２へのおよびそれからのデータの交換を可能にするように構成された任意のデバイスであることができる。ネットワーク５２２は、ワイヤードまたはワイヤレスネットワーク、プライベートまたはパブリックネットワーク、ローカルエリアネットワーク（ＬＡＮ）、ワイヤレスローカルエリアネットワーク（ＷＬＡＮ）、広域ネットワーク（ＷＡＮ）、ＢＬＵＥＴＯＯＴＨ（登録商標）ネットワーク、およびインターネット、等を含むがそれらに限定されない任意のタイプのネットワークであり得る。ネットワークインターフェースデバイス５１８は、望まれる任意のタイプの通信プロトコルをサポートするように構成され得る。メモリシステム５１２は、１つまたは複数のメモリユニット５２４（０）〜５２４（Ｍ）を含むことができる。
[0049]ＣＰＵ５０２はまた、１つまたは複数のディスプレイ５２６に送られる情報を制御するために、システムバス５０８を通してディスプレイコントローラ５２０にアクセスするように構成され得る。ディスプレイコントローラ５２０は、表示されるべき情報を１つまたは複数のビデオプロセッサ５２８を介してディスプレイ５２６に送り、その１つまたは複数のビデオプロセッサ５２８は、表示されるべきその情報を、ディスプレイ５２６に適したフォーマットへと処理する。ディスプレイ５２６は、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、発光ダイオード（ＬＥＤ）ディスプレイ、等を含むがそれらに限定されない任意のタイプのディスプレイを含むことができる。
[0050]図６は、無線周波数（ＲＦ）構成要素を含むことができるワイヤレス通信デバイス６００の例を例示し、ここにおいて、ワイヤレス通信デバイス６００は、それぞれ図１、３、および４に例示される適応型電圧変調回路１００、３００、および４００を含むことができる。この関連で、ワイヤレス通信デバイス６００は、集積回路（ＩＣ）６０２に提供され得る。ワイヤレス通信デバイス６００は、例として、上で参照したデバイスのうちの任意のものを含み得るかまたはそれらに提供され得る。図６に示されるように、ワイヤレス通信デバイス６００は、トランシーバ６０４とデータプロセッサ６０６とを含む。データプロセッサ６０６は、データおよびプログラムコードを記憶するためにメモリ（図示せず）を含み得る。トランシーバ６０４は、双方向通信をサポートする送信機６０８および受信機６１０を含む。一般に、ワイヤレス通信デバイス６００は、任意の数の通信システムおよび周波数帯域のために任意の数の送信機および／または受信機を含み得る。トランシーバ６０４の全体または一部は、１つまたは複数のアナログＩＣ、ＲＦ ＩＣ（ＲＦＩＣ）、混合信号ＩＣ、等の上で実施され得る。
[0051]送信機または受信機は、スーパーヘテロダインアーキテクチャまたはダイレクト変換アーキテクチャで実施され得る。スーパーヘテロダインアーキテクチャでは、信号は、複数の段でＲＦとベースバンドとの間で、例えば、１つの段でＲＦから中間周波数（ＩＦ）に、その後、受信機のために別の段でＩＦからベースバンドに、周波数変換される。ダイレクト変換アーキテクチャでは、信号は、１つの段でＲＦとベースバンドとの間で周波数変換される。スーパーヘテロダインおよびダイレクト変換アーキテクチャは、異なる回路ブロックを使用し、および／または、異なる要件を有し得る。図６のワイヤレス通信デバイス６００では、送信機６０８および受信機６１０は、ダイレクト変換アーキテクチャで実施される。
[0052]送信パスでは、データプロセッサ６０６は、送信されることとなるデータを処理し、送信機６０８にＩおよびＱアナログ出力信号を供給する。例示的なワイヤレス通信デバイス６００では、データプロセッサ６０６は、さらなる処理のために、ＩおよびＱアナログ出力信号へと、例えば、ＩおよびＱ出力電流へと、データプロセッサ６０６によって生成されたデジタル信号を変換するためにＤＡＣ６１２（１）、６１２（２）を含む。
[0053]送信機６０８内では、ローパスフィルタ６１４（１）、６１４（２）は、それぞれ、ＩおよびＱアナログ出力信号をフィルタ処理して、先のデジタル／アナログ変換によって生じた望ましくない信号を取り除く。増幅器（ＡＭＰ）６１６（１）、６１６（２）は、それぞれ、ローパスフィルタ６１４（１）、６１４（２）からの信号を増幅し、ＩおよびＱベースバンド信号を供給する。アップコンバータ６１８は、送信（ＴＸ）局部発振器（ＬＯ）信号ジェネレータ６２２からのＩおよびＱ ＴＸ ＬＯ信号を用いて、ミキサ６２０（１）、６２０（２）を通して、およびＱベースバンド信号をアップコンバートして、アップコンバートされた信号６２４を供給する。フィルタ６２６は、このアップコンバートされた信号６２４をフィルタ処理して、周波数アップコンバージョンによって生じた望ましくない信号および受信周波数帯域内のノイズを取り除く。電力増幅器（ＰＡ）６２８は、フィルタ６２６からのアップコンバートされた信号６２４を増幅して所望の出力電力レベルを取得し、送信ＲＦ信号を供給する。送信ＲＦ信号は、デュプレクサまたはスイッチ６３０を経由し、アンテナ６３２を介して送信される。
[0054]受信パスでは、アンテナ６３２は、基地局によって送信された信号を受信し、受信されたＲＦ信号を供給し、それは、デュプレクサまたはスイッチ６３０を経由し、低ノイズ増幅器（ＬＮＡ）６３４に供給される。デュプレクサまたはスイッチ６３０は、ＲＸ信号がＴＸ信号から隔離されるように、特定の受信（ＲＸ）対ＴＸデュプレクサ周波数分離で動作するように設計される。受信されたＲＦ信号は、ＬＮＡ６３４によって増幅され、フィルタ６３６によってフィルタ処理されて、所望のＲＦ入力信号が取得される。ダウンコンバージョンミキサ６３８（１）、６３８（２）は、フィルタ６３６の出力を、ＲＸ ＬＯ信号ジェネレータ６４０からのＩおよびＱ ＲＸ ＬＯ信号（すなわち、ＬＯ＿ＩおよびＬＯ＿Ｑ）と混合して、ＩおよびＱベースバンド信号を生成する。ＩおよびＱベースバンド信号は、増幅器（ＡＭＰ）６４２（１）、６４２（２）によって増幅され、ローパスフィルタ６４４（１）、６４４（２）によってさらにフィルタ処理されて、ＩおよびＱアナログ入力信号が取得され、これらは、データプロセッサ６０６に供給される。この例では、データプロセッサ６０６は、データプロセッサ６０６によってさらに処理されるように、ＩおよびＱアナログ入力信号をデジタル信号へと変換するためのアナログ／デジタル変換器（ＡＤＣ）６４６（１）、６４６（２）を含む。
[0055]図６のワイヤレス通信デバイス６００では、ＴＸ ＬＯ信号ジェネレータ６２２は、周波数アップコンバージョンのために使用されるＩおよびＱ ＴＸ ＬＯ信号を生成し、ＲＸ ＬＯ信号ジェネレータ６４０は、周波数ダウンコンバージョンのために使用されるＩおよびＱ ＲＸ ＬＯ信号を生成する。各ＬＯ信号は、特定の基本周波数を有する周期的な信号である。ＴＸ ＰＬＬ回路６４８は、データプロセッサ６０６からタイミング情報を受け取り、ＴＸ ＬＯ信号ジェネレータ６２２からのＩおよびＱ ＴＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。同様に、ＲＸ ＰＬＬ回路６５０は、データプロセッサ６０６からタイミング情報を受け取り、ＲＸ ＬＯ信号ジェネレータ６４０からのＩおよびＱ ＲＸ ＬＯ信号の周波数および／または位相を調整するために使用される制御信号を生成する。
[0056]当業者は、本明細書で開示された態様と関連して説明されている実例となる様々な論理ブロック、モジュール、回路、およびアルゴリズムが、電子ハードウェア、メモリまたは別のコンピュータ読取可能な媒体に記憶されかつプロセッサまたは他の処理デバイスによって実行される命令、あるいはその両方の組合せとして実施され得ることをさらに認識するであろう。本明細書で説明されたマスタデバイスおよびスレーブデバイスは、例として、任意の回路、ハードウェア構成要素、集積回路（ＩＣ）、またはＩＣチップで用いられ得る。本明細書で開示されたメモリは、任意のタイプおよびサイズのメモリであり得、望まれる任意のタイプの情報を記憶するように構成され得る。この互換性を明確に例示するために、実例となる様々な構成要素、ブロック、モジュール、回路、およびステップは、概してそれらの機能性の観点から上で説明されている。そのような機能性がどのように実施されるかは、特定の用途、設計選択、および／またはシステム全体に課された設計制約に依存する。当業者は、説明された機能性を特定の用途ごとに様々な方法で実施し得るが、このような実施の決定は、本開示の範囲からの逸脱をさせるものとして解釈されるべきでない。
[0057]本明細書で開示された態様に関連して説明されている実例となる様々な論理ブロック、モジュール、および回路は、プロセッサ、デジタルシグナルプロセッサ（ＤＳＰ）、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または他のプログラマブル論理デバイス、ディスクリートゲートまたはトランジスタ論理回路、ディスクリートハードウェア構成要素、あるいは本明細書で説明された機能を実行するように設計されたそれらの任意の組合せで実施または実行され得る。プロセッサはマイクロプロセッサであり得るが、代替として、プロセッサは、任意の従来のプロセッサ、コントローラ、マイクロコントローラ、またはステートマシンであり得る。プロセッサはまた、コンピューティングデバイスの組合せ（例えば、ＤＳＰと、１つのマイクロプロセッサ、複数のマイクロプロセッサ、ＤＳＰコアに連結した１つまたは複数のマイクロプロセッサ、または任意の他のそのような構成との組合せ）として実施され得る。
[0058]本明細書で開示された態様は、ハードウェアにおいておよびハードウェアに記憶される命令において具現化され得、例えば、ランダムアクセスメモリ（ＲＡＭ）、フラッシュメモリ、読取専用メモリ（ＲＯＭ）、電気的プログラマブルＲＯＭ（ＥＰＲＯＭ）、電気的消去可能なプログラマブルＲＯＭ（ＥＥＰＲＯＭ（登録商標））、レジスタ、ハードディスク、リムーバブルディスク、ＣＤ−ＲＯＭ、あるいは当技術分野において知られているコンピュータ読取可能な媒体の任意の他の形式に存在し得る。例示的な記憶媒体は、プロセッサが記憶媒体から情報を読み取り、記憶媒体に情報を書き込むことができるように、プロセッサに結合される。代替的に、記憶媒体はプロセッサに一体化され得る。プロセッサおよび記憶媒体はＡＳＩＣ内に存在し得る。ＡＳＩＣは、リモート局に存在し得る。代替的に、プロセッサおよび記憶媒体は、リモート局、基地局、またはサーバにおいてディスクリート構成要素として存在し得る。
[0059]本明細書における例示的な態様のうちの任意のものにおいて説明された動作ステップが例および考察を提供するために説明されることにも留意されたい。説明された動作は、例示されたシーケンス以外の多数の異なるシーケンスで実行され得る。さらに、単一の動作ステップで説明された動作は、実際には多くの異なるステップで実行され得る。追加的に、例示的な態様で考察された１つまたは複数の動作ステップは、組み合わせられ得る。フローチャート図で例示された動作ステップは、当業者に容易に明らかになるように、多数の異なる修正の影響を受け得ることは理解されるべきである。当業者はまた、情報および信号が、様々な異なる技術および技法のうちの任意のものを使用しても表され得ることを理解するであろう。例えば、上の説明全体にわたって参照され得るデータ、命令、コマンド、情報、信号、ビット、シンボル、およびチップは、電圧、電流、電磁波、磁場または磁性粒子、光場または光粒子、またはこれらの任意の組合せによって表され得る。
[0060]本開示の先の説明は、当業者による本開示の実行または使用を可能にするために提供される。本開示に対する様々な修正は、当業者には容易に明らかとなり、本明細書で定義された包括的な原理は、本開示の精神または範囲から逸脱することなく、他の変形に適用され得る。ゆえに、本開示は、本明細書に記載された例および設計に制限されるように意図されておらず、本明細書に開示された原理および新規な特徴に合致する最も広い範囲が与えられるべきである。
以下に本願発明の当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
適応型電圧変調回路であって、
負荷回路に供給される供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
前記ドループ検出信号に応答して、前記負荷回路に供給される負荷クロック信号を調整するように構成されたクロック調整回路
を備える供給電圧ドループ検出および緩和回路と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
を備える供給電圧調整回路と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
を行うように構成された供給電圧コントローラ回路と
を備える適応型電圧変調回路。
［Ｃ２］
前記電圧上方調整回路は、前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
前記電圧下方調整回路は、前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
Ｃ１に記載の適応型電圧変調回路。
［Ｃ３］
前記電圧上方調整回路は、前記供給電圧が上方に調整されていることを供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
前記電圧下方調整回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
Ｃ１に記載の適応型電圧変調回路。
［Ｃ４］
前記カウンタ回路は、前記供給電圧が上方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
Ｃ３に記載の適応型電圧変調回路。
［Ｃ５］
前記カウンタ回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
Ｃ３に記載の適応型電圧変調回路。
［Ｃ６］
前記カウンタ回路は、前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするように構成される、
Ｃ１に記載の適応型電圧変調回路。
［Ｃ７］
前記カウンタ回路は、
前記ドループ検出信号がアクティブ状態である上方調整期間中の前記基準クロック信号の各サイクルに応答して上方調整カウントをインクリメントすることと、
前記ドループ検出信号がアクティブ状態である下方調整期間中の前記基準クロック信号の各サイクルに応答して下方調整カウントをインクリメントすることと
を行うようにさらに構成される、
Ｃ１に記載の適応型電圧変調回路。
［Ｃ８］
前記カウンタ回路は、
第１の入力ノードと、
第２の入力ノードと、
第１の出力ノードと、
第２の出力ノードと、
を備え、前記カウンタ回路は、
前記カウンタ回路の前記第１の入力ノード上で前記ドループ検出信号を受けることと、
前記カウンタ回路の前記第２の入力ノード上で前記基準クロック信号を受けることと、
前記カウンタ回路の前記第１の出力ノード上で前記上方調整カウントを示すアップカウント信号を供給することと、
前記カウンタ回路の前記第２の出力ノード上で前記下方調整カウントを示すダウンカウント信号を供給することと
を行うように構成される、
Ｃ７に記載の適応型電圧変調回路。
［Ｃ９］
前記供給電圧調整回路は、
出力ノードを備える上方調整レジスタであって、
前記上方調整閾値を記憶することと、
前記上方調整レジスタの前記出力ノード上で前記上方調整閾値を供給することと
を行うように構成された上方調整レジスタと、
出力ノードを備える下方調整レジスタであって、
前記下方調整閾値を記憶することと、
前記下方調整レジスタの前記出力ノード上で前記下方調整閾値を供給することと
を行うように構成された下方調整レジスタと
をさらに備える、Ｃ８に記載の適応型電圧変調回路。
［Ｃ１０］
前記電圧上方調整回路は、
前記カウンタ回路の前記第１の出力ノードに電気的に結合された第１の入力ノードと、
前記上方調整レジスタの前記出力ノードに電気的に結合された第２の入力ノードと、
前記供給電圧コントローラ回路の第１の入力ノードに電気的に結合された出力ノードと
を備え、
前記電圧上方調整回路は、前記電圧上方調整回路の前記出力ノード上で前記電圧上方調整信号を供給するように構成され、
前記電圧下方調整回路は、
前記カウンタ回路の前記第２の出力ノードに電気的に結合された第１の入力ノードと、
前記下方調整レジスタの前記出力ノードに電気的に結合された第２の入力ノードと、
前記供給電圧コントローラ回路の第２の入力ノードに電気的に結合された出力ノードと
を備え、
前記電圧下方調整回路は、前記電圧下方調整回路の前記出力ノード上で前記電圧下方調整信号を供給するように構成される、
Ｃ９に記載の適応型電圧変調回路。
［Ｃ１１］
前記供給電圧ドループ検出および緩和回路は、出力ノードを備えるドループ閾値レジスタであって、
前記ドループ閾値電圧のデジタル表現であるデジタル閾値信号を記憶することと、
前記ドループ閾値レジスタの前記出力ノード上で前記デジタル閾値信号を供給することと
を行うように構成されたドループ閾値レジスタ
をさらに備える、
Ｃ１に記載の適応型電圧変調回路。
［Ｃ１２］
前記供給電圧ドループ検出および緩和回路は、
前記ドループ閾値レジスタの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるデジタル／アナログ変換器（ＤＡＣ）
をさらに備え、
前記ＤＡＣは、前記ＤＡＣの前記出力ノード上で前記ドループ閾値電圧を供給するように構成され、
ここにおいて、前記検出回路は、
前記ＤＡＣの前記出力ノードに電気的に結合された第１の入力ノード、
前記供給電圧に電気的に結合された第２の入力ノード、および
出力ノード
を備えるコンパレータ回路
を備え、
前記コンパレータ回路は、前記コンパレータ回路の前記出力ノード上で前記ドループ検出信号を供給するように構成され、ここにおいて、
前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より大きいことに応答して、アクティブ状態に遷移し、
前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態に遷移する、
Ｃ１１に記載の適応型電圧変調回路。
［Ｃ１３］
前記クロック調整回路は、
ルートクロック信号を受ける第１の入力ノードと、
前記コンパレータ回路の前記出力ノードに電気的に結合された第２の入力ノードと、
出力ノードと
を備え、
前記クロック調整回路は、前記クロック調整回路の前記出力ノード上で前記負荷クロック信号を供給するように構成され、ここにおいて、前記負荷クロック信号は、前記ルートクロック信号に基づく、
Ｃ１２に記載の適応型電圧変調回路。
［Ｃ１４］
前記クロック調整回路は、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させることと、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させることと
を行うように構成されることによって、前記負荷クロック信号を調整するように構成される、Ｃ１３に記載の適応型電圧変調回路。
［Ｃ１５］
前記検出回路は、前記供給電圧によって電力供給されるクリティカルパス電圧監視回路を備え、前記クリティカルパス電圧監視回路は、
入力ノード、および
出力ノード、
を備える、ルートクロック信号によってクロックされるように構成された第１のフリップフロップ回路と
前記第１のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるバッファと、
前記バッファの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備えるインバータと
を備える第１のパスと、
前記インバータの前記出力ノードに電気的に結合された第１の入力ノードと、
イネーブル信号を受けるように構成された第２の入力ノードと、
前記第１のフリップフロップ回路の前記出力ノードに電気的に結合された出力ノードと
を備えるＡＮＤベースゲートと、
前記ＡＮＤベースゲートの前記出力ノードに電気的に結合された入力ノード、および
出力ノード
を備える、前記ルートクロック信号によってクロックされるように構成された第２のフリップフロップ回路と、
複数の直列接続されたバッファと
を備える第２のパスと、ここにおいて、
前記複数の直列接続されたバッファのうちの第１のバッファは、前記第２のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノードを備え、
前記複数の直列接続されたバッファのうちの最後のバッファは、出力ノードを備える、
前記第１のパスの前記バッファの前記出力ノードに電気的に結合された第１の入力ノード、
前記第２のパスの前記複数の直列接続されたバッファのうちの前記最後のバッファの前記出力ノードに電気的に結合された第２の入力ノード、および
ＸＯＲベースゲートが出力信号を供給するように構成される出力ノード
を備える前記ＸＯＲベースゲートと、
前記ＸＯＲベースゲートの前記出力ノードに電気的に結合された入力ノード、および
フリップフロップ回路が前記ドループ検出信号を供給するように構成される出力ノード、
を備える、前記ルートクロック信号によってクロックされるように構成された前記フリップフロップ回路と
を備える、Ｃ１に記載の適応型電圧変調回路。
［Ｃ１６］
集積回路（ＩＣ）に統合されたＣ１に記載の適応型電圧変調回路。
［Ｃ１７］
セットトップボックス、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全世界測位システム（ＧＰＳ）デバイス、モバイル電話、セルラ電話、スマートフォン、セッション開始プロトコル（ＳＩＰ）電話、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、ウェアラブルなコンピューティングデバイス、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、航空電子工学システム、ドローン、およびマルチコプタからなるグループから選択されたデバイスに統合された、Ｃ１に記載の適応型電圧変調回路。
［Ｃ１８］
適応型電圧変調回路であって、
供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するための手段と、
前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整するための手段と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするための手段と、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するための手段と、
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するための手段と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させるための手段と、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させるための手段と
を備える適応型電圧変調回路。
［Ｃ１９］
前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するための手段と、
前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するための手段と
をさらに備える、Ｃ１８に記載の適応型電圧変調回路。
［Ｃ２０］
前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするための手段をさらに備える、Ｃ１８に記載の適応型電圧変調回路。
［Ｃ２１］
デジタル閾値信号に基づいて前記ドループ閾値電圧を生成するための手段をさらに備え、ここにおいて、前記デジタル閾値信号は、前記適応型電圧変調回路のレジスタに記憶されている前記ドループ閾値電圧のデジタル表現である、Ｃ１８に記載の適応型電圧変調回路。
［Ｃ２２］
前記供給電圧と前記ドループ閾値電圧との比較を実行するための手段と、
前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成するための手段と
をさらに備える、Ｃ１８に記載の適応型電圧変調回路。
［Ｃ２３］
前記負荷クロック信号を調整するための前記手段は、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させるための手段と、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させるための手段と
を備える、Ｃ２２に記載の適応型電圧変調回路。
［Ｃ２４］
供給電圧を適応的に変調するための方法であって、
供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成することと、
前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整することと、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントすることと、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成することと、
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成することと、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
を備える方法。
［Ｃ２５］
前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成することと、
前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成することと
をさらに備える、Ｃ２４に記載の方法。
［Ｃ２６］
前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットすることをさらに備える、Ｃ２４に記載の方法。
［Ｃ２７］
デジタル閾値信号に基づいて前記ドループ閾値電圧を生成することをさらに備え、ここにおいて、前記デジタル閾値信号は、前記ドループ閾値電圧のデジタル表現である、Ｃ２４に記載の方法。
［Ｃ２８］
前記ドループ検出信号を生成することは、
前記供給電圧と前記ドループ閾値電圧との比較を実行することと、
前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成することと
を備える、Ｃ２４に記載の方法。
［Ｃ２９］
前記負荷クロック信号を調整することは、
前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態であることに応答して、前記負荷クロック信号の前記周波数を減少させることと、
前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態であることことに応答して、前記負荷クロック信号の前記周波数を増加させることと
を備える、Ｃ２８に記載の方法。
［Ｃ３０］
プロセッサベースシステムであって、
プロセッサと、
前記プロセッサに供給電圧を供給するように構成された電力管理回路と、
適応型電圧変調回路と
を備え、前記適応型電圧変調回路は、
前記供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
前記ドループ検出信号に応答して、前記プロセッサに供給される負荷クロック信号を調整するように構成されたクロック調整回路
を備える供給電圧ドループ検出および緩和回路と、
前記ドループ検出信号がアクティブ状態である基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
を備える供給電圧調整回路と、
前記電圧上方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を増加させることと、
前記電圧下方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を減少させることと
を行せるように構成された供給電圧コントローラ回路と
を備える、プロセッサベースシステム。

Claims (30)

  1. 適応型電圧変調回路であって、
    負荷回路に供給される供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
    前記ドループ検出信号に応答して、前記負荷回路に供給される負荷クロック信号を調整するように構成されたクロック調整回路、ここにおいて、前記負荷クロック信号は、前記負荷回路が動作する周波数を制御する、
    を備える供給電圧ドループ検出および緩和回路と、
    前記ドループ検出信号がアクティブ状態である時間、基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
    前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
    前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
    を備える供給電圧調整回路と、
    前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
    前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
    を行うように構成された供給電圧コントローラ回路と
    を備える適応型電圧変調回路。
  2. 前記電圧上方調整回路は、前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
    前記電圧下方調整回路は、前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
    請求項１に記載の適応型電圧変調回路。
  3. 前記電圧上方調整回路は、前記供給電圧が上方に調整されていることを前記供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するようにさらに構成され、
    前記電圧下方調整回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の確認応答信号が示すことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するようにさらに構成される、
    請求項１に記載の適応型電圧変調回路。
  4. 前記カウンタ回路は、前記供給電圧が上方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
    請求項３に記載の適応型電圧変調回路。
  5. 前記カウンタ回路は、前記供給電圧が下方に調整されていることを前記供給電圧コントローラ回路の前記確認応答信号が示すことに応答して、前記カウントを初期カウント値にリセットするように構成される、
    請求項３に記載の適応型電圧変調回路。
  6. 前記カウンタ回路は、前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするように構成される、
    請求項１に記載の適応型電圧変調回路。
  7. 前記カウンタ回路は、
    前記ドループ検出信号がアクティブ状態である上方調整期間中の前記基準クロック信号の各サイクルに応答して上方調整カウントをインクリメントすることと、
    前記ドループ検出信号がアクティブ状態である下方調整期間中の前記基準クロック信号の各サイクルに応答して下方調整カウントをインクリメントすることと
    を行うようにさらに構成される、
    請求項１に記載の適応型電圧変調回路。
  8. 前記カウンタ回路は、
    第１の入力ノードと、
    第２の入力ノードと、
    第１の出力ノードと、
    第２の出力ノードと、
    を備え、前記カウンタ回路は、
    前記カウンタ回路の前記第１の入力ノード上で前記ドループ検出信号を受けることと、
    前記カウンタ回路の前記第２の入力ノード上で前記基準クロック信号を受けることと、
    前記カウンタ回路の前記第１の出力ノード上で前記上方調整カウントを示すアップカウント信号を供給することと、
    前記カウンタ回路の前記第２の出力ノード上で前記下方調整カウントを示すダウンカウント信号を供給することと
    を行うように構成される、
    請求項７に記載の適応型電圧変調回路。
  9. 前記供給電圧調整回路は、
    出力ノードを備える上方調整レジスタであって、
    前記上方調整閾値を記憶することと、
    前記上方調整レジスタの前記出力ノード上で前記上方調整閾値を供給することと
    を行うように構成された上方調整レジスタと、ここにおいて、前記上方調整レジスタの前記出力ノード上に供給された前記上方調整閾値は、前記電圧上方調整回路に入力される、
    出力ノードを備える下方調整レジスタであって、
    前記下方調整閾値を記憶することと、
    前記下方調整レジスタの前記出力ノード上で前記下方調整閾値を供給することと
    を行うように構成された下方調整レジスタと、ここにおいて、前記下方調整レジスタの前記出力ノード上に供給された前記下方調整閾値は、前記電圧下方調整回路に入力される、
    をさらに備える、請求項８に記載の適応型電圧変調回路。
  10. 前記電圧上方調整回路は、
    前記カウンタ回路の前記第１の出力ノードに電気的に結合された第１の入力ノードと、
    前記上方調整レジスタの前記出力ノードに電気的に結合された第２の入力ノードと、
    前記供給電圧コントローラ回路の第１の入力ノードに電気的に結合された出力ノードと
    を備え、
    前記電圧上方調整回路は、前記電圧上方調整回路の前記出力ノード上で前記電圧上方調整信号を供給するように構成され、
    前記電圧下方調整回路は、
    前記カウンタ回路の前記第２の出力ノードに電気的に結合された第１の入力ノードと、
    前記下方調整レジスタの前記出力ノードに電気的に結合された第２の入力ノードと、
    前記供給電圧コントローラ回路の第２の入力ノードに電気的に結合された出力ノードと
    を備え、
    前記電圧下方調整回路は、前記電圧下方調整回路の前記出力ノード上で前記電圧下方調整信号を供給するように構成される、
    請求項９に記載の適応型電圧変調回路。
  11. 前記供給電圧ドループ検出および緩和回路は、出力ノードを備えるドループ閾値レジスタであって、
    前記ドループ閾値電圧のデジタル表現であるデジタル閾値信号を記憶することと、 前記ドループ閾値レジスタの前記出力ノード上で前記デジタル閾値信号を供給することと
    を行うように構成されたドループ閾値レジスタ、ここにおいて、前記ドループ閾値レジスタの前記出力ノード上に供給された前記デジタル閾値信号は、デジタル／アナログ変換器（ＤＡＣ）に入力される、
    をさらに備える、
    請求項１に記載の適応型電圧変調回路。
  12. 前記供給電圧ドループ検出および緩和回路は、
    前記ドループ閾値レジスタの前記出力ノードに電気的に結合された入力ノード、および
    出力ノード
    を備える前記デジタル／アナログ変換器（ＤＡＣ）
    をさらに備え、
    前記ＤＡＣは、前記ＤＡＣの前記出力ノード上で前記ドループ閾値電圧を供給するように構成され、
    ここにおいて、前記検出回路は、
    前記ＤＡＣの前記出力ノードに電気的に結合された第１の入力ノード、
    前記供給電圧に電気的に結合された第２の入力ノード、および
    出力ノード
    を備えるコンパレータ回路
    を備え、
    前記コンパレータ回路は、前記コンパレータ回路の前記出力ノード上で前記ドループ検出信号を供給するように構成され、ここにおいて、
    前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より大きいことに応答して、アクティブ状態に遷移し、
    前記ドループ検出信号は、前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態に遷移する、
    請求項１１に記載の適応型電圧変調回路。
  13. 前記クロック調整回路は、
    ルートクロック信号を受ける第１の入力ノードと、
    前記コンパレータ回路の前記出力ノードに電気的に結合された第２の入力ノードと、
    出力ノードと
    を備え、
    前記クロック調整回路は、前記クロック調整回路の前記出力ノード上で前記負荷クロック信号を供給するように構成され、ここにおいて、前記負荷クロック信号は、前記ルートクロック信号に基づく、
    請求項１２に記載の適応型電圧変調回路。
  14. 前記クロック調整回路は、
    前記負荷クロック信号の周波数が前記ルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させることと、
    前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させることと
    を行うように構成されることによって、前記負荷クロック信号を調整するように構成される、請求項１３に記載の適応型電圧変調回路。
  15. 前記検出回路は、前記供給電圧によって電力供給されるクリティカルパス電圧監視回路を備え、前記クリティカルパス電圧監視回路は、
    入力ノード、および
    出力ノード、
    を備える、ルートクロック信号によってクロックされるように構成された第１のフリップフロップ回路と
    前記第１のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノード、および
    出力ノード
    を備えるバッファと、
    前記バッファの前記出力ノードに電気的に結合された入力ノード、および
    出力ノード
    を備えるインバータと
    を備える第１のパスと、
    前記インバータの前記出力ノードに電気的に結合された第１の入力ノードと、
    イネーブル信号を受けるように構成された第２の入力ノードと、
    前記第１のフリップフロップ回路の前記入力ノードに電気的に結合された出力ノードと
    を備えるＡＮＤベースゲートと、
    前記ＡＮＤベースゲートの前記出力ノードに電気的に結合された入力ノード、および
    出力ノード
    を備える、前記ルートクロック信号によってクロックされるように構成された第２のフリップフロップ回路と、
    複数の直列接続されたバッファと
    を備える第２のパスと、ここにおいて、
    前記複数の直列接続されたバッファのうちの第１のバッファは、前記第２のフリップフロップ回路の前記出力ノードに電気的に結合された入力ノードを備え、
    前記複数の直列接続されたバッファのうちの最後のバッファは、出力ノードを備える、
    前記第１のパスの前記バッファの前記出力ノードに電気的に結合された第１の入力ノード、
    前記第２のパスの前記複数の直列接続されたバッファのうちの前記最後のバッファの前記出力ノードに電気的に結合された第２の入力ノード、および
    ＸＯＲベースゲートが出力信号を供給するように構成される出力ノード
    を備える前記ＸＯＲベースゲートと、
    前記ＸＯＲベースゲートの前記出力ノードに電気的に結合された入力ノード、および
    フリップフロップ回路が前記ドループ検出信号を供給するように構成される出力ノード、
    を備える、前記ルートクロック信号によってクロックされるように構成された前記フリップフロップ回路と
    を備える、請求項１に記載の適応型電圧変調回路。
  16. 集積回路（ＩＣ）に統合された請求項１に記載の適応型電圧変調回路。
  17. セットトップボックス、エンターテイメントユニット、ナビゲーションデバイス、通信デバイス、固定ロケーションデータユニット、モバイルロケーションデータユニット、全世界測位システム（ＧＰＳ）デバイス、モバイル電話、セルラ電話、スマートフォン、セッション開始プロトコル（ＳＩＰ）電話、タブレット、ファブレット、サーバ、コンピュータ、ポータブルコンピュータ、モバイルコンピューティングデバイス、ウェアラブルなコンピューティングデバイス、デスクトップコンピュータ、携帯情報端末（ＰＤＡ）、モニタ、コンピュータモニタ、テレビ、チューナ、ラジオ、衛星ラジオ、ミュージックプレーヤ、デジタルミュージックプレーヤ、ポータブルミュージックプレーヤ、デジタルビデオプレーヤ、ビデオプレーヤ、デジタルビデオディスク（ＤＶＤ）プレーヤ、ポータブルデジタルビデオプレーヤ、自動車、車両構成要素、航空電子工学システム、ドローン、およびマルチコプタからなるグループから選択されたデバイスに統合された、請求項１に記載の適応型電圧変調回路。
  18. 適応型電圧変調回路であって、
    供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するための手段と、
    前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整するための手段と、ここにおいて、前記負荷クロック信号は、前記負荷回路が動作する周波数を制御する、
    前記ドループ検出信号がアクティブ状態である時間、基準クロック信号の各サイクルに応答してカウントをインクリメントするための手段と、
    前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するための手段と、
    前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するための手段と、
    前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させるための手段と、
    前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させるための手段と
    を備える適応型電圧変調回路。
  19. 前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成するための手段と、
    前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成するための手段と
    をさらに備える、請求項１８に記載の適応型電圧変調回路。
  20. 前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットするための手段をさらに備える、請求項１８に記載の適応型電圧変調回路。
  21. デジタル閾値信号に基づいて前記ドループ閾値電圧を生成するための手段をさらに備え、ここにおいて、前記デジタル閾値信号は、前記適応型電圧変調回路のレジスタに記憶されている前記ドループ閾値電圧のデジタル表現である、請求項１８に記載の適応型電圧変調回路。
  22. 前記供給電圧と前記ドループ閾値電圧との比較を実行するための手段と、
    前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成するための手段と
    をさらに備える、請求項１８に記載の適応型電圧変調回路。
  23. 前記負荷クロック信号を調整するための前記手段は、
    前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を減少させるための手段と、
    前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態に遷移することに応答して、前記負荷クロック信号の前記周波数を増加させるための手段と
    を備える、請求項２２に記載の適応型電圧変調回路。
  24. 供給電圧を適応的に変調するための方法であって、
    供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成することと、
    前記ドループ検出信号に応答して、負荷回路に供給される負荷クロック信号を調整することと、ここにおいて、前記負荷クロック信号は、前記負荷回路が動作する周波数を制御する、
    前記ドループ検出信号がアクティブ状態である時間、基準クロック信号の各サイクルに応答してカウントをインクリメントすることと、
    前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成することと、
    前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成することと、
    前記電圧上方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を増加させることと、
    前記電圧下方調整信号がアクティブ状態であることに応答して、前記負荷回路に供給される前記供給電圧を減少させることと
    を備える方法。
  25. 前記定められた期間の前記終わりに前記カウントが前記上方調整閾値より小さいことに応答して、非アクティブ状態の前記電圧上方調整信号を生成することと、
    前記定められた期間の前記終わりに前記カウントが前記下方調整閾値より大きいことに応答して、非アクティブ状態の前記電圧下方調整信号を生成することと
    をさらに備える、請求項２４に記載の方法。
  26. 前記定められた期間の前記終わりに応答して、前記カウントを初期カウント値にリセットすることをさらに備える、請求項２４に記載の方法。
  27. デジタル閾値信号に基づいて前記ドループ閾値電圧を生成することをさらに備え、ここにおいて、前記デジタル閾値信号は、前記ドループ閾値電圧のデジタル表現である、請求項２４に記載の方法。
  28. 前記ドループ検出信号を生成することは、
    前記供給電圧と前記ドループ閾値電圧との比較を実行することと、
    前記ドループ閾値電圧が前記供給電圧より小さいことに応答して、非アクティブ状態の前記ドループ検出信号を生成することと
    を備える、請求項２４に記載の方法。
  29. 前記負荷クロック信号を調整することは、
    前記負荷クロック信号の周波数がルートクロック信号の周波数より低くなるように、前記ドループ検出信号がアクティブ状態であることに応答して、前記負荷クロック信号の前記周波数を減少させることと、
    前記負荷クロック信号の前記周波数が前記ルートクロック信号の前記周波数に等しいかまたは実質的に等しくなるように、前記ドループ検出信号が非アクティブ状態であることことに応答して、前記負荷クロック信号の前記周波数を増加させることと
    を備える、請求項２８に記載の方法。
  30. プロセッサベースシステムであって、
    プロセッサと、
    前記プロセッサに供給電圧を供給するように構成された電力管理回路と、
    適応型電圧変調回路と
    を備え、前記適応型電圧変調回路は、
    前記供給電圧がドループ閾値電圧より小さいことに応答して、アクティブ状態のドループ検出信号を生成するように構成された検出回路、および
    前記ドループ検出信号に応答して、前記プロセッサに供給される負荷クロック信号を調整するように構成されたクロック調整回路、ここにおいて、前記負荷クロック信号は、前記プロセッサが動作する周波数を制御する、
    を備える供給電圧ドループ検出および緩和回路と、
    前記ドループ検出信号がアクティブ状態である時間、基準クロック信号の各サイクルに応答してカウントをインクリメントするように構成されたカウンタ回路、
    前記カウントが上方調整閾値より大きいことに応答して、アクティブ状態の電圧上方調整信号を生成するように構成された電圧上方調整回路、および
    前記基準クロック信号によって測定された定められた期間の終わりに前記カウントが下方調整閾値より小さいことに応答して、アクティブ状態の電圧下方調整信号を生成するように構成された電圧下方調整回路
    を備える供給電圧調整回路と、
    前記電圧上方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を増加させることと、
    前記電圧下方調整信号がアクティブ状態であることに応答して、前記プロセッサに供給される前記供給電圧を減少させることと
    を行せるように構成された供給電圧コントローラ回路と
    を備える、プロセッサベースシステム。
JP2018561734A 2016-05-27 2017-05-25 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路 Active JP6768842B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662342638P 2016-05-27 2016-05-27
US62/342,638 2016-05-27
US15/604,038 2017-05-24
US15/604,038 US10635159B2 (en) 2016-05-27 2017-05-24 Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption
PCT/US2017/034402 WO2017205583A1 (en) 2016-05-27 2017-05-25 Adaptive voltage modulation circuits for adjusting supply voltage to reduce supply voltage droops and minimize power consumption

Publications (2)

Publication Number Publication Date
JP2019517763A JP2019517763A (ja) 2019-06-24
JP6768842B2 true JP6768842B2 (ja) 2020-10-14

Family

ID=59009811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018561734A Active JP6768842B2 (ja) 2016-05-27 2017-05-25 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路

Country Status (10)

Country Link
US (1) US10635159B2 (ja)
EP (1) EP3465895B1 (ja)
JP (1) JP6768842B2 (ja)
KR (1) KR102168501B1 (ja)
CN (1) CN109247044B (ja)
BR (1) BR112018074272B1 (ja)
ES (1) ES2886590T3 (ja)
SG (1) SG11201808927WA (ja)
TW (1) TWI763671B (ja)
WO (1) WO2017205583A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230020571A (ko) 2017-11-15 2023-02-10 프로틴텍스 엘티디. 집적 회로 마진 측정 및 고장 예측 장치
US11740281B2 (en) 2018-01-08 2023-08-29 Proteantecs Ltd. Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing
US11223898B2 (en) 2018-02-05 2022-01-11 Radio Sound, Inc. Audio system including speakers with integrated amplifier and method of detecting speakers
TWI828676B (zh) 2018-04-16 2024-01-11 以色列商普騰泰克斯有限公司 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品
CN113474668A (zh) 2018-12-30 2021-10-01 普罗泰克斯公司 集成电路i/o完整性和退化监测
US10686582B1 (en) * 2019-02-25 2020-06-16 Intel Corporation Clock phase compensation apparatus and method
US20190377405A1 (en) * 2019-03-29 2019-12-12 Intel Corporation Input Voltage Protection
EP4070315A4 (en) 2019-12-04 2023-11-29 Proteantecs Ltd. MONITORING DEGRADATION OF A STORAGE DEVICE
GB2590660B (en) * 2019-12-23 2022-01-05 Graphcore Ltd Reactive droop limiter
US11681311B2 (en) * 2020-04-02 2023-06-20 Canon Kabushiki Kaisha Circuit and method for controlling power supply voltage based on predicted voltage drop
JP7309658B2 (ja) * 2020-05-22 2023-07-18 ルネサスエレクトロニクス株式会社 半導体装置
US11249530B1 (en) * 2020-11-25 2022-02-15 Qualcomm Incorporated Adaptive voltage controller
US11449125B1 (en) * 2021-04-01 2022-09-20 Qualcomm Incorporated Adaptive dynamic clock and voltage scaling
EP4320497A1 (en) * 2021-04-07 2024-02-14 Proteantecs Ltd. Adaptive frequency scaling based on clock cycle time measurement
CN113157076B (zh) * 2021-04-22 2024-01-30 中科可控信息产业有限公司 一种电子设备及功耗控制方法
KR20220159029A (ko) * 2021-05-25 2022-12-02 삼성전자주식회사 동적 전력 모니터 및 주파수 컨트롤러를 포함하는 시스템-온-칩 및 이의 동작 방법
US20230071427A1 (en) * 2021-09-08 2023-03-09 International Business Machines Corporation Providing deterministic frequency and voltage enhancements for a processor
CN114237345A (zh) * 2021-12-17 2022-03-25 合肥智芯半导体有限公司 芯片及基于芯片工作负载检测的系统时钟自适应扩频装置
CN114706449B (zh) * 2022-03-28 2024-04-26 杭州中天微系统有限公司 基于自适应时钟的频率控制方法、电路及芯片
CN114815948B (zh) * 2022-05-23 2024-02-20 杭州中天微系统有限公司 自适应时钟电路、芯片及电压调整方法、装置
US11815551B1 (en) 2022-06-07 2023-11-14 Proteantecs Ltd. Die-to-die connectivity monitoring using a clocked receiver
CN115202975B (zh) * 2022-07-15 2024-01-26 摩尔线程智能科技(北京)有限责任公司 控制负载的功率消耗的方法、装置和系统
US11953982B2 (en) * 2022-07-19 2024-04-09 International Business Machines Corporation Dynamic guard band with timing protection and with performance protection
WO2024018353A1 (en) * 2022-07-19 2024-01-25 International Business Machines Corporation Dynamic guard band with timing protection and with performance protection
US11989071B2 (en) 2022-07-19 2024-05-21 International Business Machines Corporation Dynamic guard band with timing protection and with performance protection

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148755B2 (en) 2003-08-26 2006-12-12 Hewlett-Packard Development Company, L.P. System and method to adjust voltage
US6912144B1 (en) * 2004-08-19 2005-06-28 International Rectifier Corporation Method and apparatus for adjusting current amongst phases of a multi-phase converter
JP4665480B2 (ja) * 2004-10-26 2011-04-06 パナソニック電工株式会社 放電灯点灯装置、照明器具、および照明システム
US8760888B2 (en) * 2006-06-30 2014-06-24 Abb Technology Ag HVDC system and method to control a voltage source converter in a HVDC system
US7915910B2 (en) * 2009-01-28 2011-03-29 Apple Inc. Dynamic voltage and frequency management
KR101566200B1 (ko) * 2009-12-09 2015-11-05 삼성전자 주식회사 디스플레이장치 및 그 구동방법
US8963904B2 (en) * 2010-03-22 2015-02-24 Apple Inc. Clock feedthrough and crosstalk reduction method
US8648645B2 (en) 2010-05-25 2014-02-11 Oracle International Corporation Microprocessor performance and power optimization through self calibrated inductive voltage droop monitoring and correction
US9124171B2 (en) * 2010-07-28 2015-09-01 James Roy Young Adaptive current limiter and dimmer system including the same
KR101740338B1 (ko) * 2010-10-20 2017-05-26 삼성전자주식회사 디지털 시스템에서 동적 클럭 제어 장치 및 방법
US8825170B2 (en) 2010-10-29 2014-09-02 Medtronic, Inc. Low-power system clock calibration based on a high-accuracy reference clock
US20120187991A1 (en) 2011-01-25 2012-07-26 Advanced Micro Devices, Inc. Clock stretcher for voltage droop mitigation
US9252661B2 (en) * 2011-04-01 2016-02-02 Qualcomm Inc. Methods and devices for power supply control
US9164563B2 (en) 2012-05-24 2015-10-20 International Business Machines Corporation Processor noise mitigation using differential critical path monitoring
US8984308B2 (en) * 2012-12-03 2015-03-17 Qualcomm Incorporated System and method of adaptive voltage scaling
US10698432B2 (en) 2013-03-13 2020-06-30 Intel Corporation Dual loop digital low drop regulator and current sharing control apparatus for distributable voltage regulators
US8933737B1 (en) 2013-06-28 2015-01-13 Stmicroelectronics International N.V. System and method for variable frequency clock generation
US9413344B2 (en) * 2014-09-08 2016-08-09 Qualcomm Incorporated Automatic calibration circuits for operational calibration of critical-path time delays in adaptive clock distribution systems, and related methods and systems
US9753525B2 (en) 2014-12-23 2017-09-05 Intel Corporation Systems and methods for core droop mitigation based on license state
US10248177B2 (en) * 2015-05-22 2019-04-02 Advanced Micro Devices, Inc. Droop detection and regulation for processor tiles

Also Published As

Publication number Publication date
CN109247044B (zh) 2020-10-16
EP3465895A1 (en) 2019-04-10
US20170344102A1 (en) 2017-11-30
WO2017205583A1 (en) 2017-11-30
TW201817149A (zh) 2018-05-01
BR112018074272B1 (pt) 2023-04-18
JP2019517763A (ja) 2019-06-24
ES2886590T3 (es) 2021-12-20
BR112018074272A2 (pt) 2019-03-12
TWI763671B (zh) 2022-05-11
SG11201808927WA (en) 2018-12-28
US10635159B2 (en) 2020-04-28
CN109247044A (zh) 2019-01-18
KR20190013768A (ko) 2019-02-11
KR102168501B1 (ko) 2020-10-21
EP3465895B1 (en) 2021-08-18

Similar Documents

Publication Publication Date Title
JP6768842B2 (ja) 供給電圧ドループを低減し電力消費を最小限にするように供給電圧を調整するための適応型電圧変調回路
US8694811B2 (en) Power management for digital devices
JP2019517705A (ja) 電力多重化システムにおける供給電力レールから受電回路への多重化電力のドライブ強度の適応制御
US20080280656A1 (en) Power management unit (PMU) sequencer
JP2018533791A (ja) 高速シリアルバスを介した低速および高速パラレルビットストリームの通信
US9480017B2 (en) Dynamic power management control
US10199937B1 (en) Methods and apparatus to digitally control pulse frequency modulation pulses in power converters
US10727838B2 (en) Systems and methods for power conservation in a phase locked loop (PLL)
US9549373B2 (en) Method for waking a data transceiver through data reception
US11646754B2 (en) Apparatus for improving the effective performance of a power source and associated methods
US20090265572A1 (en) Fast adaptive voltage scaling
US8810304B2 (en) Adaptive power gating and regulation
US20110306311A1 (en) Adaptively powered local oscillator generator circuit and related method
US9510281B2 (en) Priority arbitration for interference mitigation
US20160149577A1 (en) Differential driver circuit having bias equalizing pre-drivers
US20150378418A1 (en) Systems and methods for conserving power in a universal serial bus (usb)
US9880748B2 (en) Bifurcated memory management for memory elements
US20230136070A1 (en) Methods and apparatus to synchronize signals in energy efficient ethernet protocols

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200513

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200513

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200817

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200923

R150 Certificate of patent or registration of utility model

Ref document number: 6768842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250