JP2013200858A - シリアル・インターフェースを使用した適応電圧スケーリング - Google Patents

Abstract

【課題】第１のデバイスおよび第２のデバイスを含む適応電圧スケーリング・システムを提供する。
【解決手段】第１のデバイスおよび第２のデバイスの各々は、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを含む。第１のデバイスは、電圧レギュレータに動作するように結合され、また第２のデバイスに関連するスレーブ・シリアル・インターフェース・ポートは、第１のデバイスに関連するマスター・シリアル・インターフェース・ポートに動作するように結合される。第１のデバイスは、第１のデバイスに関連するマスター・シリアル・インターフェース・ポートと、第２のデバイスに関連するスレーブ・シリアル・インターフェース・ポートとを使用して、第１のデバイスと第２のデバイスとから得られる情報に基づいて電圧レギュレータを制御する。
【選択図】図１

Description

本発明は、シリアル・インターフェースを使用した適応電圧スケーリングに関する。

本発明の様々な実施形態は、適応電圧スケーリングを実行するために使用される電圧レギュレータの数量を低減させるデバイス、方法、およびコンピュータ読取り可能媒体に関する。

適応電圧スケーリング・システムは、第１のデバイスと、第２のデバイスとを含む。第１のデバイスと第２のデバイスとのうちの各々は、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを含む。第１のデバイスは、電圧レギュレータに動作するように結合され、また第２のデバイスに関連するスレーブ・シリアル・インターフェース・ポートは、第１のデバイスに関連するマスター・シリアル・インターフェース・ポートに動作するように結合される。第１のデバイスは、第１のデバイスに関連するマスター・シリアル・インターフェース・ポートと、第２のデバイスに関連するスレーブ・シリアル・インターフェース・ポートとを使用して、第１のデバイスおよび第２のデバイスから得られる情報に基づいて電圧レギュレータを制御する。第１のデバイスおよび第２のデバイスは、電圧レギュレータからの電圧を受け取る。対応する方法およびコンピュータ読取り可能媒体もまた、開示される。

本発明の例示の実施形態についての以下の詳細な説明は、添付の図面に関連して読まれるべきである。

以下の図面は、例としてだけ、また限定することなく提供され、そこでは、同様な参照番号は（使用されるときに）、いくつかの図面全体を通して対応する要素を指し示している。

本発明の一実施形態による例示の適応電圧スケーリング・システムの少なくとも一部分を表現するブロック図である。 本発明の一実施形態による、適応電圧スケーリングのための例示の一方法を示すフローチャートである。 本発明の別の実施形態による例示の適応電圧スケーリング・システムの少なくとも一部分を表現するブロック図である。 本発明のさらに別の実施形態による例示の適応電圧スケーリング・システムの少なくとも一部分を表現するブロック図である。 図４に示される適応電圧スケーリング・システムを含む例示の回路の少なくとも一部分を表現する概略図である。 本発明の一実施形態による、本明細書における方法を実行するように構成されたコンピューティング・システムの形態の例示のマシンの少なくとも一部分を表現するブロック図である。

図面の中の要素は、簡単にするために、また明確にするために示されることを理解すべきである。商業的に実現可能な実施形態において有用または必要である、一般的ではあるが良く理解されている要素は、例示の実施形態を遮ることなく見やすくするために、示されてはいない。

本発明は、一般に電気的および電子的なデバイスおよび回路に関し、またより詳細には、そのようなデバイスおよび回路の中でパワーを制御するための技法に関する。

電子システムおよび電子デバイス、特にポータブル・デバイス（例えば、モバイル電話など）における消費電力を低下させることについての重要性がますます増大するにつれて、多数のシステムは、適応電圧スケーリング（ａｄａｐｔｉｖｅ ｖｏｌｔａｇｅ ｓｃａｌｉｎｇ）（ＡＶＳ）として知られている技法を使用する。例えば、プロセッサ・ベースのシステムにおいては、ＡＶＳは、クローズド・ループ・アプローチ（ｃｌｏｓｅｄ−ｌｏｏｐ ａｐｐｒｏａｃｈ）を利用することにより、オペレーションの与えられた周波数についてのより低い電源電圧を供給する。ＡＶＳループは、電源の出力電圧を自動的に調整して、プロセッサにおけるプロセスおよび温度の変動を補償することにより、プロセッサ性能を調整する。

従来のＡＶＳアプローチにおいては、システムの中の各々の集積回路および／またはデバイスは、専用の電圧レギュレータを割り当てられ、この電圧レギュレータは、その対応する回路および／またはデバイスに対してパワーを供給する。その結果として、システムの中の回路および／またはデバイスの数量が、増大するにつれて、電圧レギュレータの数量も、そのように増大する。これは、全体的システムに関連するスペース要件と消費電力とにおけるかなりの増大をもたらし、これは、望ましくない。

本発明の実施形態は、適応電圧スケーリング（ＡＶＳ）システムにおける、シリコンまたはチップのリアル・エステート（ｒｅａｌ ｅｓｔａｔｅ）と、消費電力とを低減させるように構成された例示のデバイスおよび方法、ならびにコンピュータ読取り可能媒体との関連で、本明細書において説明されるであろう。しかしながら、それらの実施形態が、これらの、または他の任意の特定の回路構成だけには限定されないことを理解すべきである。もっと正確に言えば、本発明の実施形態は、他の特徴のうちでも、ＡＶＳシステムのサイズおよび消費電力を低減させるための技法に対して、もっと一般的に適用可能である。さらに、本開示の範囲内に留まったままで、非常に多くの修正が、本明細書において説明される実施形態に対して行われ得ることが、本明細書における教示を与えられた当業者には明らかになるであろう。すなわち、本明細書において説明される特定の実施形態に関するどのような限定も、意図されず、または推論されるべきではない。

本発明の実施形態は、シリアル・インターフェースを通して一緒に結合される、例えば、ボードの上の、またはマルチ・チップ・モジュール（ｍｕｌｔｉ−ｃｈｉｐ ｍｏｄｕｌｅ）（ＭＣＭ）の内部の、複数の集積回路（ＩＣ）を含む技法に関連しており、そこでは、少なくとも１つのＩＣは、電圧レギュレータを制御することができる。第１の実施形態においては、ＩＣのうちの１つは、マスター・デバイスとしての役割を果たし、また残りの１つまたは複数のＩＣは、スレーブ・デバイスとしての役割を果たす。マスター・デバイスは、シリアル・インターフェースを通して１つまたは複数のスレーブ・デバイスに対して通信し、このシリアル・インターフェースの中で、プロセス、電圧、および／または温度（ＰＶＴ）の情報などのＡＶＳ情報が、マスター・デバイスへと転送される。次いで、マスター・デバイスは、望ましい性能を達成しながら、消費電力を低減させるために電圧レギュレータを設定すべき適切な値を決定する。

本発明の実施形態は、ＩＣごとに電圧レギュレータを利用することに関する問題に対処しており、このＩＣは、かなりの量の追加のボード・スペースまたはチップ・スペースと、消費電力とを必要とする。さらに、本発明の実施形態により利用されるシリアル・インターフェースは、複数のＩＣの間の接続要件を低減させる。

ＡＶＳを使用して、望ましいレベルの全般的な性能を維持しながら、パワーを低減させるために、ＩＣに供給される電圧レベルを制御する。標準のＡＶＳシステムにおいては、各ＩＣは、対応するＩＣが、消費電力を低減させるように努力して、ＩＣに供給される電圧を調整するように情報をやりとりする専用の電圧レギュレータを有する。それゆえに、そのようなシステムにおいては、ボードの上の、またはＭＣＭの内部のＩＣの数量が、増大するにつれて、必要とされる電圧レギュレータの数もまた増大することになり、これは望ましくない。電圧レギュレータの数におけるこの増大は、ボードの上に、またはＭＣＭの中に適合することができるロジックの量を低減させ、これは、ボードまたはＭＣＭが、大きくなるようにさせ、このようにして最終製品を生産するコストを増大させる。

ボードの上の、またはＭＣＭの内部のＩＣの数が増大するにつれて、電圧レギュレータを追加するという指摘された問題に対処するために、本発明の実施形態は、１つのＩＣが、複数のＩＣの代わりに、複数のＩＣの少なくともサブセットによって共用される電圧レギュレータを制御することを可能にする、複数のＩＣの間のシリアル・インターフェースを組み込んでいる。本発明の実施形態の中で利用される１−ビットのシリアル・インターフェースもまた、複数のＩＣの間の相互接続の数を低減させ、それによって、ルーティング・リソース（ｒｏｕｔｉｎｇ ｒｅｓｏｕｒｃｅｓ）におけるかなりの節約を提供する。本発明の実施形態は、望ましいレベルの性能を維持しながら、消費電力を低減させる、電圧レギュレータの設定を計算するプロシージャを使用する。図２は、マスターＩＣが、スレーブＩＣからシリアル・インターフェースを経由して監視データを要求し、提供される監視データからデータの最悪ケースの組を決定し、またその決定された最悪ケースのデータに応じて電圧レギュレータを調整する例示のプロシージャを示すものである。

図１は、本発明の一実施形態による、例示のＡＶＳシステム１０の少なくとも一部分を表現するブロック図である。ＡＶＳシステム１０は、それらの間で通信を確立するための複数のＩＣ１４および１６と結合されたシリアル・インターフェース１２を含んでいる。特に、第１のＩＣ（ＩＣ０）１６と、第２のＩＣ（ＩＣ１）１４と、第３のＩＣ（ＩＣ２）１４と、第４のＩＣ（ＩＣ３）１４とは、シリアル・インターフェース１２を経由して互いに情報をやりとりする。第１の実施形態においては、ＩＣ０ １６は、マスター・デバイスとしての役割を果たし、ＩＣ１、ＩＣ２、およびＩＣ３ １４は、スレーブ・デバイスとしての役割を果たす。マスター・デバイスＩＣ０ １６は、スレーブ・デバイスＩＣ１、ＩＣ２、ＩＣ３ １４と情報をやりとりして、ＰＶＴ計算のための情報を受信する。ＩＣ０ １６はまた、電圧レギュレータ制御信号２２を使用して電圧レギュレータ１８を制御するように動作し、この実施形態におけるこの電圧レギュレータ制御信号は、パルス幅変調された信号である。他の実施形態による、電圧レギュレータ１８を制御するための代替的手段も、同様に企図されることを理解すべきである。例えば、別の実施形態による、パラレル・デジタル・インターフェース（ｐａｒａｌｌｅｌ ｄｉｇｉｔａｌ ｉｎｔｅｒｆａｃｅ）を使用した代替的タイプの制御信号２２も実装される。電圧レギュレータ１８は、パワー・バス２０または代替的接続構成を経由して、コア電圧またはパワーをＩＣ１４、１６に対して供給する。

図２は、本発明の一実施形態による、それぞれマスター・デバイス１６およびスレーブ・デバイス１４に対してコア電圧またはパワーを供給するようにＡＶＳを実行するための例示の一方法を示すフローチャートである。アイドル状態４０から、マスター・デバイス１６は、ステップ２４において、シリアル・インターフェース１２を使用してスレーブ・デバイス１４に対してコマンドを送信することにより、ＡＶＳ計算を開始する。スレーブ・デバイス１４が、それらのそれぞれのＡＶＳ計算を実行している間に、マスター・デバイス１６は、ステップ２６においてそれ自体のＡＶＳ計算を開始する。ＡＶＳ計算は、対応するＩＣのためのＰＶＴ状態を決定することを含んでいる。マスター・デバイス１６が、それ自体の計算を完了した後に、マスター・デバイス１６は、ステップ２８において、スレーブ・デバイス１４のステータスをポーリングして、スレーブ・デバイスの計算が、終了されているかどうかを決定する。ステップ２８において、ＡＶＳ計算が完了している（Ｔ）と決定されるときに、スレーブ・ステータスは、ステップ３０において読み取られる。ステップ２８において、ＡＶＳ計算が完了していない（Ｆ）と決定されるときに、本方法は、そのようなＡＶＳ計算が完了されるまで、ステップ２８に留まる。

ステップ３０において、スレーブ・ステータスを読み取った後に、本方法は、スレーブ・デバイスからのデータが、ステップ３２において準備ができているかどうかをチェックする。ステップ３２において、スレーブＡＶＳデータが準備できていない（Ｆ）と決定されるときに、本方法は、そのようなスレーブＡＶＳデータが、読み取られる準備ができるまでステップ３２に留まる。ステップ３２において、スレーブＡＶＳデータが準備ができている（Ｔ）と決定されるときに、スレーブＡＶＳデータは、ステップ３４において読み取られる。次いで、マスター・デバイス１６は、複数のＩＣ１４、１６のうちのどちらが、システム１０のあまり好ましくない動作状態を示すデータ（例えば、最悪ケースのデータ）を含んでいるかを決定し、またこのデータに関連するパラメータを使用して、システム１０についての適切なレベルの動作性能を維持しながら、消費電力を低減させるために、ステップ３６において、電圧レギュレータ出力電圧を設定すべき値を決定する。次いで、マスター・デバイス１６は、ステップ３６からのデータに基づいてステップ３８において電圧レギュレータを制御し（例えば、設定し、またはプログラムし）、また所定の時間の後に、ステップ４０においてプロセスを再開する。

例としてだけ、マスター・デバイス１６は、マスター・デバイス１６とスレーブ・デバイス（単数または複数）１４とに関連するデータを使用して、最悪ケースのデータを決定する。そのようなデータは、モニタによって生成されることが可能であり、このモニタは、プレゼンテーションを簡単にするために、図面には明示的に示されてはいない。そのようなモニタは、その対応するＩＣ（リング発振器など）のプロセス、電圧、および温度の環境を反映する単一の数値結果を戻すことになる。例えば、単一の数値結果は、２桁の１６進数とすることができる。

例証するために、モニタのシミュレーションは、０×０７の数値結果が、許容可能なＩＣ性能を可能にする最小のそのようなモニタ結果であることを明らかにするものと仮定する。０×０７よりも大きな数値結果は、最小の許容可能な性能レベルを超過するＩＣ性能を反映する。マスター・デバイス（ＩＣ０ １６）が、０×１０の値を有し、スレーブ・デバイス１（ＩＣ１ １４）が、０×１１の値を有し、スレーブ・デバイス２（ＩＣ２ １４）が、０×１２の値を有し、またスレーブ・デバイス３（ＩＣ３ １４）が、０×０Ａの値を有する場合、そのときにはスレーブ・デバイス３は、最悪ケースのデータを示す。最悪ケースのデータ（０×０Ａ）は、依然としてモニタのしきい値（すなわち、０×０７）よりも上にあるので、マスター・デバイス１６は、それに応じて電圧制御信号２２を調整することにより、電圧を低下させる。しかしながら、最悪ケースのデータが、モニタのしきい値以下である場合、マスター・デバイス１６は、それに応じて電圧制御信号２２を調整することにより、電圧を増大させる。

図２に示される方法は、本明細書における実施形態の範囲を限定することなく、マスター・デバイスとスレーブ・デバイスとから受信されるデータを使用して電圧レギュレータを調整するために使用され得る例示の方法として意図される。代わりに、マスター・デバイスは、スレーブ・デバイスのステータスを読み取る前に、そのＡＶＳ計算の完了まで待つ必要はない。別の代替案として、マスター・デバイスは、スレーブ・ステータスを読み取り、またマスターＡＶＳプロセスを開始することに先立って、スレーブＡＶＳデータを得る。図２に示されるステップの順序は、本発明の実施形態の範囲内に留まりながら、変更可能であることに注意すべきである。

図３は、本発明の別の実施形態による、例示のＡＶＳシステム４２の少なくとも一部分を表現するブロック図である。より詳細には、図３は、デイジー・チェーン・シリアル・インターフェース（ｄａｉｓｙ−ｃｈａｉｎｅｄ ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ）を通してＡＶＳを利用する例示のシステム４２を示すものである。上記で論じられるように、いくつかのＡＶＳシステムにおいては、単一のＩＣ、またはＩＣのグループは、専用の電圧レギュレータを有し、複数のＩＣは、電圧を調整するためにこの電圧レギュレータと情報をやりとりする。これらのアプローチは、専用の電圧レギュレータまたは電圧制御ユニット（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌ ｕｎｉｔｓ）（ＶＣＵ）を含んでおり、またそれらのデバイスが、それらの対応するＶＣＵと直接に情報をやりとりすることを必要とする。これらのアプローチにおいては、ＶＣＵは、各ＩＣからの情報を処理して、専用の電圧レギュレータに適用されるべき調整を決定する。それゆえに、ＶＣＵは、それと情報をやりとりするスレーブＩＣを有するマスター制御ユニットとしての機能を果たし、その結果、ＶＣＵは、電圧レギュレータを制御することができるようになる。しかしながら、このアプローチは、ＶＣＵと通信するための、各ＩＣからの配線またはバスを必要とし、これは、実質的に結果としてのシステムの最大サイズと性能とを制限する。

図３に示される例示の実施形態においては、異なる電圧またはパワー・レベルを受け入れることができるデバイスまたはＩＣは、マスター・デバイスおよび／またはスレーブ・デバイスの両方として構成可能な処理ユニットを含んでいる。これを達成するために、各ＩＣは、スレーブ・シリアル・インターフェース・ポート（Ｓ）と、マスター・シリアル・インターフェース・ポート（Ｍ）との両方を含むが、ポートは、システムにおけるＩＣの機能（例えば、マスター、スレーブ、またはマスターとスレーブとの両方）に応じてイネーブルにされない可能性がある。１つのデバイスのスレーブ・シリアル・インターフェース・ポートは、下記でさらに詳細に説明されることになるように、隣接する上流のデバイス（すなわち、電圧レギュレータに近接したデバイス）のマスター・シリアル・インターフェース・ポートと接続される。これにより、ＩＣは、ＡＶＳ処理が、中央集中的に行われないが、シリアル・チェーンに沿って分散されるように、一緒に直列にデイジー・チェーンされることが可能になる。チェーンの下方の最後の、すなわち、電圧レギュレータから最も離れた、デバイスは、チェーンの上方の、すなわち電圧レギュレータに向かう、次のデバイスに対して性能、プロセス、および／または電圧のデータを供給するスレーブ・デバイスとしての役割を果たし、このデバイスは、マスター・デバイスとスレーブ・デバイスとの両方としての役割を果たすことができる。チェーンの上方の最後の、すなわち電圧レギュレータに最も近い、デバイスは、マスター・デバイスとしての役割を果たし、またチェーンの下方の、先行する、または下位のスレーブ・デバイス（単数または複数）から、すなわち電圧レギュレータから離れる方向で、ＡＶＳデータを受信する。マスター・デバイスは、それ自体と、１つまたは複数のスレーブ・デバイスとのためにＡＶＳ情報を処理する。次いで、マスター・デバイス（このマスター・デバイスが、チェーンの上方の最後のデバイスでなければ）は、スレーブ・デバイスとしての機能を果たし、またそれ自体（マスター・デバイス）と、先行する１つまたは複数のスレーブ・デバイスとからのＡＶＳ情報を含めて、処理された結果を電圧レギュレータに向かってチェーンの上方の次のデバイスへと供給する。電圧レギュレータと直接に情報をやりとりする、電圧レギュレータの次の、チェーンの上方の最後のデバイスは、チェーンの中の１つまたは複数のデバイスからの累積的ＡＶＳ情報に基づいて電圧レギュレータ制御信号を供給するマスター・デバイスとしての機能を果たす。

次に図３を参照すると、ＡＶＳシステム４２は、ＩＣ４６、４８、５０および５２の間にデイジー・チェーン・シリアル・インターフェース４４を含んでいる。この実施形態においては、シリアル・デイジー・チェーンに沿ったデバイスの位置に基づいて、ＩＣ０ ４６は、マスター・デバイスとしての役割を果たし、ＩＣ１ ４８と、ＩＣ３ ５０とは、マスター・デバイスとスレーブ・デバイスとの両方としての役割を果たし、またＩＣ２ ５２は、スレーブ・デバイスとしての役割を果たす。マスター・デバイスとして、ＩＣ０ ４６は、電圧レギュレータ制御信号２２を使用して電圧レギュレータ１８を制御し、この電圧レギュレータ制御信号は、この実施形態においては、パルス幅変調された信号である。他の実施形態による、電圧レギュレータ１８を制御するための代替的手段も、同様に企図されることを理解すべきである。例えば、別の実施形態による、パラレル・デジタル・インターフェースを使用した代替的タイプの制御信号２２も、実装される。電圧レギュレータ１８は、パワー・バス２０または代替的接続構成を経由して、コア電圧またはパワーをＩＣ４６〜５２に対して供給する。ＩＣ０ ４６は、ＩＣ１ ４８と情報をやりとりし、ＩＣ１ ４８は、ＩＣ３ ５０と情報をやりとりし、またＩＣ３ ５０は、ＩＣ２ ５２と情報をやりとりする。このコンフィギュレーションにおいては、ＩＣ０ ４６は、そのマスター・シリアル・インターフェース・ポート５４だけをイネーブルにされ、ＩＣ１ ４８とＩＣ３ ５０とは、それらのマスター・シリアル・インターフェース・ポート５４とスレーブ・シリアル・インターフェース・ポート５６との両方を、イネーブルにされ、またＩＣ２ ５２は、そのスレーブ・シリアル・インターフェース・ポート５６だけを、イネーブルにされる。

ＩＣ０ ４６は、シリアル・バス４４からのＡＶＳ情報を要求する。それに応じて、ＩＣが、そのマスター・インターフェース・ポートと、スレーブ・インターフェース・ポートとを構成している（ＩＣ１ ４８、ＩＣ３ ５０）場合、そのＩＣは、電圧レギュレータ１８に向かってチェーンの上方にＡＶＳ情報を送信することになり、また同様に、電圧レギュレータ１８から離れて、チェーンの下方の下位のＩＣからのＡＶＳ情報を要求する。このプロセスは、ＡＶＳ情報を求める要求が、ＩＣ２ ５２など、そのスレーブ・インターフェース・ポートだけを構成しているＩＣによって受信されるまで継続する。次いで、このデバイス（ＩＣ２ ５２）は、ＡＶＳ情報を要求しているマスター・デバイス（ＩＣ３ ５０）に対してＡＶＳ情報を返信することになる。要求しているマスター・デバイス（ＩＣ３ ５０）は、その下位のスレーブ・デバイス（ＩＣ２ ５２）から受信されるＡＶＳ情報をそれ自体のデータと比較する。下位のＩＣ４８、５０、５２からの複合ＡＶＳ情報に基づいた、あまり好ましくない、または最も好ましくない動作状態を示すデータまたはＡＶＳ情報（例えば、最悪ケースのデータ）は、下位のＩＣデバイス４８、５０および５２のすべてのうちでもあまり好ましくない動作状態を示すＡＶＳ情報が、マスター・デバイスＩＣ０ ４６によって受信されるまで、電圧レギュレータ１８の方向において上流に送信される。次いで、マスター・デバイスＩＣ０ ４６は、ＩＣ４６〜５２の各々からの最悪ケースのＡＶＳ情報を使用して比較を実行して、電圧レギュレータ設定が、増大されるべきか、または低減されるべきかを決定することになる。代わりに、マスター・デバイスＩＣ０ ４６は、情報が、すべての情報が下位のデバイスから受信されるまで待たずに、下位のデバイスから受信されるので、付加的に比較を実行することができる。データが、シリアル・インターフェース・バス４４の上で上流に送信されているので、アップストリーム・データを待つデバイスは、下流の、または下位のデバイス（単数または複数）からの待たれているデータが、受信されるまでさらに上流にはデータを送信しないことになる。代わりに、たとえ下流の、または下位のデバイス（単数または複数）からの待たれているデータが、まだ受信されていないとしても、アップストリーム・データを待っているデバイスは、さらに上流にデータを送信することになる。

したがって、ＡＶＳシステム４２は、任意の数のＩＣが、複数のＩＣについてのコア電圧を制御するマスター・デバイスと一緒に直列にデイジー・チェーンされることを可能にする。さらに、ＡＶＳシステム４２に関連するデイジー・チェーン・シリアル・インターフェース・バスは、各シリアル・インターフェース・ポートの上に３つ以上のＩＣを有するシリアル・インターフェースではなくて、ポイント・ツー・ポイント接続（ｐｏｉｎｔ−ｔｏ−ｐｏｉｎｔ ｃｏｎｎｅｃｔｉｏｎ）として構成され、これは、ＩＣ４６〜５２に関連するシリアル・バッファの上の負荷を低減させる。複数のＩＣに接続されたシリアル・インターフェースでは、シリアル・インターフェースに接続され得るＩＣの数に関する、ＩＣドライバと、そのドライバの上の負荷（例えば、ファンアウト（ｆａｎ ｏｕｔ））とについての固有の制限に起因して、制限が存在している。デイジー・チェーンの方法を用いると、デイジー・チェーンの中の個々の各接続が、限られた数の（例えば、２つの）ＩＣまたはデバイスを接続するので、一緒に接続され得るＩＣの数についての制限は存在しない。

図４は、本発明のさらに別の実施形態による、例示のＡＶＳシステム６０の少なくとも一部分を表現するブロック図である。より詳細には、図４は、マルチ・チップ・モジュール（例えば、ＳＰ２７１６ＭＣＭ）の上に実装されるＡＶＳシステム６０の第４の実施形態を示すものである。ＡＶＳシステム６０は、プロセス、電圧、および／または温度の情報の変動に基づいたパルス幅変調されたシリアル出力電圧制御信号を制御するＡＶＳインターフェースを提供する。ＡＶＳシステム６０は、この実施形態においては、シリアル・インターフェース６４と、モード信号６６と、イネーブル信号６８とによって動作するように結合される４つのデジタル信号プロセッサ６２および６３（例えば、ＬＳＩコーポレーション、ミルピタス市、カリフォルニア州（ＬＳＩ Ｃｏｒｐｏｒａｔｉｏｎ， Ｍｉｌｐｉｔａｓ， ＣＡ）から市販されているＳＰ２７０４）を含む。マスター・デバイスとして構成されるデジタル信号プロセッサ６３は、データ線６４を使用して、ＡＶＳシステム６０の外部のデバイスおよび／またはシステムと通信する。

ＡＶＳシステム６０は、一実施形態においては、リング発振器と遅延線とを使用して、プロセス、電圧、および／または温度の変動に起因したデバイス特性における変化を監視するが、代替的監視回路構成も、同様に企図される。ＡＶＳシステム６０は、このロジックからのデータを解釈し、また使用して、電圧レギュレータに結合されたパルス幅変調されたシリアル出力電圧制御信号を制御する。ＡＶＳシステム６０は、出力電圧制御信号の正パルスの幅、またはデューティ・サイクル（ｄｕｔｙ ｃｙｃｌｅ）を変調する。出力電圧制御信号の立ち上がりエッジ時間から立ち上がりエッジ時間、または周波数は、不変のままに留まる。ＩＣに供給されるＶＤＤ供給レベルの対応する変化は、出力電圧制御信号のデューティ・サイクルにおける変化に応じて電圧レギュレータによって行われる。電圧レギュレータを制御するためにマスター・デバイスによって使用されるパルス幅変調された電圧制御信号に対する代替案として、パラレル・デジタル（ＶＩＤ）インターフェース、シリアル・ペリフェラル・インターフェース（ＳＰＩ）、またはＩＣ間（Ｉｎｔｅｒ−ＩＣ）（Ｉ２Ｃ）バス・インターフェースが、使用されることも可能であるが、本発明は、そのようなインターフェースおよび／または信号タイプだけには限定されない。

図５は、本発明の一実施形態による、図４に示されるＡＶＳシステム６０を含む例示の電圧生成回路の少なくとも一部分を表現する概略図である。例示の電圧生成回路は、ＡＶＳシステム６０と、電圧レギュレータ７０との間の接続を示している。バッファ回路７２は、ＡＶＳシステム６０と、電圧レギュレータ７０とに非常に接近して配置され、またこの実施形態において電圧レギュレータ制御信号としての役割を果たす、ＡＶＳシステム６０のＤ０．ＡＶＳ＿ＶＩＤ［０］信号と、電圧レギュレータ７０の電圧フィードバック入力との間に結合される。

ＡＶＳシステム６０は、ＡＶＳシステム６０の入力（ＡＶＳ＿モード［１：０］ピン）を制御するために印加される電圧レベルに基づいてマスター・モードまたはスレーブ・モードのいずれかで構成される。マスター・モードにおいては、ＡＶＳシステム６０は、スタンドアロン・ユニットとして動作し、このスタンドアロン・ユニットにおいては、デジタル信号プロセッサ６３は、デジタル信号プロセッサ６２と内部で通信する（図４を参照）。ＡＶＳシステム６０は、お互いに対してあまり好ましくない性能（例えば、最も遅い、または最悪ケースの状態）を示すＡＶＳシステム６０の中のデバイスに関連するプロセス、電圧、および／または温度の（ＰＶＴ）状態の関数としてパルス幅変調された出力電圧制御信号を駆動する。スレーブ・モードにおいては、複数のＡＶＳシステム６０は、複数のＡＶＳシステム６０の各々についての電圧レギュレータ７０を制御するために、マスター・デバイスとして構成されるそれらのＡＶＳシステム６０のうちの１つを使用してサポートされることが可能である。下記の表１は、図４および５に示されるＡＶＳシステム６０に関連するピンについての信号の説明のリストを提供している。

表１

表２

下記の表３は、デジタル・モードにおけるＡＶＳ外部電圧レギュレータ制御ピンＤ０．ＡＶＳ＿ＶＩＤ［９：０］についてのビットの説明のリストを提供している。

表３

下記の表４は、５０ＭＨｚのチップ入力クロック周波数を仮定したＡＶＳ＿ＶＩＤ［８：６］ビットの異なる値に対応する出力電圧制御信号の周波数とデューティ・サイクルとを示している。ＡＶＳシステムは、２によって除算されたチップ入力クロック周波数を使用する。

表４

図６は、本発明の一実施形態による、本明細書における方法を実行するように構成されたコンピューティング・システム１００の形態の例示のマシンの少なくとも一部分を表現するブロック図である。コンピューティング・システム１００は、実行されるときに、マシンに、本明細書において説明される任意の１つまたは複数の方法を実行するようにさせる１組の命令１０２を含んでいる。いくつかの実施形態においては、マシンは、（例えば、ネットワーク１２２を経由して）他のマシンに接続される。ネットワーク１２２は、有線（例えば、ケーブル、光など）またはワイヤレス（例えば、ＩＥＥＥ８０２．１１、無線周波数（ＲＦ）、マイクロ波、赤外線など）とすることができる。ネットワーク化された一実施形態においては、マシンは、サーバ−クライアント・ユーザ・ネットワーク環境の中で、サーバまたはクライアントのユーザ・マシンの容量で動作する。マシンは、サーバ・コンピュータ、クライアント・ユーザ・コンピュータ、パーソナル・コンピュータ（ＰＣ）、タブレットＰＣ、携帯型個人情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）（ＰＤＡ）、セルラー電話、モバイル・デバイス、パームトップ・コンピュータ、ラップトップ・コンピュータ、デスクトップ・コンピュータ、通信デバイス、パーソナル信頼デバイス（ｐｅｒｓｏｎａｌ ｔｒｕｓｔｅｄ ｄｅｖｉｃｅ）、ウェブ電化製品、ネットワーク・ルータ、スイッチまたはブリッジ、あるいはそのマシンによって取られるべきアクションを指定する１組の命令（逐次的または他の方法）を実行することができる任意のマシンを含む。

コンピューティング・システム１００は、処理デバイス（単数または複数）１０４（例えば、中央演算処理装置（ＣＰＵ）、グラフィックス処理ユニット（ＧＰＵ）、またはそれらの両方）と、プログラム・メモリ・デバイス（単数または複数）１０６と、データ・メモリ・デバイス（単数または複数）１０８とを含み、これらのデバイスは、バス１１０を経由して互いに通信する。コンピューティング・システム１００は、ディスプレイ・デバイス（単数または複数）１１２（例えば、液晶ディスプレイ（ＬＣＤ）、フラット・パネル、ソリッド・ステート・ディスプレイ、または陰極線管（ＣＲＴ））をさらに含む。コンピューティング・システム１００は、入力デバイス（単数または複数）１１６（例えば、キーボード）と、カーソル制御デバイス（単数または複数）１２６（例えば、マウス）と、ディスク・ドライブ・ユニット（単数または複数）１１４と、信号生成デバイス（単数または複数）１１８（例えば、スピーカまたはリモート・コントロール）と、バス１１０を経由して一緒に、かつ／または他の機能ブロックと動作するように結合されるネットワーク・インターフェース・デバイス（単数または複数）１２４とを含む。

ディスク・ドライブ・ユニット（単数または複数）１１４は、マシン読取り可能媒体（単数または複数）１２０を含んでおり、このマシン読取り可能媒体の上には、本明細書において示されるこれらの方法を含めて、本明細書における任意の１つまたは複数の方法または機能を実施する１組または複数組の命令１０２（例えば、ソフトウェア）が、記憶される。命令１０２はまた、コンピューティング・システム１００によるその実行中に、完全にまたは少なくとも部分的に、プログラム・メモリ・デバイス（単数または複数）１０６、データ・メモリ・デバイス（単数または複数）１０８、および／または処理デバイス（単数または複数）１０４の内部に存在する。プログラム・メモリ・デバイス（単数または複数）１０６と、処理デバイス（単数または複数）１０４とはまた、マシン読取り可能媒体を構成する。それだけには限定されないが、特定用途向け集積回路、プログラマブル・ロジック・アレイ、他のハードウェア・デバイスなど、専用のハードウェア実装は、同様に本明細書において説明される方法を実装するように構成されることが可能である。様々な実施形態の装置およびシステムを含むアプリケーションは、広範に様々な電子システムおよびコンピュータ・システムを備える。いくつかの実施形態は、モジュールの間で、またモジュールを通して通信される関連した制御信号およびデータ信号を有する２つ以上の特定の相互接続されたハードウェア・モジュールまたはデバイスの中に、あるいは特定用途向け集積回路の一部分として機能を実装する。したがって、システムの例は、ソフトウェア、ファームウェア、およびハードウェアの実装に適用可能である。

様々な実施形態に従って、本明細書において説明される方法、機能、またはロジックは、コンピュータ・プロセッサの上で実行される１つまたは複数のソフトウェア・プログラムとして実装される。それだけには限定されないが、特定用途向け集積回路と、プログラマブル・ロジック・アレイと、他のハードウェア・デバイスとを含めて専用のハードウェア実装は、同様に、本明細書において説明される方法を実装するように構築されることが可能である。さらに、それだけには限定されないが、分散処理またはコンポーネント／オブジェクト分散処理、並列処理、あるいは仮想マシン処理を含めて代替的ソフトウェア実装は、本明細書において説明される方法、機能またはロジックを実装するように構築されることもできる。

本実施形態は、命令１０２を含むマシン読取り可能媒体またはコンピュータ読取り可能媒体、あるいは伝搬信号から命令１０２を受信し、実行するマシン読取り可能媒体またはコンピュータ読取り可能媒体を企図しており、その結果、ネットワーク環境１２２に接続されたデバイスは、音声、ビデオまたはデータを送信し、あるいはそれらを受信することができ、また命令１０２を使用してネットワーク１２２上で通信することができる。命令１０２は、ネットワーク・インターフェース・デバイス（単数または複数）１２４を経由してネットワーク１２２上でさらに送信され、または受信される。マシン読取り可能媒体はまた、本明細書におけるシステムおよび方法の例示の実施形態の中のデータと、マシンまたはコンピュータとの間の機能的関係を提供する際に、有用なデータを記憶するためのデータ構造も含んでいる。

マシン読取り可能媒体１０２は、単一の媒体である一例の実施形態の中で示されるが、用語「マシン読取り可能媒体」は、１組または複数組の命令を記憶する単一の媒体または複数の媒体（例えば、中央集中されたデータベースまたは分散型データベース、および／または関連するキャッシュおよびサーバ）を含むように解釈されるべきである。用語「マシン読取り可能媒体」は、マシンにより実行するための１組の命令を記憶すること、符号化すること、または搬送することのできる任意の媒体、またマシンに、実施形態の任意の１つまたは複数の方法を実行するようにさせる任意の媒体を含むようにも解釈されるべきである。用語「マシン読取り可能媒体」は、それに応じて、それだけには限定されないが、１つまたは複数のリード・オンリー（不揮発性）メモリ、ランダム・アクセス・メモリ、または他の再書き込み可能な（揮発性）メモリを収容するメモリ・カードや他のパッケージなどのソリッド・ステート・メモリ；ディスクやテープなど、光磁気媒体または光媒体；および／または電子メールに対するデジタル・ファイル・アタッチメントを含むように解釈されるべきであり、あるいは他の自己完結した情報アーカイブまたはアーカイブの組は、有形なストレージ媒体に同等な分散媒体と考えられる。したがって、本実施形態は、本明細書においてリストアップされるように、任意の１つまたは複数の有形なマシン読取り可能媒体、または有形な分散媒体を含み、また当技術分野で認識される同等物および継承媒体を含むように考えられ、これらに本明細書におけるソフトウェア実装は、記憶される。

本明細書における方法、機能またはロジックを実装するソフトウェアは、ディスクやテープなどの磁気媒体；ディスクなど、光磁気媒体または光媒体；１つまたは複数のリード・オンリー（不揮発性）メモリ、ランダム・アクセス・メモリ、または他の再書き込み可能な（揮発性）メモリを収容するメモリ・カードや他のパッケージなどのソリッド・ステート媒体など、有形なストレージ媒体の上にオプションとして記憶されることにも注意すべきである。電子メールに対するデジタル・ファイル・アタッチメント、あるいは他の自己完結した情報アーカイブまたはアーカイブの組は、有形なストレージ媒体に同等の分散媒体と考えられる。したがって、本開示は、本明細書においてリストアップされるような有形なストレージ媒体または分散媒体と、他の同等物および継承媒体とを含むように考えられ、これらに本明細書におけるソフトウェア実装は、記憶される。

本明細書は、特定の規格とプロトコルとに関連して本実施形態において実装されるコンポーネントと機能とを説明しているが、本実施形態は、そのような規格とプロトコルとだけには限定されない。

本明細書において説明される実施形態の例証は、様々な実施形態の構造の一般的な理解を提供するように意図され、またそれらは、本明細書において説明される構造を使用する可能性のある装置およびシステムのすべての要素および特徴の完全な説明としての役割を果たすようには意図されていない。多数の他の実施形態は、上記説明を再検討するとすぐに当業者には明らかになるであろう。他の実施形態は、構造的および論理的な置換および変更が、本開示の範囲を逸脱することなく行われるように、利用され、またそれから導き出される。図面はまた、単に表現するものにすぎず、また縮尺するように描かれてはいない。そのある種の比率は、誇張されるが、他は、減少されている。したがって、明細書と図面とは、限定的感覚でなく、例示的感覚で考えられるべきである。

発明の主題のそのような実施形態は、複数の実施形態が実際に示される場合に、単なる便宜のために、またこの出願の範囲を任意の単一の実施形態または発明の概念に自発的に限定するように意図せずに、用語「実施形態」により、個別に、かつ／または一括して本明細書において参照される。それゆえに、特定の実施形態が、本明細書において例示され、また説明されているが、同じ目的を達成するために計算される任意の構成が、示される特定の実施形態のために代用されることを理解すべきである。本開示は、様々な実施形態の任意の、またすべての適応または変形をカバーするように意図される。上記実施形態の組合せと、本明細書において特に説明されていない他の実施形態は、上記説明を再検討するとすぐに当業者には明らかになるであろう。

本実施形態の上記説明においては、様々な特徴が、本開示を簡素化する目的のために、単一の実施形態に一緒にグループ化される。開示のこの方法は、特許請求の範囲の実施形態が、各請求項において明示的に列挙されるよりも多くの特徴を有することを反映するように解釈されるべきではない。もっと正確に言えば、添付の特許請求の範囲が反映するように、発明の主題は、単一の実施形態のすべての特徴よりも少ない点にある。したがって、添付の特許請求の範囲は、各請求項が、別個の例の実施形態としてそれ自体に基づいており、これによって詳細な説明に組み込まれている。

要約は、３７Ｃ．Ｆ．Ｒ．§１．７２（ｂ）と準拠するように提供され、これは、読者が、技術的開示の性質を迅速に確認することを可能にすることになる要約を必要とする。それは、それが、特許請求項の範囲または意味を解釈し、または限定するために使用されないことになるという理解と共に提案される。さらに、上記の詳細な説明においては、様々な特徴が、本開示を簡素化する目的のために単一の実施形態の中に一緒にグループ化されることが分かる。開示のこの方法は、特許請求の範囲の実施形態が、各請求項において明示的に列挙されるよりも多くの特徴を必要とするという意図を反映するように解釈されるべきではない。もっと正確に言えば、添付の特許請求の範囲が、反映するように、発明の主題は、単一の実施形態のすべての特徴よりも少ない点にある。したがって、添付の特許請求の範囲は、各請求項が、別個に請求される主題としてそれ自体に基づいており、これによって、詳細な説明に組み込まれている。

特定の例の実施形態が、説明されているが、本明細書において説明される発明の主題のより広範な範囲を逸脱することなく、様々な修正および変更がこれらの実施形態に対して行われることは、明らかであろう。したがって、明細書および図面は、限定的感覚ではなくて例示的感覚で考えられるべきである。その一部分を形成する添付図面は、例示として、また限定することなく、主題が実行される特定の実施形態を示している。示される実施形態は、当業者が、本明細書における教示を実行することを可能にするように、十分に詳細に説明される。他の実施形態は、構造的および論理的な置換および変更が、この開示の範囲を逸脱することなく行われるように、利用され、またそれから導き出される。この詳細な説明は、それゆえに、限定的感覚で解釈されるべきではなく、また様々な実施形態の範囲は、そのような特許請求の範囲が、権利を与えられる全範囲の均等物と一緒に、添付の特許請求の範囲によってのみ定義される。

本明細書において提供される本発明の教示を仮定すると、当業者は、本発明の技法の他の実装および用途を企図することができるようになる。本発明の例示の実施形態が、添付の図面を参照して、本明細書において説明されているが、本発明は、これらの正確な実施形態だけには限定されないこと、および様々な他の変更および修正が、添付の特許請求の範囲の範囲を逸脱することなく、当業者によってその中で行われることを理解すべきである。

Claims (22)

1. 少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備える第１のデバイスと、
   少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備える第２のデバイスと
   を備え、前記第１のデバイスは、電圧レギュレータに動作するように結合されており、前記第２のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートは、前記第１のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートに動作するように結合されており、前記第１のデバイスは、前記第１のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートと、前記第２のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを使用して、前記第１のデバイスおよび第２のデバイスから得られる情報に基づいて前記電圧レギュレータを制御し、前記第１のデバイスおよび第２のデバイスは、前記電圧レギュレータから電圧を受け取る、適応電圧スケーリング・システム。
2. 前記第１のデバイスおよび第２のデバイスから得られる前記情報は、プロセス、電圧、および温度の情報のうちの少なくとも１つを備える、請求項１に記載の適応電圧スケーリング・システム。
3. 少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備える第３のデバイスをさらに備え、前記第３のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートは、前記第２のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートに動作するように結合されており、前記第１のデバイスは、前記第１のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートと、前記第２のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートと、前記第２のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートと、前記第３のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを使用して、前記第３のデバイスから得られる情報に基づいて前記電圧レギュレータを制御し、前記第３のデバイスは、前記電圧レギュレータから電圧を受け取る、請求項１に記載の適応電圧スケーリング・システム。
4. 前記第３のデバイスから得られる前記情報は、プロセス、電圧、および温度の情報のうちの少なくとも１つを備える、請求項３に記載の適応電圧スケーリング・システム。
5. 前記第１のデバイスは、前記第１のデバイスおよび第２のデバイスからの情報を比較し、また前記システムのあまり好ましくない動作状態を示している前記第１のデバイスおよび第２のデバイスからのデータに基づいて前記電圧レギュレータを制御する、請求項１に記載の適応電圧スケーリング・システム。
6. 前記システムのあまり好ましくない動作状態を示している前記第１のデバイスおよび第２のデバイスからの前記データは、最悪ケースのデータを備える、請求項５に記載の適応電圧スケーリング・システム。
7. 前記第１のデバイスは、前記第１のデバイスと前記第２のデバイスとに供給される電圧が、あらかじめ決定された最悪ケースのしきい値よりも大きな最悪ケースのデータに応じて低減されるように前記電圧レギュレータを制御し、前記第１のデバイスは、前記第１のデバイスと前記第２のデバイスとに供給される電圧が、前記あらかじめ決定された最悪ケースのしきい値以下の最悪ケースのデータに応じて増大されるように前記電圧レギュレータを制御する、請求項５に記載の適応電圧スケーリング・システム。
8. 前記第１のデバイスは、前記第１のデバイスと前記第２のデバイスと前記第３のデバイスとに供給される電圧が、あらかじめ決定された最悪ケースのしきい値よりも大きな最悪ケースのデータに応じて低減されるように前記電圧レギュレータを制御し、前記第１のデバイスは、前記第１のデバイスと前記第２のデバイスと前記第３のデバイスとに供給される電圧が、前記あらかじめ決定された最悪ケースのしきい値以下の最悪ケースのデータに応じて増大されるように前記電圧レギュレータを制御する、請求項３に記載の適応電圧スケーリング・システム。
9. 第１のデバイスに関連するマスター・シリアル・インターフェース・ポートと、第２のデバイスに関連するスレーブ・シリアル・インターフェース・ポートとを使用して、前記第１のデバイスおよび前記第２のデバイスから得られる情報に基づいて前記第１のデバイスによって電圧レギュレータを制御することを含み、前記第１のデバイスは、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備え、前記第２のデバイスは、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備え、前記第１のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートは、前記第２のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートに動作するように結合されており、前記第１のデバイスおよび第２のデバイスは、前記電圧レギュレータから電圧を受け取る、適応電圧スケーリングの方法。
10. 前記第１のデバイスおよび第２のデバイスから得られる前記情報は、プロセス、電圧、および温度の情報のうちの少なくとも１つを備える、請求項９に記載の適応電圧スケーリングの方法。
11. 前記第１のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートと、前記第２のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートと、前記第２のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートと、第３のデバイスに関連する少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを使用して、前記第３のデバイスから得られる情報に基づいて、前記第１のデバイスによって前記電圧レギュレータを制御することをさらに含み、前記第３のデバイスは、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備え、前記第３のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートは、前記第２のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートに動作するように結合されており、前記第３のデバイスは、前記電圧レギュレータから電圧を受け取る、請求項９に記載の適応電圧スケーリングの方法。
12. 前記第３のデバイスから得られる前記情報は、プロセス、電圧、および温度の情報のうちの少なくとも１つを備える、請求項１１に記載の適応電圧スケーリングの方法。
13. 前記第１のデバイスにより、前記第１のデバイスおよび第２のデバイスからの情報を比較することと、
    適応電圧スケーリングの前記方法が使用されるシステムのあまり好ましくない動作状態を示している、前記第１のデバイスおよび第２のデバイスからの情報に基づいて、前記第１のデバイスによって前記電圧レギュレータを制御することと
    をさらに含む、請求項９に記載の適応電圧スケーリングの方法。
14. 前記第１のデバイスと前記第２のデバイスとに供給される電圧が、あらかじめ決定されたしきい値よりも大きな前記システムのあまり好ましくない動作状態を示している、前記第１のデバイスおよび第２のデバイスからの前記情報に応じて低減されるように前記電圧レギュレータを制御することと、
    前記第１のデバイスと前記第２のデバイスとに供給される電圧が、前記あらかじめ決定されたしきい値以下の前記システムのあまり好ましくない動作状態を示している、前記第１のデバイスおよび第２のデバイスからの前記情報に応じて増大されるように前記電圧レギュレータを制御することと
    をさらに含む、請求項１３に記載の適応電圧スケーリングの方法。
15. 前記システムのあまり好ましくない動作状態を示している、前記第１のデバイスおよび第２のデバイスからの前記情報は、最悪ケースのデータを備える、請求項１３に記載の適応電圧スケーリングの方法。
16. 前記第１のデバイスと前記第２のデバイスと前記第３のデバイスとに供給される電圧が、あらかじめ決定された最悪ケースのしきい値よりも大きな最悪ケースのデータに応じて低減されるように、前記電圧レギュレータを制御することと、
    前記第１のデバイスと前記第２のデバイスと前記第３のデバイスとに供給される電圧が、前記あらかじめ決定された最悪ケースのしきい値以下である最悪ケースのデータに応じて増大されるように、前記電圧レギュレータを制御することと
    をさらに含む、請求項１１に記載の適応電圧スケーリングの方法。
17. 処理デバイスによって実行されるとき、第１のデバイスに関連するマスター・シリアル・インターフェース・ポートと、第２のデバイスに関連するスレーブ・シリアル・インターフェース・ポートとを使用して、前記第１のデバイスおよび前記第２のデバイスから得られる情報に基づいて、前記第１のデバイスによって電圧レギュレータを制御することを含む、コンピュータの方法を前記処理デバイスに実行させる命令を備え、前記第１のデバイスは、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備え、前記第２のデバイスは、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備え、前記第１のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートは、前記第２のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートに動作するように結合されており、前記第１のデバイスおよび第２のデバイスは、前記電圧レギュレータから電圧を受け取る、コンピュータ読取り可能媒体。
18. 前記第１のデバイスおよび第２のデバイスから得られる前記情報は、プロセス、電圧、および温度の情報のうちの少なくとも１つを備える、請求項１７に記載のコンピュータ読取り可能媒体。
19. 前記方法は、前記第１のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートと、前記第２のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートと、前記第２のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートと、第３のデバイスに関連する少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを使用して、前記第３のデバイスから得られる情報に基づいて、前記第１のデバイスによって前記電圧レギュレータを制御することをさらに含み、前記第３のデバイスは、少なくとも１つのマスター・シリアル・インターフェース・ポートと、少なくとも１つのスレーブ・シリアル・インターフェース・ポートとを備え、前記第３のデバイスに関連する前記少なくとも１つのスレーブ・シリアル・インターフェース・ポートは、前記第２のデバイスに関連する前記少なくとも１つのマスター・シリアル・インターフェース・ポートに動作するように結合されており、前記第３のデバイスは、前記電圧レギュレータから電圧を受け取る、請求項１７に記載のコンピュータ読取り可能媒体。
20. 前記方法は、
    前記第１のデバイスにより、前記第１のデバイスおよび第２のデバイスからの情報を比較することと、
    前記第１のデバイスおよび第２のデバイスからの最悪ケースのデータに基づいて、前記第１のデバイスによって前記電圧レギュレータを制御することと
    をさらに含む、請求項１７に記載のコンピュータ読取り可能媒体。
21. 前記方法は、
    前記第１のデバイスと前記第２のデバイスとに供給される電圧が、あらかじめ決定された最悪ケースのしきい値よりも大きな最悪ケースのデータに応じて低減されるように、前記電圧レギュレータを制御することと、
    前記第１のデバイスと前記第２のデバイスとに供給される電圧が、前記あらかじめ決定された最悪ケースのしきい値以下である最悪ケースのデータに応じて増大されるように、前記電圧レギュレータを制御することと
    をさらに含む、請求項２０に記載のコンピュータ読取り可能媒体。
22. 前記方法は、
    前記第１のデバイスと前記第２のデバイスと前記第３のデバイスとに供給される電圧が、あらかじめ決定された最悪ケースのしきい値よりも大きな最悪ケースのデータに応じて低減されるように、前記電圧レギュレータを制御することと、
    前記第１のデバイスと前記第２のデバイスと前記第３のデバイスとに供給される電圧が、前記あらかじめ決定された最悪ケースのしきい値以下である最悪ケースのデータに応じて増大されるように、前記電圧レギュレータを制御することと
    をさらに含む、請求項１９に記載のコンピュータ読取り可能媒体。

Images