CN106201809A - 用于非调试域系统复位的调试触发器接口 - Google Patents

用于非调试域系统复位的调试触发器接口 Download PDF

Info

Publication number
CN106201809A
CN106201809A CN201610351315.XA CN201610351315A CN106201809A CN 106201809 A CN106201809 A CN 106201809A CN 201610351315 A CN201610351315 A CN 201610351315A CN 106201809 A CN106201809 A CN 106201809A
Authority
CN
China
Prior art keywords
debugging
trigger
reset
control unit
domain system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610351315.XA
Other languages
English (en)
Inventor
R·F·格拉夫顿
C·R·温特沃斯
Y·那嘎拉亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Technology
Analog Devices Global ULC
Original Assignee
Analog Devices Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Technology filed Critical Analog Devices Technology
Publication of CN106201809A publication Critical patent/CN106201809A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/267—Reconfiguring circuits for testing, e.g. LSSD, partitioning
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318555—Control logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318558—Addressing or selecting of subparts of the device under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Debugging And Monitoring (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)

Abstract

本申请涉及用于非调试域系统复位的调试触发器接口。诸如片上系统的系统具有非调试域和调试域。调试域具有使能实现调试器驱动的、非调试域系统复位的调试架构。该系统包括复位控制单元，以及包括与所述复位控制单元连接的调试触发器接口(DTI)的调试触发器机制。DTI配置为触发所述复位控制单元复位非调试域。DTI可进一步配置为监测非调试域系统复位的状况。

Description

用于非调试域系统复位的调试触发器接口
技术领域
本公开一般涉及片上系统(SoC)，并且更特别地涉及用于SoC的调试环境。
背景技术
调试器是检测和校正诸如片上系统的目标系统中的任何错误(缺点)的专用的软件(及其关联的支持硬件)。调试器更偏好于通过使得目标系统进入已知状态来提供清洁的调试会话。这是通过在开始调试会话之前通过使目标系统的非调试域复位到已知状态而不影响目标系统的调试域来最佳地实现的。虽然现有的非调试域系统复位机制通常足以用于其预期的目的，但是它们不是在所有方面都完全令人满意。
附图说明
通过理解附图，能够根据下面的详细说明来最佳地理解本公开。应强调的是，根据行业的标准惯例，各特征不是按比例绘制并且仅用于示例的目的。事实上，为了论述清晰，各特征的尺寸可任意地增加或减少。
图1是根据本公开的各方面的示范性的调试环境的示意性框图。
图2是根据本公开的各方面的图1的调试环境中能够实现的示范性的调试触发器接口系统复位机制的示意性框图。
图3是根据本公开的各方面的能够实现以用于在诸如图1的调试环境的调试环境中提供非调试域复位的示范性的方法的流程图。
图4是根据本公开的各方面的能够实现以用于在诸如图1的调试环境的调试环境中提供非调试域系统复位的示范性的方法的流程图。
发明内容
诸如片上系统的系统具有非调试域和调试域。调试域具有使得实现调试器驱动的、非调试域系统复位的调试架构。该系统包括复位控制单元，以及包括与复位控制单元连接的调试触发器接口(DTI)的调试触发器机制。DTI被配置为触发复位控制单元以复位非调试域。DTI可进一步配置为监测非调试域系统复位的状况。
在一些实现方式中，DTI具有：触发器输出，其与复位控制单元的非调试域系统复位请求连接；以及触发器输入，其与复位控制单元的非调试域系统复位状况连接。触发器输出可以经由反相器连接到非调试域系统复位请求，并且触发器输入可以经由反相器连接到非调试域系统复位状况。DTI可以包括应用触发器寄存器，其被配置为使得DTI发布(断言)非调试域系统复位请求到复位控制单元。DTI可以进一步包括应用触发器输入状况寄存器，其被配置为指示非调试域系统复位的状况。与系统连接的调试器使用应用触发器寄存器和应用触发器输入状况寄存器用于调试器非调试系统复位的断言操作。例如，调试器能够将应用触发器寄存器编程到使得DTI发布(断言)非调试域系统复位请求到复位控制单元的状态。调试器还能够监测应用触发器输入状况寄存器以确定非调试域系统复位的状况。
具体实施方式
调试器是检测并校正目标系统中的任何错误(缺点)的专门的软件(及其关联的支持硬件)。调试器偏好于通过使得诸如片上系统(SoC)的目标系统的全部的知识产权(IP)块进入已知状态来提供清洁的调试会话。这最佳地通过在开始调试会话之前将目标系统的非调试域(例如，全部的非调试IP块)复位到已知状态而不影响目标系统的调试域来实现，诸如已经被初始化以执行调试操作的任何调试逻辑。
调试器典型地与诸如CoreSightTM调试与追踪架构的调试架构交互，该调试架构与目标系统相关联以实现期望的调试操作。当前，SoC调试架构不支持直接提供非调试域系统复位的调试器。例如，配置有CoreSightTM调试与追踪架构的SoC可以包括调试访问端口，该调试访问端口具有用于实现调试域加电、非调试域加电和调试域复位而不实现非调试域系统复位的直接的控制/状况信令与握手机制。在一些配置中，CoreSightTM调试与追踪系统模型需要SoC的核心处理器来执行使调试器能够间接地启动非调试域系统复位的具体过程。然而，间接非调试域系统复位会引起问题，因为与间接系统复位相关联的操作典型地涉及到受系统复位影响的组件，使得操作在没有协议违反和/或错误的情况下不能完成。
为解决这些问题，下面的公开内容提供了目标系统调试架构，其配置有使调试器能够将目标系统的非调试域带入已知状态的非调试域系统复位机制。调试架构利用调试触发器接口(诸如由CoreSightTM调试与追踪架构提供的交叉触发器接口)来产生用于实现非调试域系统复位的控制/状况信令和握手机制。不同的实施方案可具有不同的优点，并且不一定要求本文所描述的任何实施方案有任何特定的优点。
图1是根据本公开的各方面的用于执行调试与追踪操作的示范性的调试环境10的示意性框图。如下面所描述的，调试环境10提供了调试驱动的、非调试域系统复位。为清晰以便更好的理解本公开的发明构思的目的，简化了图1。在调试环境10中可以添加附加的特征，并且在调试环境10中可以替代或消除所描述的一些特征。
在图1中，调试主机系统20(也称为调试主机或外部调试器)包括处理器22，该处理器22能够执行软件，诸如调试器24，用于调试和追踪与其连接的目标系统的各个组件。调试器24能够与关联目标系统的非调试域和调试域通信以利于调试和追踪操作。在各实现方式中，调试主机系统20将各种调试与追踪请求发送到与目标系统关联的调试与追踪系统，调试与追踪系统能够执行这些请求并且将与这些请求有关的信息发送到调试主机系统20。
为了下面论述的目的，目标系统描绘为片上系统(SOC)30，其中目标系统的组件集成在单个芯片中。SoC 30包括系统互连32，其将SoC 30的各个组件互连。例如，SoC 30可包括处理器34、处理器36、存储器37以及与系统互连32连接的其它各种组件，使得处理器34、处理器36、存储器37和其它各种组件能够彼此经由系统互连32来通信。在所描绘的实施方案中，处理器36是数字信号处理器(DSP)。SoC 30的各个组件能够提供各种系统，包括但不限于存储器系统、视频/图形系统、音频系统、功率管理系统、安全系统、输入/输出系统、有线/无线连接系统或它们的组合。
复位控制单元(RCU)单元38配置为，在硬件触发事件和/或软件触发事件时，复位SoC 30和/或SoC 30的各组件，诸如处理器34和/或处理器36。复位控制单元38能够控制SoC 30及其各组件如何进入和退出复位，包括硬件复位，系统复位，仅处理器复位和/或其它类型的复位。复位一般是指SoC 30和/或SoC 30的各个组件的已知的初始状态，并且系统复位(也称为非调试域系统复位)一般是指将除了SoC 30的复位控制单元38和调试域之外的SoC 30的全部组件设定到它们关联的缺省状态。为启动系统复位，复位控制单元能够经由系统互连32向处理器34、处理器36和/或SoC30的其它组件传送复位信令。在各实现方式中，复位控制单元38包括用于触发非调试域系统复位的复位控件，该复位控件可实现为包含了控制断言/解断言非调试域系统复位的一位(或多位)的控制寄存器。如下文进一步描述，调试环境10配置为使得调试器24能够将非调试域系统复位请求传送到复位控制单元38，并且因此调试器24能够启动SoC 30的非调试域系统复位。非调试域系统复位能够将SoC 30的全部(或者在一些实施方案中为部分的)非调试域复位成已知的缺省状态，而不影响调试域。
SoC 30的调试与追踪系统40使得调试主机系统20能够访问和控制SoC 30的各组件以实现SoC 30的各组件的调试和追踪。在各实现中，调试与追踪系统40能够基于CoreSightTM调试与追踪架构，其如本文所述被修改以实现从SoC 30的调试域进行非调试域系统复位。调试与追踪系统40包括调试访问端口(DAP)42，其向SoC 30提供通路。在各实现中，调试访问端口42可以通过联合测试行动组(JTAG)、调试端口、串行线调试(SWD)端口、其它适合的调试端口或其组合来实现。调试主机系统20(尤其是调试器24)能够通过调试访问端口42连接到SoC 30且与SoC 30通信以对SoC 30实施调试和追踪操作，并且调试与追踪系统40能够通过调试访问端口42向调试主机系统20传送调试信息、追踪信息和/或其它信息。例如，在描绘的实施方案中，调试主机系统20能够通过与调试访问端口42连接的系统总线32来访问系统资源(诸如处理器34、处理器36和/或系统存储器37)；调试主机系统20能够通过与调试访问端口42连接的调试总线43来访问SoC 30的调试组件与追踪组件(构成调试与追踪系统40)；以及调试主机系统20能够通过与调试访问端口42连接的追踪总线44来访问追踪数据和追踪信息。调试总线43配置为连接SoC 30的调试与追踪组件，利于在SoC 30上进行调试数据和调试信息的传递。追踪总线44配置为连接SoC 30的各追踪组件，利于在SoC 30上进行追踪数据和追踪信息的传递。在各实现中，调试总线43可以是先进外围设备总线(APB)或其它适合的调试总线，并且追踪总线44可以是先进追踪总线(ATB)或其它适合的追踪总线。在各实现中，调试与追踪系统40可包括调试存储器45，其存储关于与调试总线43连接的各个调试组件和/或追踪组件的信息。例如，只读存储器(ROM)表能够存储与调试总线43连接的每个调试组件和/或追踪组件(诸如处理器34、处理器36、调试访问端口42和其它调试和/或追踪组件)的位置。
调试与追踪系统40进一步包括用于在SoC 30内传送调试事件的调试触发器机制(诸如由CoreSightTM调试与追踪架构提供的嵌入式交叉触发器)。例如，处理器34、处理器36和调试与追踪系统40的其它各组件能够经由调试触发器机制将调试事件传送至彼此。调试事件可包括指令断点、数据断点、监视断点以及与调试相关联的其它消息传递。在各实现中，调试触发器机制使能将调试事件传送到SoC 30的各个端点，用于停止处理器核和/或触发踪迹捕获。调试触发器机制包括各种调试触发器接口(DTI)46(诸如由CoreSightTM调试与追踪架构提供的交叉触发器接口)以及将各个DTI 46互连的调试触发器接口互连48(诸如由CoreSightTM调试与追踪架构提供的交叉触发器矩阵)。在图1中，DTI 46a将处理器34与DTI互连48互连，DTI 46b将处理器36与DTI互连48互连，DTI 46c将调试与追踪系统40的各个追踪组件与DTI互连48互连。每个DTI使其关联的SoC组件(诸如处理器34、处理器36、调试组件或追踪组件)能够广播并应答DTI互连48上的调试事件(触发信号)，其中DTI 48将调试事件从一个DTI广播到其它的DTI。例如，每个DTI将从其关联的系统(诸如用于DTI 46a的处理器34)接收到的触发器事件输入映射到与DTI互连48相关联的通道上，并且将从DTI互连48接收到的通道输入映射到用于其关联系统的触发器事件输出。每个DTI还可以包括关联的DTI寄存器(未示出)，调试器24能够利用该关联的DTI寄存器生成DTI 46的内部触发器事件输入，从而利于软件触发事件。
典型地，调试与追踪系统40实现调试触发器接口(诸如DTI 46a、DTI46b和DTI 46c)及其关联的信令机制，用于传送调试事件以及控制对应于这些调试事件的调试动作。本公开认识到，因为调试触发器接口仅与调试域复位连接并且因此不受任何非调试域系统复位影响，所以调试触发器接口及其关联的信令机制能够配置为提供非调试域系统复位，这不是典型的调试事件或典型的调试动作。特别地，调试环境10能够利用调试触发器接口及其关联的信令来使得调试器24能够请求并监测诸如SoC 30的目标系统的非调试域系统复位。例如，在图1中，调试触发器机制进一步包括与复位控制单元38连接的系统DTI 50，其中系统DTI 50配置为请求并监测非调试域系统复位的状况，如下文进一步描述的。
在很多方面，系统DTI 50类似于DTI 46。系统DTI 50使其关联系统(诸如复位控制单元38或SoC 30的其它组件(例如，触发器路由单元52))能够在DTI互连48上广播调试事件并应答调试事件。例如，类似于DTI 46，系统DTI 50能够将从复位控制单元38和/或触发器路由单元52接收到的触发器事件输入映射到与DTI互连48相关联的通道上，并且将从DTI互连48接收到的通道输入映射到用于复位控制单元38和/或触发器路由单元52的触发器事件输出。系统DTI 50进一步包括关联的系统DTI寄存器(图1中没有示出)，其允许调试器24生成系统DTI 50的内部触发器事件输入。在各实现中，调试器24能够经由调试总线43来配置系统DTI寄存器以提供软件触发的非调试域系统复位，利用系统DTI 50请求复位控制单元38执行系统复位且此后基于从复位控制单元38接收到的系统复位状况信令来监测非调试域系统复位的状况。
在SoC 30包括用于触发系统主设备(诸如处理器34、处理器36、DMA控制器等)的系统停止/系统重启的系统主设备停止/重启控件(未示出)以及用于触发系统外围设备(诸如通用定时器、监视器定时器、脉冲宽度调制器等)的系统停止/系统重启的系统外围设备停止/重启控件(未示出)的情况下，系统DTI 50可进一步与系统主设备停止/重启控件和系统外围设备停止/重启控件连接，允许系统DTI 50启动系统主设备停止/重启和系统外围设备停止/重启。系统主设备停止/重启控件和系统外围设备停止/重启控件可实现为分别包括控制断言/解断言系统主设备停止/重启的一位(或多位)以及控制断言/解断言系统外围设备停止/重启的一位(或多位)的控制寄存器。在一些实现中，调试器24能够配置系统DTI寄存器，以使系统DTI 50能够触发系统主设备停止/重启和/或系统外围设备停止/重启。在一些实现中，调试器24能够监视系统DTI寄存器有关系统主设备停止/重启的状况和/或系统外围设备停止/重启的状况。
转到图2，图2是根据本公开的各方面的能够实现在图1的调试环境10中的示范性的调试触发器接口系统复位机制的示意性框图。在图2中，调试触发器接口系统复位机制利用系统DTI 50及其关联的信令来使调试器24能够请求和监测非调试域系统复位。利用来自系统DTI 50的信令提供了用于启动直接从调试逻辑到复位控制单元38的系统复位的无缝解决方案。在一些实现中，系统DTI 50是CoreSightTM交叉触发器接口(CTI)，其中CoreSightTMCTI的信令(包括CoreSightTMCTI寄存器)被利用来启动非调试域系统复位。为了清晰以便更好的理解本公开的发明构思的目的，已经简化了图2。附加的特征能够添加到调试触发器接口系统复位机制，并且在调试触发器接口系统复位机制的其它实施方案中能够取代或去除所描述的一些特征。
系统DTI 50包括触发器输入接口，该触发器接口配置为接收来自复位控制单元38和/或其它关联的系统(诸如触发器路由单元52)的各种触发器输入，并且包括触发器输出接口，触发器输出接口配置为将各种触发器事件输出发送到复位控制单元38和/或其它关联的系统。例如，系统DTI 50具有m个触发器输入和n个触发器输出，其中m是与触发器输入接口相关联的触发器输入的总数，而n是与触发器输出接口相关联的触发器输出的总数。在各实现中，系统DTI 50具有触发器输入和触发器输出，触发器输入和触发器输出被配置为用于非域系统复位信令。在图2中，触发器输入M(DTITRIGIN[M])与复位控制单元38的系统复位状况信令连接(M是从1到m的整数)，使得系统DTI 50能够从复位控制单元38接收系统复位状况，并且触发器输出N(DTITRIGOUT[N])与复位控制单元38的系统复位请求信令连接(N是从1到n的整数)，使得系统DTI 50能够请求复位控制单元38启动(断言)非调试域系统复位。调试器24能够通过配置DTI 50经由触发器输出N(DTITRIGOUT[N])发布(断言)非调试域系统复位请求到复位控制单元38来发布非调试域系统复位请求，并且能够通过监测DTI 50通过触发器输入M(DTITRIGIN[M])从复位控制单元38接收到的非调试域系统复位状况来进一步观察非调试域系统复位的状况。在一些实现中，触发器输入M(DTITRIGIN[M)经由反相器54与复位控制单元38的系统复位状况输出连接，并且触发器输出N(DTITRIGOUT[N])经由反相器56与系统复位请求输入连接。例如，当复位控制单元38使用使用活跃低输入用于系统复位目的，诸如系统复位请求逻辑时，能够实现使得非调试域系统复位信令反相。
系统DTI 50进一步包括系统DTI寄存器组60，调试器24能够利用它来配置以生成系统复位信令且观察系统复位状况信令。每个系统DTI寄存器可以是32位寄存器，但是本公开构思了任何尺寸的系统DTI寄存器。在描绘的实施方案中，系统DTI寄存器组60包括DTI触发器到通道使能寄存器(DTIINEN)62a、DTI通道到触发器使能寄存器(DTIOUTEN)62b、DTI应用触发器设定寄存器(DTIAPPSET)62c、DTI应用触发器清除寄存器(DTIAPPCLEAR)62d、DTI触发器输入状况寄存器(DTITRIGINSTATUS)62e、DTI应用脉冲寄存器(DTIAPPPULSE)62f、和/或其它各种系统DTI寄存器。在一些实现中，系统DTI寄存器组60是包括如下的CoreSightTM交叉触发器接口(CTI)寄存器组：CTI触发器到通道使能寄存器、CTI通道到触发器使能寄存器、CTI应用触发器清除寄存器、CTI寄存器输入状况寄存器、CTI应用触发器设定寄存器、CTI应用脉冲寄存器和/或其他CTI寄存器。如下文速描述的，调试器24能够通过配置(例如，写入)DTI应用触发器设定寄存器62c来发出非调试域系统复位请求。进一步，调试器24能够通过监测(例如，读)DTI触发器输入状况寄存器62e来观察非调试域系统复位的状况。在描绘的实施方案中，复位控制单元38实现用于非调试域系统复位目的的活跃低状态。因此，通过将来自触发器输出N的触发器输出信号反相以及将反相的触发器输出信号与复位控制单元38的系统复位请求连接，调试器24能够通过配置(例如，写入)DTI应用触发器组设定存器62c来发出非调试域系统复位请求。此外，通过使得来自复位控制单元38的系统复位芯反相以及将反相的系统复位信号与触发器输入N连接，调试器24能够通过监测(例如，读)DTI触发器输入状况寄存器62e来观察非调试域系统复位的状况。
DTI触发器到通道使能寄存器62a是使得当复位控制单元38或其他关联的系统(诸如触发器路由单元52)发布触发器事件输入到系统DTI 50时使能对DTI互连48的通道上的事件发信号的读/写寄存器。系统DTI 50的每个触发器输入可以具有关联的DTI触发器到通道使能寄存器62a。例如，系统DTI寄存器组60可以包括m个DTI触发器到通道使能寄存器62a。DTI触发器到通道使能寄存器62a包括与DTI互连48的每个通道相关联的使能触发器输入位(或多位)，其能够设定成第一状态，诸如低状态(例如，数字0)，或者第二状态，诸如高状态(例如，数字1)。对于给定的通道，设定成第一状态的使能触发器输入位禁止触发器输入生成通道上的事件；并且设定成第二状态的使能触发器输入位使触发器输入能够生成通道上的事件。在本实施例中，DTI触发器到通道使能寄存器62a可与触发器输入M(DTITRIGIN[M])相关联。由于触发器输入M被指定用于接收来自复位控制单元38的非调试域系统复位状况信令，所以每个使能触发器输入位能够设定成第一状态(例如，数字0)以确保当系统DTI 50从复位控制单元38接收到关于触发器输入M的系统复位状况信号时不生成通道事件。因此，为了非调试域系统复位的目的，系统DTI 50包括将不被映射到任何通道的触发器输入(此处，触发器输入M)。
DTI通道到触发器使能寄存器(DTIOUTEN)62b是限定了DTI互连48的哪个(些)通道能够生成触发器输出的读/写寄存器。一般地，DTI通道到触发器使能寄存器62b将诸如来自调试器24的软件触发事件的应用触发器映射到系统DTI 50的触发器输出。来自系统DTI 50的每个触发器输出可以具有关联的DTI通道到触发器使能寄存器62b。例如，系统DTI寄存器组60可以包括n个DTI通道到触发器使能寄存器62b。DTI通道到触发器使能寄存器62b包括与DTI互连48的每个通道相关联的使能触发器输出位(或多位)，其能够设定成第一状态(低状态)或第二状态(高状态)。对于给定的通道，使能触发器输出位设定到第一状态禁止通道输入被路由到触发器输出；并且使能触发器输出位设定成第二状态使能将通道输入路由到触发器输出。将使能触发器输出位从第一状态变成第二状态使通道的通道事件生成关于触发器输出的触发器事件。在本实施例中，DTI通道到触发器使能寄存器62b可以与触发器输出N(DTITRIGOUT[N])相关联，并且DTI通道到触发器使能寄存器62b可以包括与被分配为系统复位请求通道的DTI互连48的通道X相关联的使能触发器输出位。由于触发器输出N被指定用于将非调试域系统复位请求信令发送到复位控制单元38，所以与通道X相关联的使能触发器输出位可被设定成第二状态(例如，数字1)以确保通过调试器24在通道X上触发的任何通道事件被路由到触发器输出N到复位控制单元38。因此，为了非调试域系统复位的目的，系统DTI 50包括触发器输出(此处为，触发器输出N)，其将被映射到调试器24用来触发非调试域系统复位的通道(此处，通道X)。
DTI应用触发器设定寄存器(DTIAPPSET)62c是使得诸如调试器24的应用能够唤起通道事件的读/写寄存器。DTI应用触发器设定寄存器62c包括应用触发器位(或多位)，其与DTI互连48的每个通道相关联，该应用触发器位能够设定成第一状态(低状态)或第二状态(高状态)。对于给定的通道，调试器24能够将应用触发器位设定成第二状态以生成通道的通道事件。否则，应用触发器位被设定成第一状态，表明通道的应用触发器是不活跃的。在本实施例中，DTI应用触发器设定寄存器62c可以包括与DTI互连48的通道X相关联的应用触发器位，其已经被分配为系统复位请求通道。因此，为了非调试域系统复位的目的，调试器24能够通过将与通道X相关联的应用触发器位设定成第二状态(例如，数字1)来启动非调试域系统复位，使得在通道X上唤起系统复位通道事件。由于通道X上的通道事件将被路由到与复位控制单元38的系统复位请求输入连接的触发器输出N(作为调试器24如何配置DT通道到触发器使能寄存器62b的结果)，所以调试器24能够通过写入DTI应用触发器设定寄存器62c来发布非调试域系统请求。
DTI应用触发器清除寄存器(DTIAPPCLEAR)62d是使得诸如调试器24的应用能够清除通道事件的读/写寄存器。DTI应用触发器清除寄存器62d包括与DTI互连48的每个通道相关联的应用触发器清除位(或多位)，其能够被设定成第一状态(低状态)或第二状态(高状态)。对于给定的通道，调试器24能够将应用触发器清除位设定成第二状态以清除通道的通道事件。否则，应用触发器清除位被设定成第一状态。在本实施例中，DTI应用触发器清除寄存器62d可包括与通道X相关联的应用触发器清除位。因此，为了非调试域系统复位的目的，调试器24能够通过将与通道X相关联的应用触发器清除位设定成第二状态(例如，数字1)来清除非调试域系统复位，使得在通道X上清除系统复位通道事件。
可选地，DTI应用脉冲寄存器(DTIAPPPULSE)62e能够用于断言和解断言非调试域系统复位。DTI应用脉冲寄存器62e是只写寄存器，其使得诸如调试器24的应用能够在诸如调试触发器机制的时钟周期的某时钟周期内唤起通道事件脉冲。与DTI应用触发器设定寄存器62c相反，DTI应用脉冲寄存器62e清除自身，使得诸如调试器24的应用一旦通道事件被唤起就不必清除通道事件。DTI应用脉冲寄存器62e包括与DTI互连48的每个通道相关联的应用脉冲位(或多位)，其能够设定成第一状态(低状态)或第二状态(高状态)。对于给定通道，调试器24能够将应用脉冲位设定成第二状态以在时钟调试触发器机制的时钟周期的某时间内生成通道的通道事件脉冲。否则，应用脉冲位被设定成第一状态，表明该通道的应用触发器是不活跃的。在本实施例中，DTI应用脉冲寄存器62e可包括与DTI互连48的通道X相关联的应用脉冲位。因此，为了非调试域系统复位的目的，调试器24能够通过将与通道X相关联的应用脉冲位设定成第二状态(例如数字1)来启动非调试域系统复位，使得在限定时间内在通道X上唤起系统复位通道事件脉冲。由于通道X上的通道事件将被路由到与复位控制单元38的系统复位请求输入连接的触发器输出N，所以调试器24能够通过写入DTI应用脉冲寄存器62e来发布非调试域系统请求，这件在限定时间后自动清除。
DTI触发器输入状况寄存器62f是只读寄存器，其包括表明系统DTI 50的触发器输入的状况的触发器输入状况位。DTI触发器输入状况寄存器62f可以包括与系统DTI 50每个触发器输入相关联的触发器输入状况位(或多位)。当其关联的触发器输入不活跃时，触发器输入状况位被设定成第一状态(低状态)，并且当其关联的触发器输入活跃时，被设定成第二状态(高状态)。在本实施例中，DTI触发器输入状况寄存器62f可以包括与触发器输入M(DTITRIGIN[M])对应的触发器输入状况位。由于触发器输入M被指定用于接收来自复位控制单元38的非调试域系统复位状况信令，所以调试器24能够通过评估与触发器输入M对应的触发器输入状况位的状态(例如，读)来监测非调试域系统复位状况。
在调试环境10的示范性的操作中，当调试器24连接(附接)到SoC30时，调试器24能够配置SoC 30的调试域。例如，调试器24能够对SoC30的任何可访问的调试逻辑来初始化配置设置。在执行调试会话之前，调试器24能够启动非调试域系统复位，这使得SoC 30进入已知状态，而不影响SoC 30的调试域，诸如已经被初始化以用于执行调试操作的任何调试逻辑。如上所述，调试器24能够分配用于非调试域系统复位信令的SoC的调试触发器机制的通道(诸如通道X)，将系统DTI 50的触发器输出(诸如触发器输出N)映射到为非调试域系统复位信令分配的通道(例如，DTIOUTNEN[N]＝＝'通道X使能')，并且确保系统DTI 50(诸如触发器输入M)的触发器输入不映射到任何通道(例如，DTIINEN[M]＝＝4'b0)。在轮询(观察)DTI触发器输入状况寄存器62f之后，具体地，与触发器输入M对应的触发器输入状况位，以确认非调试域系统复位尚未被断言(例如DTITRIGIN[M]＝＝0)，调试器24能够通过写入DTI应用触发器设定寄存器62c来断言非调试域系统复位，具体地与通道X相关联的应用触发器位(例如，DTIAPPSET[X]＝＝1)。这使得在通道X上唤起系统复位通道事件，这将非调试域系统复位请求信令提供给复位控制单元38。
复位控制单元38随后能够在接收到非调试域系统复位请求信令时启动非调试域系统复位，将除了复位控制单元38和调试域之外的SoC 30的全部端点复位，包括端点的任何调试逻辑。调试器24能够轮询(观察)DTI触发器输入状况寄存器62f，具体的为与触发器输入M对应的触发器输入状况位，直到其表明非调试域系统复位已经被断言(例如，DTITRIGIN[M]＝＝1)。一旦调试器24确认非调试域系统复位已经被断言，则调试器24能够通过写入DTI应用触发器设定寄存器62c来清除非调试域系统复位请求，具体地与通道X相关联的应用触发器位(例如，DTIAPPSET[X]＝＝0)。可选地，调试器24能够写入DTI应用触发器清除寄存器62d，具体为与通道X相关联的应用触发器位(例如，DTIAPPCLEAR[X]＝＝1)以对系统复位解断言。调试器24然后能够再次轮询(观察)DTI触发器输入状况寄存器62f，具体为与触发器输入M对应的触发器输入状况位，以确保非调试域系统复位已被断言(例如，DTITRIGIN[M]＝＝1)。调试器24随后得知，SoC 30处于已知状态，并且调试器24能够执行调试会话。
返回图1，SoC 30进一步包括触发器路由单元(TRU)52，其中系统DTI 50与触发器路由单元52连接。在各实现中，诸如不与复位控制单元38连接的触发器输入和触发器输出的其余的来自系统DTI 50的触发器输入和/或触发器输出，可连接到触发器路由单元52。触发器路由单元52能够为SoC 30提供系统级的序列控制和系统级同步，而没有核的干预，例如，没有处理器34和/或处理器36的干预。在各实现中，触发器路由单元52将触发器主设备(触发器发生器)映射到触发器从设备(触发器接收器)。
SoC 30可进一步包括系统监视点单元(SWU)70，其配置为用于事务监测，其能够提供调试支持。系统监视点单元70能够基于在系统从设备处监测事务来生成事件(诸如追踪消息、触发器或中断)。在各个实现中，系统监视点单元70使用各种监视点匹配组用于事务监测。
为实现非侵入式的、实时的调试技术，调试与追踪系统40能够捕获与SoC 30的操作相关联的追踪信息，调试器24可以分析这些追踪信息。追踪信息可包括来自SoC 30的各组件的指令信息，来自SoC 30的各组件的数据信息，总线事务信息，和/或与SoC 30的操作相关联的其他信息。例如，在各实现中，调试与追踪系统40能够观察在处理器34和处理器36上执行的软件，收集与软件执行相关联的追踪信息。在图1中，调试与追踪系统40可包括各种追踪组件，诸如追踪总线44，用于各处理元件的追踪模块(诸如与处理器34相关联的追踪模块72a以及与处理器36相关联的追踪模块72b)，系统追踪模块74，用于存储追踪数据的追踪缓冲区76，用于使调试主机20能够捕获追踪数据的追踪端口78，串行线输出(SWO)80。每个追踪模块(TM)能够实现实时指令流、数据流和/或程序流的跟踪和存储。每个追踪模块能够实现为嵌入式追踪宏单元(ETM)、程序追踪宏单元(PTM)、指令追踪宏单元(ITM)或其他适合的追踪宏单元。
转到图3，图3是根据本公开的各方面的能够实现以用于在诸如参考图1和图2所描述的调试环境的调试环境中提供非调试域系统复位的示范性的方法100的流程图。在各实现中，方法100能够由包括调试触发器接口和复位控制单元的系统来实现。在框102中，调试触发器接口与复位控制单元连接。在一些实现中，非调试域系统复位请求通道可限定在调试触发器接口与复位控制之间。在框104中，调试触发器接口配置为触发复位控制单元复位非调试域。在方法100之前、期间和之后可以提供附加的步骤，并且在方法100的其他实施方案中，能够取代或去除所描述的一些步骤。
转到图4，图4是根据本公开的各方面的能够实现以用于在诸如参考图1和图2所描述的调试环境中提供非调试域系统复位的示范性的方法110的流程图。在各实现中，方法110能够在调试环境10的操作期间实现。例如，当调试器24连接(附接)到SoC 30时，调试器24能够配置SoC 30的调试域(例如初始化用于SoC 30的任何可访问调试逻辑的配置设置)，然后实现方法110以在执行调试会话之前将SoC 30置于已知状态，而不影响SoC 30的调试域，诸如任何初始化的调试逻辑。在方法110之前、期间和之后可以提供附加的步骤，并且在方法110的其他实施方案中，能够取代或去除所描述的一些步骤。
在框112中，在调试触发器接口与复位控制单元之间限定非调试域系统复位请求通道。例如，调试器24能够分配SoC的调试触发器机制的通道X用于非调试域系统复位信令。在框114中，调试触发器接口的触发器输出映射到非调试域系统复位请求通道。例如，调试器24能够将系统DTI50的触发器输出N映射到通道X，该通道X可被分配用于非调试域系统复位信令(例如，DTIOUTNEN[N]＝＝'channel X enabled')。方法110可以进一步包括：确保用于监测非调试域系统复位的状况的调试触发器接口的触发器输入不映射到任何通道。例如，调试器24能够进一步确保用于监测来自复位控制单元38的非调试域系统复位状况信令的系统DTI 50的触发器输入M不映射到任何通道。
在框116中，非调试域系统复位被断言。例如，调试器24能够通过写入DTI应用触发器设定寄存器62c来断言非调试域系统复位，具体为与通道X相关联的应用触发器位(例如，DTIAPPSET[X]＝＝1)。这使得在通道X上唤起系统复位通道事件，这将非调试域系统复位请求信令提供给复位控制单元38。复位控制单元38随后可以在接收到非调试域系统复位请求信令时启动非调试域系统复位，将除了SoC 30的复位控制单元38和调试域之外的SoC 30的非调试域复位，包括在启动非调试域系统复位之前已经初始化的任何调试逻辑。在各实现中，在断言非调试域系统复位之前，方法110可以包括校验非调试域系统复位状况以确保非调试域系统复位尚未被启动。例如，调试器24能够读DTI触发器输入状况寄存器62f，具体为与触发器输入M对应的触发器输入状况位，以确认非调试域系统复位没有被断言(例如，DTITRIGIN[M]＝＝0)。
在框118中，能够对被断言的非调试域系统复位的状况进行校验。例如，调试器24能够读DTI触发器输入状况寄存器62f，具体为与触发器输入M对应的触发器输入状况位，直到其表明非调试域系统复位已经被断言(例如，DTITRIGIN[M]＝＝1)。在框120中，非调试域系统复位被解断言。例如，一旦调试器24确认非调试域系统复位已经被断言(框118)，则调试器24能够通过写入DTI应用触发器设置寄存器62c来清除非调试域系统复位请求，具体为与通道X相关联的应用触发器位能够被设定成低状态(例如，DTIAPPSET[X]＝＝0)。可选地，调试器24能够写入DTI应用触发器清除寄存器62d，具体为与通道X相关联的应用触发器位(例如，DTIAPPCLEAR[X]＝＝1)，以对系统复位解断言。在各实现中，方法110可进一步包括：校验非调试域系统复位状况以确保非调试域系统复位不再被断言。例如，调试器24能够再次读DTI触发器输入状况寄存器62f，具体为与触发器输入M对应的触发器输入状况位，以怯龅非调试域系统复位已经被解断言(例如，DTITRIGIN[M]＝＝0)。调试器24随后得知，SoC 30处于已知状态，并且调试器24能够执行调试会话。
在各实现中，当实现方法110时，调试器24能够利用DTI应用脉冲寄存器(DTIAPPPULSE)62e，用于对非调试域系统复位进行断言和解断言。例如，调试器24能够通过将与通道X相关联的应用脉冲位设定成使得系统复位通道事件脉冲在限定时间内被唤起于通道X上的状态来断言非调试域系统复位(框116)。由于DTI应用脉冲寄存器62e将在限定时间后自动被清除，所以非调试域系统复位将自动解断言，而没有来自调试器24的进一步的动作。在这些实现中，调试器24仍能够通过轮询DTI触发器输入状况寄存器62f来校验断言的非调试域系统复位(框118)的状况，具体为与触发器输入M对应的触发器输入状况位，直到其表明非调试域系统复位已经被断言。
在各个实现中，目标系统的组件实现在同一设备中。可选地，目标系统的组件将分布在彼此互连的各集成电路和/或设备中，使得目标系统的组件被集成而提供调试环境。在各实现中，图中的各个电路和/或组件能够实现在关联的电子设备的板上。板可以是普通电路板，其能够保持电子设备的内部电子系统的各组件，并且进一步提供用于其他外围设备的连接器。板能够提供电连接，通过该电连接，系统的其他组件能够电通信。任何适合的处理器(包含数字信号处理器、微处理器、支持芯片组等)、存储器元件等能够适当地基于特定的配置需要、处理要求、计算机设计、其他考虑或它们的组合而与板耦合。其他组件，诸如外部存储设备、传感器、用于音频/视频显示器的控制器以及外围设备，可以作为插入卡、经由电缆或者集成到板本身中而附接到板上。在各实现中，图中的各种电路和/或组件能够实现为独立的模块(例如，具有配置为执行具体应用或功能的关联的组件和电路系统的设备)或者实现为电子设备的专用硬件的插入式模块。注意的是，本公开的特定实施方案可容易地包含在片上系统(SOC)封装中，或者部分地，或者整体地。SOC表示了将计算机或其他电子系统的组件集成到单个芯片中的集成电路。其可以包含数字、模拟、混合信号以及通常的视频功能：全部都设置在单个芯片基板上。其他实施方案可包括多芯片模块(MCM)，多个单独的IC位于单个电子封装内且配置为彼此通过电子封装紧密交互。在其他各实现中，本文描述的各种能够可以实现在专用集成电路(ASIC)、现场可编程门阵列(FGPA)、其他半导体芯片后其组合中的一个或多个半导体核(诸如硅核)中。
本文所列的各功能可以通过编码到一个或多个非暂态和/或有形介质中的逻辑(例如，在专用集成电路(ASIC)中提供的嵌入式逻辑、作为数字信号处理器(DSP)指令、待由处理器执行的软件(可能包含目标码和源码)、或其它类似的机器等)来实现。在这些实例中的一些实例中，存储器元件能够存储用于本文所描述的运算的数据。这包括能够存储由处理器执行以实施本文所描述的活动的逻辑(例如，软件、代码、处理器指令)的存储器元件。处理器能够执行与数据相关联的任意类型的指令以实现本文详述的操作。在各实现中，处理器能够将元素或物品(诸如数据)从一种状态或事物变换成另一状态或事物。在另一实施例中，本文所列的活动可以通过固定逻辑或可编程逻辑(诸如由处理器执行的软件/计算机指令)来实现，并且在本文所标识的元素可以是某类型的可编程处理器(诸如DSP)、可编程数字逻辑(例如，FPGA、可擦除可编程只读存储器(EPROM)、电可擦除可编程ROM(EEPROM)、或包含数字逻辑、软件、代码、电子指令的ASIC，或它们的任何适合的组合。
注意，上文参考附图论述的活动能应用于任何涉及到信号处理的集成电路，尤其是那些能够执行专门的软件程序或算法的信号处理，其中一些可与处理数字化实时数据相关联。一些实施方案可以涉及到多DSP信号处理、浮点处理、信号/控制处理、固定函数处理、微控制器应用等。在一些背景中，本文论述的特征能够应用于医疗系统、科学仪器、无线和有线通信、雷达、工业过程控制、音频和视频装备、电流感测、仪器(其可能高度精确)以及其它数字处理系统。而且，上文论述的一些实施方案能够以用于医疗成像、患者监视、医疗仪器和家庭健康护理的数字信号处理技术来提供。这可以包括肺监视器，加速度计，心脏速率监视器，起搏器等。其它应用可以涉及到用于安全系统(例如，稳定控制系统、驾驶员辅助系统、制动系统、信息娱乐与任何类型的内部应用)的汽车技术。此外，动力系系统(例如，在混合与电动车辆中)能够在电池监视、控制系统、报告控制、维护活动等中使用高精度数据转换产品。在其它另外的示例方案中，本公开的教导能够应用于包括帮助驱动生产力、能量效率和可靠性的过程控制系统的工业市场中。在消费者应用中，上述的信号处理电路的教导能够用于图像处理、自动聚焦和图像稳定(例如，用于数字静像照相机、摄像录像机等)。其它消费者应用可以包括用于家庭影院系统、DVD记录仪和高清电视机的音频和视频处理器。还有其它的消费者应用可涉及到先进触摸屏控制器(例如，用于任何类型的便携式媒体设备)。因此，该技术可以容易地作为智能手机、平板设备、安全系统、PC、游戏技术、虚拟现实、模拟训练等的部分。
本文列出的规格、尺寸和关系仅为了示例以及仅为了教导的目的而提供。这些中的每一个可以大幅地改变，而不偏离本公开的精神或随附权利要求书的范围。规格仅适用于非限制实施例，并且因此，它们应当这样解释。在前面的说明中，已经参考特定的处理器和/或组件布置描述了示例性的实施方案。可以对这些实施方案做出各种修改和改变，而不偏离随附权利要求的范围。因此，说明书和附图在示例性而不是限制的含义上考量。
注意，通过本文提供的若干实施例，根据两个、三个、四个、或更多的处理组件描述了相互作用。然而，这仅为了清晰且仅为了示例的目的而做出。应当理解，该系统能够按任何适合的方式进行结合。沿着类似的设计替选项，图中的任何图示的组件、模块、电路和元件可以组合在各种可能的构造中，全部都明确在本说明书的宽泛范围内。在一些情况下，通过仅参考有限数量的电气元件，可能更容易描述给定流程集合的一个以上的功能。应当理解，图的处理组件及其教导易于进行缩放并且能够适应大量的组件以及更加复杂/精细化的布置和配置。因此，提供的实施例不应限制范围或抑制可能应用于许多其它体系结构的处理系统和/或组件的宽泛教导。
此外，注意的是，提到包含在“一个实施方案”、“示例性实施方案”、“实施方案”、“另一实施方案”、“一些实施方案”、“各实施方案”、“其它实施方案”、“替选实施方案”等中的各种特征(例如，元件、结构、模块、组件、步骤、操作、特性等)旨在表示任何这样的特征包含在本公开的一个或多个实施方案内，但是可以或者可以不一定组合在同一实施方案中。进一步注意，“耦合到…”和“与…耦合”在本文可互换地使用，并且提到一个特征“耦合到另一特征”和“与另一特征耦合”包括任何通信耦合部件、电耦合部件、机械耦合部件、其它耦合部件或者利于本文描述的特征功能和操作的这些部件的组合，诸如安全校验机制。
本领域技术人员可以确定若干其它改变、替代、变型例、改动以及修改，并且意在本公开涵盖落入随附权利要求书的范围内的所有这样的改变、替代、变型例、改动以及修改。为了辅助美国专利商标局(USPTO)，以及另外地在该申请中发布的任何专利的任何读者解释随附的权利要求书，申请人希望提请注意的是，申请人：(a)不意在任何随附权利要求书在其递交日时存在时援引35U.S.C.部分112的第六(6)段，除非在特定权利要求书中具体使用了用语“用于…的手段”或“用于…的步骤”；以及(b)不意在说明书中的任何陈述以没有反映在随附权利要求书中的任何方式限制本公开。
其它的注释、实施例和实现方式
提供了可以包括将来自调试触发器接口的非调试域系统复位请求发布到复位控制单元的部件的系统，使得调试触发器接口触发复位控制单元以复位非调试域。在各实现中，系统可包括用于在调试触发器接口与复位控制单元之间限定非调试域系统复位请求通道的部件，用于配置调试触发器接口触发复位控制单元复位非调试域的部件，和/或用于监测非调试域系统复位的状况的部件。在这些实例中“用于…的部件”可包括(但不限于)使用本文论文的任何适合的组件，以及任何适合的软件、电路系统、集线器、计算机代码、逻辑、算法、硬件、控制器、接口、链路、总线、通信路径等。在各实现中，系统包括存储器，存储器包含指令，当被执行时，指令使得系统执行本文论述的任何活动。

Claims (20)

1.片上系统，包括：
复位控制单元，其配置为复位非调试域；以及
调试域，其包括与所述复位控制单元连接的调试触发器接口，其中所述调试触发器接口配置为触发所述复位控制单元以复位所述非调试域。
2.如权利要求1所述的片上系统，其中所述调试触发器接口具有与所述复位控制单元的非调试域系统复位请求连接的触发器输出。
3.如权利要求2所述的片上系统，其中所述触发器输出经由反相器连接到所述非调试域系统复位请求。
4.如权利要求1所述的片上系统，其中所述调试触发器接口进一步配置为监测所述非调试域系统复位的状况。
5.如权利要求4所述的片上系统，其中所述调试触发器接口具有与所述复位控制单元的非调试域系统复位状况连接的触发器输入。
6.如权利要求5所述的片上系统，其中所述触发器输入经由反相器连接到所述非调试域系统复位状况。
7.如权利要求1所述的片上系统，其中所述调试触发七节课包括配置为使得所述调试触发器接口发布非调试域系统复位请求到所述复位控制单元的应用触发器寄存器。
8.如权利要求1所述的片上系统，其中所述调试触发器接口包括应用触发器输入状况寄存器，其配置为指示从所述复位控制单元接收到的所述非调试域系统复位的状况。
9.如权利要求1所述的片上系统，其中所述调试触发器接口包括应用脉冲寄存器，所述应用脉冲寄存器配置为使得所述调试触发器接口在限定时间内发布非调试域系统复位请求到所述复位控制单元。
10.用于实现系统的非调试域系统复位的方法，其中所述系统包括与复位控制单元连接的调试触发器接口，所述方法包括：
将来自所述调试触发器接口的非调试域系统复位请求发布到所述复位控制单元，使得所述调试触发器接口触发所述复位控制单元以复位所述系统的非调试域。
11.如权利要求10所述的方法，其中所述非调试域系统复位请求是从与所述复位控制单元的非调试域系统复位请求连接的所述调试触发器接口的触发器输出发布的。
12.如权利要求11所述的方法，进一步包括使得发布到所述复位控制单元的非调试域系统复位请求反相。
13.如权利要求10所述的方法，其中所述调试触发器接口包括应用触发器寄存器，并且所述调试触发器接口基于所述应用触发器寄存器的状态来发布所述非调试域系统。
14.如权利要求10所述的方法，进一步包括通过所述调试触发器接口来监测非调试域系统复位状况。
15.如权利要求14所述的方法，其中所述监测包括观察与所述复位控制单元的非调试域系统复位状况连接的调试触发器接口的触发器输入的状况。
16.如权利要求15所述的方法，进一步包括使得通过所述触发器输入从所述复位控制单元接收到的非调试域系统复位状况信号反相。
17.如权利要求14所述的方法，其中所述调试触发器接口包括应用触发器输入状况寄存器，并且所述调试触发器接口基于从所述复位控制单元接收到的非调试域系统复位状况来设定所述应用触发器输入状况寄存器的状态。
18.编码有包含用于执行的代码的逻辑的非暂态介质，并且当通过处理器执行代码时，所述代码运行以执行包括如下的操作：
限定调试触发器接口与复位控制单元之间的非调试域系统服务请求通道；以及
配置所述调试触发器接口以触发所述复位控制单元复位所述非调试域。
19.如权利要求18所述的非暂态介质，所述操作进一步包括监测所述非调试域系统复位的状况。
20.如权利要求19所述的非暂态介质，所述操作进一步包括：
设定应用触发器寄存器的状态以使所述调试触发器接口发布非调试域系统复位请求到所述复位控制单元；以及
轮询应用触发器输入状况寄存器的状态，其中所述应用触发器寄存器的状态基于从所述复位控制单元接收到的非调试域系统复位状况。
CN201610351315.XA 2015-05-26 2016-05-25 用于非调试域系统复位的调试触发器接口 Pending CN106201809A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/721,152 US20160349326A1 (en) 2015-05-26 2015-05-26 Debug trigger interface for non-debug domain system reset
US14/721,152 2015-05-26

Publications (1)

Publication Number Publication Date
CN106201809A true CN106201809A (zh) 2016-12-07

Family

ID=56320578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610351315.XA Pending CN106201809A (zh) 2015-05-26 2016-05-25 用于非调试域系统复位的调试触发器接口

Country Status (5)

Country Link
US (1) US20160349326A1 (zh)
JP (1) JP2016224943A (zh)
CN (1) CN106201809A (zh)
DE (1) DE102016109298A1 (zh)
GB (1) GB2539788A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324493A (zh) * 2018-12-13 2020-06-23 展讯通信（上海）有限公司 针对处理器板级调试的开发系统及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10979044B2 (en) 2019-03-14 2021-04-13 Infineon Technologies Ag Chip reset via communication interface terminals

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6857084B1 (en) * 2001-08-06 2005-02-15 Lsi Logic Corporation Multiprocessor system and method for simultaneously placing all processors into debug mode
US7681078B2 (en) * 2007-05-18 2010-03-16 Freescale Semiconductor, Inc. Debugging a processor through a reset event
US8161328B1 (en) * 2010-05-27 2012-04-17 Western Digital Technologies, Inc. Debugger interface
CN102467209A (zh) * 2010-11-01 2012-05-23 飞思卡尔半导体公司 退出低功耗模式时的调试器恢复
CN103176576A (zh) * 2011-12-26 2013-06-26 联芯科技有限公司 一种片上系统的复位控制系统及方法
US8694830B2 (en) * 2010-12-09 2014-04-08 Apple Inc. Debug registers for halting processor cores after reset or power off

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153007A (ja) * 1995-11-29 1997-06-10 Fujitsu Ltd バスインタフェース装置
US5689516A (en) * 1996-06-26 1997-11-18 Xilinx, Inc. Reset circuit for a programmable logic device
JP2001134461A (ja) * 1999-11-05 2001-05-18 Fujitsu Ltd リセット制御システムおよび方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6857084B1 (en) * 2001-08-06 2005-02-15 Lsi Logic Corporation Multiprocessor system and method for simultaneously placing all processors into debug mode
US7681078B2 (en) * 2007-05-18 2010-03-16 Freescale Semiconductor, Inc. Debugging a processor through a reset event
US8161328B1 (en) * 2010-05-27 2012-04-17 Western Digital Technologies, Inc. Debugger interface
CN102467209A (zh) * 2010-11-01 2012-05-23 飞思卡尔半导体公司 退出低功耗模式时的调试器恢复
US8694830B2 (en) * 2010-12-09 2014-04-08 Apple Inc. Debug registers for halting processor cores after reset or power off
CN103176576A (zh) * 2011-12-26 2013-06-26 联芯科技有限公司 一种片上系统的复位控制系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111324493A (zh) * 2018-12-13 2020-06-23 展讯通信（上海）有限公司 针对处理器板级调试的开发系统及方法
CN111324493B (zh) * 2018-12-13 2022-10-28 展讯通信（上海）有限公司 针对处理器板级调试的开发系统及方法

Also Published As

Publication number Publication date
GB201608710D0 (en) 2016-06-29
JP2016224943A (ja) 2016-12-28
DE102016109298A1 (de) 2016-12-01
GB2539788A (en) 2016-12-28
US20160349326A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
US7152186B2 (en) Cross-triggering of processing devices
CN104933370B (zh) 安全意识主机的系统和方法
US20110078350A1 (en) Method for generating multiple serial bus chip selects using single chip select signal and modulation of clock signal frequency
US8074131B2 (en) Generic debug external connection (GDXC) for high integration integrated circuits
CN104375915A (zh) 一种利用服务器主板bmc和cpld交互快速诊断主板时序的方法
US10078113B1 (en) Methods and circuits for debugging data bus communications
CN104272271B (zh) 具有指令跟踪能力的处理器装置
CN110399324A (zh) 中断转换器及中断转换方法
CN104050028A (zh) 用于触发和跟踪初级可调节结构内的片上系统结构事务的方法和装置
US8751744B2 (en) Integrated circuit comprising trace logic and method for providing trace information
CN103246588A (zh) 一种自校验串行总线控制器和自校验串行总线实现方法
CN106201809A (zh) 用于非调试域系统复位的调试触发器接口
CN104678982A (zh) 使用独立控制模块进行测试的测试装置及其方法
US20190073291A1 (en) Instruction generation based on selection or non-selection of a special command
CN108153624B (zh) 适用于ngff插槽的测试电路板
US20130080748A1 (en) Multi-processor data processing system having synchronized exit from debug mode and method therefor
US9442819B2 (en) Method and apparatus for storing trace data
CN105183954A (zh) 一种基于pxi的串行总线健康监测平台
US20220147097A1 (en) Synchronization signal generating circuit, chip and synchronization method and device, based on multi-core architecture
CN107481595B (zh) Fpga实验板调试系统
US9581643B1 (en) Methods and circuits for testing partial circuit designs
CN104572515A (zh) 跟踪模块、方法、系统和片上系统芯片
TWI729611B (zh) 電源時序的可視化系統
CN201903876U (zh) 支持外部自动测试设备的电路板
CN112100691A (zh) 一种硬件调试接口的保护方法、保护系统及可编程控制器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20161207