CN111324493B - 针对处理器板级调试的开发系统及方法 - Google Patents

Abstract

本发明提供一种针对处理器板级调试的开发系统及方法。所述系统包括调试器工具和调试接入端口DAP，其中，所述DAP，与所述调试器工具连接，且通过高级外设总线APB访问处理器中与调试相关的寄存器；所述调试器工具，用于通过所述DAP直接将处理器内部的状态读出到上位机；所述处理器包括多个处理器核和一个二级缓存控制L2C模块，每个处理器核包括取指单元IFU模块、数据处理单元DPU模块、读写处理单元LSU模块和内存管理单元MMU模块，可利用的域分别分布到处理器核的模块内以及L2C模块内。本发明能够高效地定位处理器内的硬件问题，且面积极小，易于实现。

Description

针对处理器板级调试的开发系统及方法

技术领域

本发明涉及处理器设计技术领域，尤其涉及一种针对处理器板级调试的开发系统及方法。

背景技术

随着芯片制造工艺的不断升级和市场需求不断的提高，芯片的设计复杂度越来越大，工作频率越来越高。芯片在流片后，不可避免的都会出现一些功能性的问题。仅从测试的结果分析可能出现的硬件问题，是几乎不可能做到的事情。尤其是对于处理器来说，更是这样。虽然处理器架构会定义一些Debug的功能，但是这些功能起作用的前提是处理器没有硬件问题，它们所要Debug的对象是软件而非硬件。如果硬件自身出了问题，这些功能就没有用处了。

目前，ARM公司在其最新的处理器上提出了ELA(Embedded Logic Analyzer，嵌入式逻辑分析仪)的方法，其能够通过触发事件将处理器内部的信号存储在SRAM(StaticRandom Access Memory，静态随机存取存储器)中。这个方案有两方面缺点：一是ELA的面积较大，而且对处理器的时序收敛及后端布局布线都会造成一定的障碍；二是需要精确知道触发条件，这个在实际的Silicon Debug(板级调试)中是不容易做到的事情。因此实际项目中有效利用率并不高。

发明内容

本发明提供的针对处理器板级调试的开发系统及方法，能够高效地定位处理器内的硬件问题，且面积极小，易于实现。

第一方面，本发明提供一种针对处理器板级调试的开发系统，所述系统包括调试器工具和调试接入端口DAP，其中，

所述DAP，与所述调试器工具连接，且通过高级外设总线APB访问处理器中与调试相关的寄存器；

所述调试器工具，用于通过所述DAP直接将处理器内部的状态读出到上位机；

所述处理器包括多个处理器核和一个二级缓存控制L2C模块，每个处理器核包括取指单元IFU模块、数据处理单元DPU模块、读写处理单元LSU模块和内存管理单元MMU模块，可利用的域分别分布到处理器核的模块内以及L2C模块内。

可选地，所述DPU模块，用于管理处理器核内指令的执行过程；

所述IFU模块，用于管理处理器核内指令的取指操作，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集IFU内对板级调试的重要信号，生成IFU AuxiliaryDebug Registers；

所述LSU模块，用于管理处理器核内Load/Store指令的执行过程，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集LSU内对板级调试的重要信号，生成LSUAuxiliary Debug Registers；

所述MMU模块，用于管理处理器核内页表转换过程，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集MMU内对板级调试的重要信号，生成MMU AuxiliaryDebug Registers。

可选地，所述L2C模块包括CTI模块和L2C Auxiliary Debug Registers模块，其中，

所述CTI模块，用于产生触发事件，包含ARMv8-A架构已定义的CTI OldRegisters，但包含自定义域；

所述L2C Auxiliary Debug Registers模块，用于利用CTI的自定义域，收集L2C内对板级调试的重要信号。

可选地，所述DPU模块包括DBG Old Registers模块、PMU Old Registers模块和Auxiliary Debug Registers模块，其中，

所述DBG Old Registers模块，是ARMv8-A架构已定义的DBG相关的寄存器，不包含自定义域；

所述PMU Old Registers模块，是ARMv8-A架构已定义的PMU相关的寄存器，不包含自定义域；

所述Auxiliary Debug Registers模块，利用DBG寄存器和PMU寄存器中部分的自定义域，收集DPU模块内对板级调试的重要信号。

第二方面，本发明提供一种针对处理器板级调试的开发方法，包括：

配置调试器工具，通过地址选择处理器内相关的寄存器；

调试器工具将指令传递给调试接入端口后，通过调试接入端口选择处理器内相应的32-bit寄存器；

将处理器内2-bit寄存器的结果通过调试接入端口返回给调试器工具。

第三方面，本发明提供一种针对处理器板级调试的开发系统，处理器的处理器核包括JTAG控制模块以及IFU、DPU、LSU和MMU组成模块，其中，

所述JTAG控制模块包括测试访问端口TAP和JTAG链，通过JTAG链，将处理器核内重要的信号读出来；

所述JTAG控制模块，基于标准的JTAG协议，内部实现了状态机、DR寄存器及IR寄存器，DR寄存器用于保存所要导出的信号，IR寄存器用于选择导出哪些信号；

所述IFU、DPU、LSU和MMU组成模块，分别将其内部重要信号分成以32-bit宽为单位的多组，通过复用器输出给JTAG链；

处理器核内的JTAG接口与处理器核外的SoC上的JTAG相连，最终将调试信号导出到芯片外。

第四方面，本发明提供一种针对处理器板级调试的开发系统，处理器的处理器核包括总线接口单元和多个系统寄存器，其中，

所述总线接口单元，用于与外界进行交互，在其与外界接口上有读地址、读请求类型、写地址和写请求类型信号；

第一自定义系统寄存器，设定读地址区间的最低地址；

第二自定义系统寄存器，设定读地址区间的最高地址；

第三自定义系统寄存器，当读地址在所述第一自定义系统寄存器和所述第二自定义系统寄存器区间时，抓取读请求的类型；

第四自定义系统寄存器，设定写地址区间的最低地址；

第五自定义系统寄存器，设定写地址区间的最高地址；

第六自定义系统寄存器，当写地址在所述第四自定义系统寄存器和所述第五自定义系统寄存器区间时，抓取写请求的类型。

可选地，读请求类型和写请求类型的寄存器不能够复位。

可选地，读请求类型和写请求类型寄存器设置有抓取标志位，所述标志位在每次设置地址寄存器时自动清零，在抓取所要监测的地址时置为1。

本发明实施例提供的针对处理器板级调试的开发系统及方法，在处理器设计中加入板级调试辅助设计，为处理器流片后提供高效的调试手段，能够帮助定位处理器内的硬件问题，尤其对于死锁及存储器异常访问有较大帮助。本发明提出的方法易于实现，面积较小，对于处理器的时序收敛及布局布线影响不大。本发明提出的方法能够直接结合芯片的调试器工具，方便调试。

附图说明

图1为本发明一实施例针对处理器板级调试的开发系统的结构示意图；

图2为本发明另一实施例针对处理器板级调试的开发系统的结构示意图；

图3为本发明再一实施例针对处理器板级调试的开发系统的结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例提供的针对处理器板级调试的开发系统及方法，包含了几种不同的子方法。下面对这些子方法分别进行阐述。

(1)利用Architecture Debug寄存器的自定义域来监测处理器内部状态

ARMv8-A架构定义了Architecture Debug的架构框架，其中定义了ExternalDebug(DBG)寄存器、Performance Monitor Unit(PMU，性能监控单元)寄存器和CrossTrigger Interface(CTI，交叉触发接口)寄存器等。架构上对于这些寄存器的一些域定义为IMPLEMENTATION DEFINED(自定义)，意味着可以自行定义，可以利用的数量如表1所示(以单处理器核为单位)。

表1

寄存器	数量
		PMU	224x32-bit＝7168-bit
DBG	96x32-bit＝3072-bit
		CTI	32x32-bit＝1024-bit

可以利用这些域监测处理器内部的信号。并且，可以利用现有的Debugger Tool(调试器工具)直接将处理器内部的状态读出到上位机，结构框图如图1所示。一般情况下，处理器会由多个Core(处理器核)和一个L2C(二级缓存控制模块)组成，为了便于阐述，图1中仅包含了一个Core和L2C，将Core分成IFU(Instruction Fetch Unit，取指单元)、DPU(Data Processing Unit，数据处理单元)、LSU(Load/Store Unit，读写处理单元)和MMU(Memory Management Unit，内存管理单元)四个模块。然后将可以利用的域分别分布到Core内模块内和L2C内。

DPU模块101，主要负责管理Core内指令的执行过程，本身包含了DBG OldRegisters模块102和PMU Old Registers模块103。在加入辅助调试设计后，又包含了Auxiliary Debug Registers模块104。

DBG Old Registers模块102，是ARMv8-A架构已定义的DBG相关的寄存器，不包含IMPLEMENTATION DEFINED域。

PMU Old Registers模块103，是ARMv8-A架构已定义的PMU相关的寄存器，不包含IMPLEMENTATION DEFINED域。

Auxiliary Debug Registers模块104，利用DBG寄存器和PMU寄存器中部分的IMPLEMENTATION DEFINED的域，收集DPU模块内对板级调试的重要信号。

IFU模块105，负责管理Core内指令的取指操作，将DBG相关的寄存器和PMU寄存器中部分的IMPLEMENTATION DEFINED域分布其中，收集IFU内对板级调试的重要信号，生成IFU Auxiliary Debug Registers(辅助调试寄存器)。

LSU模块106，负责管理Core内Load/Store指令执行过程，将DBG相关的寄存器和PMU寄存器中部分的IMPLEMENTATION DEFINED域分布其中，收集LSU内对板级调试的重要信号，生成LSU Auxiliary Debug Registers。

MMU模块107，负责管理Core内页表转换过程，将DBG相关的寄存器和PMU寄存器中部分的IMPLEMENTATION DEFINED域分布其中，收集MMU内对板级调试的重要信号，生成MMUAuxiliary Debug Registers。

CTI模块108，负责产生Debug Trigger(触发事件)，本身包含了ARMv8-A架构已定义的CTI Old Registers，但不包含IMPLEMENTATION DEFINED域。

L2C Auxiliary Debug Registers模块109，是利用CTI的IMPLEMENTATIONDEFINED域，收集L2C内对板级调试的重要信号。之所以让L2C选择CTI的寄存器，原因是CTI一般都与L2C在一个Power Domain(电源域)下。

DAP模块110，是标准的Debug Access Port(调试接入端口)，一方面可以连接Debugger tool，另一方面可以通过APB(Advanced Peripheral Bus，高级外设总线)访问Debug相关的寄存器。

Debugger tool模块111，其可为通用的调试工具，比如目前常用的Trace-32和DS-5等。

进行板级调试的步骤如下所示：

首先，配置Debugger tool，通过地址选择相关的寄存器。

然后，Debugger tool将指令传递给DAP，通过DAP选择相应的32-bit寄存器。

最后，将32-bit寄存器的结果通过DAP返回给Debugger。

(2)利用JTAG，将处理器内部重要信号导出的方法

在Core内部集成TAP(Test Access Port，测试访问端口)控制器，通过JTAG链，将Core内重要的信号读出来，结构图如图2所示。

JTAG Control模块301，基于标准的JTAG协议，内部实现了状态机、DR寄存器及IR寄存器。DR寄存器用来保存所要导出的信号，IR寄存器用来选择导出哪些信号。

IFU、DPU、LSU和MMU组成模块302，分别将其内部重要信号分成以32-bit宽为单位的几组，通过MUX输出给JTAG链。

Core内的JTAG接口可以与Core外的SoC上的JTAG相连，最终可以将Debug信号导出到芯片外。

(3)抓取处理器内部Speculative Memory访问的方法

Speculative执行是处理器设计中常用的方法，能够显著提升处理器的性能。但是Speculative Memory访问，有可能会访问到系统上不允许访问的区域，这样会造成不可预知的问题。为了能够快速定位此类问题，可以在处理器内定义一些系统寄存器，可以设定要监测的区域地址范围，和记录访问这段地址空间请求的详细信息。具体在Core内的实现访问如图3所示。

Bus Interface Unit模块401，是Core内与外界进行交互的总线接口模块，在其与外界接口上有读地址、读请求类型、写地址和写请求类型等信号。

Sys Reg0自定义系统寄存器402，设定读地址区间的最低地址。

Sys Reg1自定义系统寄存器403，设定读地址区间的最高地址。

Sys Reg2自定义系统寄存器404，如果读地址在402和403区间，则抓取读请求的类型，如表2所示。此寄存器在捕捉到所监测地址后，只能被更新一次。

表2

Sys Reg3自定义系统寄存器405，设定写地址区间的最低地址。

Sys Reg4自定义系统寄存器406，设定写地址区间的最高地址。

Sys Reg5自定义系统寄存器407，如果写地址在405和406区间，则抓取写请求的类型，如表3所示。此寄存器在捕捉到所监测地址后，只能被更新一次。

表3

自定义的系统寄存器设计需要遵循如下的原则：

1、读请求类型和写请求类型的寄存器不能够复位。这样可以在系统hang住时，通过复位处理器来获得读写请求类型。

2、请求类型和写请求类型寄存器要设置抓取标志位。此标志位在每次设置地址寄存器时会自动清零，在抓取所要监测的地址时置为1。

本发明实施例提供的针对处理器板级调试的开发系统及方法，在处理器设计中加入板级调试辅助设计，为处理器流片后提供高效的调试手段，能够帮助定位处理器内的硬件问题，尤其对于死锁及存储器异常访问有较大帮助。本发明提出的方法易于实现，面积较小，对于处理器的时序收敛及布局布线影响不大。本发明提出的方法能够直接结合芯片的调试器工具，方便调试。

本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (5)

1.一种针对处理器板级调试的开发系统，其特征在于，所述系统包括调试器工具和调试接入端口DAP，其中，

所述DAP，与所述调试器工具连接，且通过高级外设总线APB访问处理器中与调试相关的寄存器；

所述调试器工具，用于通过所述DAP直接将处理器内部的状态读出到上位机；

所述处理器包括多个处理器核和一个二级缓存控制L2C模块，每个处理器核包括取指单元IFU模块、数据处理单元DPU模块、读写处理单元LSU模块和内存管理单元MMU模块，可利用的域分别分布到处理器核的模块内以及L2C模块内。

2.根据权利要求1所述的系统，其特征在于，所述DPU模块，用于管理处理器核内指令的执行过程；

所述IFU模块，用于管理处理器核内指令的取指操作，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集IFU内对板级调试的重要信号，生成IFU AuxiliaryDebugRegisters；

所述LSU模块，用于管理处理器核内Load/Store指令的执行过程，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集LSU内对板级调试的重要信号，生成LSUAuxiliary Debug Registers；

所述MMU模块，用于管理处理器核内页表转换过程，将DBG相关的寄存器和PMU寄存器中部分的自定义域分布其中，收集MMU内对板级调试的重要信号，生成MMU AuxiliaryDebugRegisters。

3.根据权利要求1或2所述的系统，其特征在于，所述L2C模块包括CTI模块和L2CAuxiliary Debug Registers模块，其中，

所述CTI模块，用于产生触发事件，包含ARMv8-A架构已定义的CTI Old Registers，但包含自定义域；

所述L2C Auxiliary Debug Registers模块，用于利用CTI的自定义域，收集L2C内对板级调试的重要信号。

4.根据权利要求3所述的系统，其特征在于，所述DPU模块包括DBG Old Registers模块、PMU Old Registers模块和Auxiliary Debug Registers模块，其中，

所述DBG Old Registers模块，是ARMv8-A架构已定义的DBG相关的寄存器，不包含自定义域；

所述PMU Old Registers模块，是ARMv8-A架构已定义的PMU相关的寄存器，不包含自定义域；

所述Auxiliary Debug Registers模块，利用DBG寄存器和PMU寄存器中部分的自定义域，收集DPU模块内对板级调试的重要信号。

5.一种针对处理器板级调试的开发方法，基于权利要求1-4任一项所述的针对处理器板级调试的开发系统，其特征在于，包括：

配置调试器工具，通过地址选择处理器内相关的寄存器；

调试器工具将指令传递给调试接入端口后，通过调试接入端口选择处理器内相应的32-bit寄存器；

将处理器内2-bit寄存器的结果通过调试接入端口返回给调试器工具。

Images