JP2009054031A - リセット制御装置 - Google Patents

Abstract

【課題】回路全体のリセット動作時の消費電力を低減する。
【解決手段】リセット制御装置は、複数の回路部を有し、この回路部に対してリセットを順に行うリセット制御装置であって、回路部の中から選択された対象回路部のリセットを指示するシーケンサ２０と、このシーケンサの指示に従い対象回路部のリセット信号を選択し、このリセット信号を対象回路部に供給するセレクタ２２と、対象回路部の番号をカウントする回路選択カウンタ２３と、回路部毎に規定されたリセットサイクル数を格納するリセットサイクルテーブル２４と、対象回路部のリセット制御中のクロック数をカウントし、このクロック数が対象回路部のリセットサイクル数に達したことをシーケンサに通知するリセットサイクルカウンタ２５とを具備する。
【選択図】 図１

Description

本発明は、複数のグループに分割された回路部に対してリセット制御を順に行うリセット制御装置に関する。

近年のＬＳＩは、低消費電力化により、動作時の消費電力がかなり低く抑えられている。これは、ＬＳＩに実装されている回路の中で本当に必要な部分のみを動作させ、不要な部分の回路の動作を止めることによって実現している。回路の動作を止める方法としては、その部分の電源を切る手法やその部分のクロックの供給を止める方法などがある。この機能によりＬＳＩ全体の消費電力が低く抑えられるため、ＬＳＩへ供給する電力を低減することができる。しかし、リセット時には、実装されている全ての回路を動作させて初期状態（リセット）にする必要がある。この時は、全ての回路が同時に動作するので、その動作に必要な電力は通常動作時に低く抑えられた消費電力よりも大きくなる。

これを回避するために、ＬＳＩ内の回路を複数の回路ブロックに分割し、各回路ブロックに対してリセットを順次行う方法が知られている（例えば、特許文献１参照）。この場合、全ての回路を同時に動作させないため、リセット動作に必要なピーク電力を抑制することができる。

しかしながら、従来のリセット制御では、全ての回路ブロックに対して、一律のリセットサイクル数の信号を供給している。すなわち、各回路ブロックの性能に応じた信号供給が行われていないため、各回路ブロックのリセットにあたり必要以上の信号供給が行われる場合が生じていた。このため、回路ブロック全体のリセット動作時の消費電力が低減できないという問題があった。
特開２００４−１１０７１８号公報

本発明は、回路全体のリセット動作時の消費電力を低減することが可能なリセット制御装置を提供する。

本発明の一態様によるリセット制御装置は、複数の回路部を有し、前記回路部に対してリセットを順に行うリセット制御装置であって、前記回路部の中から選択された対象回路部のリセットを指示するシーケンサと、前記シーケンサの指示に従い前記対象回路部のリセット信号を選択し、前記リセット信号を前記対象回路部に供給するセレクタと、前記対象回路部の番号をカウントする回路選択カウンタと、前記回路部毎に規定されたリセットサイクル数を格納するリセットサイクルテーブルと、前記対象回路部のリセット制御中のクロック数をカウントし、前記クロック数が前記対象回路部の前記リセットサイクル数に達したことを前記シーケンサに通知するリセットサイクルカウンタとを具備する。

本発明によれば、回路全体のリセット動作時の消費電力を低減することが可能なリセット制御装置を提供できる。

本発明の実施の形態を以下に図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

［１］第１の実施形態
第１の実施形態は、リセット制御部に対象回路部毎に指定されたリセットサイクル数を格納するリセットサイクルテーブルを設けることで、リセットサイクル数の対象回路部毎の制御が可能となっている。

［１−１］リセット制御装置の構成
図１は、本発明の第１の実施形態に係るリセット制御装置の概略的な構成図を示す。以下に、本実施形態に係るリセット制御装置の全体の構成について説明する。

図１に示すように、リセット制御装置１は、クロック制御部１０、リセット制御部２０、対象回路部３０ｎ（ｎ＝０、１、２、…）を備えている。

対象回路部３０ｎは、ＬＳＩ内に実装されている複数の回路をリセット（初期化）する単位毎に分割して形成されたものである。本実施形態は、幾つかに分割した対象回路部３０ｎに対し順番にリセットを行う。対象回路部３０ｎは、通常動作時にクロック信号の供給されるグループ（機能ブロック）単位で分割するのが効率的であるが、リセット時の消費電力の均一化を図るためにフリップフロップ（ＦＦ）の数がほぼ等しくなるように分割してもよい。

リセット制御部２０は、外部からリセット入力信号ＲＳＴｉｎが入ると対象回路部３０ｎに対して順番にリセット信号ＲＳＴ３０ｎを供給する。これと同時に、クロック制御部１０は、外部からクロック入力信号ＣＬＫｉｎが入ると対象回路部３０ｎに対して順番にクロック信号ＣＬＫ３０ｎを供給する。

［１−２］リセット制御部の構成
図２は、本発明の第１の実施形態に係るリセット制御部の具体的な構成図を示す。以下に、本実施形態に係るリセット制御部の具体的な構成について説明する。

図２に示すように、リセット制御部２０は、シーケンサ２１、セレクタ２２、回路選択カウンタ２３、リセットサイクルテーブル２４、リセットサイクルカウンタ２５を備えている。

シーケンサ２１は、リセットを行う対象回路部３０ｎに対するリセットを指示する。セレクタ２２は、シーケンサ２１の指示に従って、対象回路部３０ｎのリセット信号ＲＳＴ３０ｎを選択し、このリセット信号ＲＳＴ３０ｎを対象回路部３０ｎに供給する。回路選択カウンタ２３は、リセットを行う対象回路部３０ｎの番号ｎをカウントする。

リセットサイクルテーブル２４は、対象回路部３０ｎ毎に規定されたリセットサイクル数を格納する。リセットサイクルカウンタ２５は、対象回路部３０ｎのリセット制御中のクロック数をカウントし、このクロック数がリセットサイクルテーブル２４に格納されたリセットサイクル数に達したことをシーケンサ２１に通知する。

［１−３］リセットサイクルテーブルの内容
図３は、本発明の第１の実施形態に係るリセットサイクルテーブルの内容を示す。以下に、本実施形態に係るリセットサイクルテーブルの内容の一例について説明する。

図３に示すように、リセットサイクルテーブル２４は、対象回路部３０ｎ（ｎ＝回路選択カウンタ値）毎にリセットサイクル数の数値を保持している。このようなリセットサイクルテーブル２４は、回路選択カウンタ値をアドレスとするＲＯＭを用いれば、容易に構成できる。ここで、回路選択カウンタ値ｎは、回路選択カウンタ２３のカウンタ値として示されている。リセットサイクル数は、リセットサイクルカウンタ２５が対象回路部３０ｎのリセット制御中のクロック数をカウントするときの規定値として使用する。

本図では、対象回路部３００のリセットサイクル数は４、対象回路部３０１のリセットサイクル数は１０、対象回路部３０２のリセットサイクル数は６であることを示している。

［１−４］リセット制御の動作
図１乃至図３を用いて、本実施形態に係るリセット制御の具体的な動作について以下に説明する。

まず、リセット入力信号ＲＳＴｉｎがリセット制御部２０内のシーケンサ２１に入力されると、シーケンサ２１が動作を開始する。シーケンサ２１は、外部のクロック制御部１０とセレクタ２２に対して、回路選択カウンタ２３の示す回路（最初は対象回路部３００）へのリセットを指示する。このシーケンサ２１の指示により、セレクタ２２は対象回路部３００に対応するリセット信号ＲＳＴ３００を出力し、クロック制御部１０も対象回路部３００に対応するクロック信号ＣＬＫ３００の供給を開始する。

この時同時に、シーケンサ２１は、リセットサイクルカウンタ２５に対して、クロック数のカウントの開始を指示する。ここで、リセットサイクルカウンタ２５は、回路選択カウンタ２３の示すカウンタ値をもとにリセットサイクルテーブル２４を引き、対象回路部３０ｎ毎に定められたリセットサイクル数を知る。つまり、最初の対象回路部３００のカウンタ値ｎは０であるので、このカウンタ値をもとにリセットサイクル数が４であることを知る。そして、リセットサイクルカウンタ２５は、リセットサイクルテーブル２４で指定されたリセットサイクル数までクロック数をカウントし、シーケンサ２１へ通知する。本例の場合、対象回路部３００のリセットサイクル数は４であるため、対象回路部３００のクロック数が４に達すると、その旨をリセットサイクルカウンタ２５がシーケンサ２１に通知する。

リセットサイクルカウンタ２５からの通知を受けたシーケンサ２１は、クロック制御部１０とセレクタ２２に対して、対象回路部３００へのリセット解除を指示する。セレクタ２２は、リセット信号ＲＳＴ３００の出力を停止し、クロック制御部１０も対象回路部３００へのクロック信号ＣＬＫ３００の供給を停止する。その後、シーケンサ２１は、回路選択カウンタ２３のカウンタ値をインクリメントして、次の回路である対象回路部３０１へのリセットを指示する。以降、同様に回路選択カウンタ２３が最後の対象回路部３０ｎをカウントするまで、順番に繰り返す。

［１−５］リセット動作のタイミング
図４は、本発明の第１の実施形態に係るリセット動作のタイミングチャートを示す。以下に、本実施形態に係るリセット動作のタイミングについて説明する。

図４に示すように、まず、対象回路部３００のリセット信号ＲＳＴ３００が“Ｈ”レベル（高電位）となり、リセット制御が開始される。この対象回路部３００のリセットサイクル数は４であるため、クロック信号ＣＬＫ３００が４出力された後、リセット信号ＲＳＴ３００は“Ｌ”レベル（低電位）となる。これにより、対象回路部３００のリセット制御は終了する。次に、対象回路部３０１のリセット信号ＲＳＴ３０１が“Ｈ”レベルとなり、リセット制御が開始される。この対象回路部３０１のリセットサイクル数は１０であるため、クロック信号ＣＬＫ３０１が１０出力された後、リセット信号ＲＳＴ３０１は“Ｌ”レベルとなる。これにより、対象回路部３０１のリセット制御は終了する。次に、対象回路部３０２のリセット信号ＲＳＴ３０２が“Ｈ”レベルとなり、リセット制御が開始される。この対象回路部３０２のリセットサイクル数は６であるため、クロック信号ＣＬＫ３０２が６出力された後、リセット信号ＲＳＴ３０２は“Ｌ”レベルとなる。これにより、対象回路部３０２のリセット制御は終了する。

このように、本実施形態では、対象回路部３０ｎ毎に順番にリセット制御が行われ、対象回路部３０ｎ毎に定められたクロック数に応じてクロック信号ＣＬＫ３０ｎが出力されている。

［１−６］効果
上記第１の実施形態は、ＬＳＩ内に実装されている複数の回路をリセットする単位毎に分割し、分割された対象回路部３０ｎ毎に順番にリセット制御を行う。ここで、本実施形態では、リセット制御部２０に、対象回路部３０ｎ毎に規定されるリセットサイクル数が格納されたリセットサイクルテーブル２４を備えている。このため、従来のように全ての対象回路部３０ｎに対して一律にクロック信号を供給するのではなく、対象回路部３０ｎ毎に必要なクロック信号だけを供給すればよいので、リセット制御におけるクロック信号の無駄な供給を抑えることができる。従って、ＬＳＩ内の対象回路部３０ｎの回路全体のリセット動作時の消費電力を低減することができる。

また、本実施形態では、ＬＳＩ内に実装されている回路のリセットを全て同時に行なうのではなく、対象回路部３０ｎ毎に順番にリセットが行われる。これにより、ＬＳＩ内の全ての回路を同時にリセットする場合と比べて、リセット時のピーク電力を抑えることができる。このため、ＬＳＩパッケージに必要な電源ピンの数はリセット動作時の消費電力をまかなえる数にする必要があるが、上述するようにリセット時のピーク電力を抑えることで電源ピンを増やす必要が無くなる。これにより、電源ピンの増加によりパッケージサイズが大きくなって価格が高くなってしまうという問題も回避できる。

［２］第２の実施形態
第２の実施形態は、対象回路部毎のリセット開始タイミングとリセットサイクル数を別々に指定する。尚、本実施形態では、第１の実施形態と同様の点については説明を省略し、第１の実施形態と異なる点について主に説明する。

［２−１］リセット制御部の構成
図５は、本発明の第２の実施形態に係るリセット制御部の具体的な構成図を示す。以下に、本実施形態に係るリセット制御部の具体的な構成について説明する。

図５に示すように、第２の実施形態のリセット制御部２０は、図２に示す第１の実施形態のリセット制御部２０と比べて、リセットサイクルカウンタ２５Ａ、２５Ｂが複数になり、次起動サイクルカウンタ２６が追加されている。

リセットサイクルカウンタ２５Ａ、２５Ｂのそれぞれは、対象回路部３０ｎのリセット制御中のクロック数をカウントし、このクロック数がリセットサイクルテーブル２４に格納されたリセットサイクル数に達したことをシーケンサ２１に通知する。このようなリセットサイクルカウンタ２５Ａ、２５Ｂは、対象回路部３０ｎ毎に交互に使用される。尚、リセットサイクルカウンタ２５Ａ、２５Ｂの数は２つに限定されず、例えば、同時にリセット制御が行われる対象回路部３０ｎの数だけ備えていればよい。

次起動サイクルカウンタ２６は、リセットサイクルカウンタ２５Ａ、２５Ｂを交互に使用する時の切り替えのタイミングを制御する。具体的には、次起動サイクルカウンタ２６は、対象回路部３０ｎのリセット制御中のクロック数をカウントし、このクロック数が次起動サイクル数に達したことをシーケンサ２１に通知する。これにより、シーケンサ２１は、今使用しているリセットサイクルカウンタと反対側のリセットサイクルカウンタを起動する指示を出す。尚、次起動サイクル数は、リセット制御中の次の対象回路部３０ｎのリセット開始までのサイクル数であり、リセットサイクルテーブル２４に対象回路部３０ｎ毎に格納されている。

［２−２］リセット制御の動作
図５を用いて、本実施形態に係るリセット制御の動作について以下に説明する。

まず、リセット入力信号ＲＳＴｉｎがリセット制御部２０内のシーケンサ２１に入力されると、シーケンサ２１が動作を開始する。シーケンサ２１は、外部のクロック制御部１０とセレクタ２２に対して、回路選択カウンタ２３の示す回路（最初は対象回路部３００）へのリセットを指示する。このシーケンサ２１の指示により、セレクタ２２は対象回路部３００に対応するリセット信号ＲＳＴ３００を出力し、クロック制御部１０も対象回路部３００に対応するクロック信号ＣＬＫ３００の供給を開始する。

この時同時に、シーケンサ２１は、リセットサイクルカウンタ２５Ａに対して、クロック数のカウントの開始を指示する。ここで、リセットサイクルカウンタ２５Ａは、回路選択カウンタ２３の示すカウンタ値をもとにリセットサイクルテーブル２４を引き、対象回路部３０ｎ毎に定められたリセットサイクル数を知る。そして、リセットサイクルカウンタ２５Ａは、リセットサイクルテーブル２４で指定されたリセットサイクル数までクロック数をカウントし、シーケンサ２１へ通知する。

リセットサイクルカウンタ２５Ａからの通知を受けたシーケンサ２１は、クロック制御部１０とセレクタ２２に対して、対象回路部３００へのリセット解除を指示する。セレクタ２２は、リセット信号ＲＳＴ３００の出力を停止し、クロック制御部１０も対象回路部３００へのクロック信号ＣＬＫ３００の供給を停止する。その後、シーケンサ２１は、回路選択カウンタ２３のカウンタ値をインクリメントして、次の回路である対象回路部３０１へのリセットを指示する。

対象回路部３０１では、リセットサイクルカウンタ２５Ｂを使用してリセットサイクル数をカウントし、上記の手順でリセットを行なう。以降、同様に回路選択カウンタ２３が最後の対象回路部３０ｎをカウントするまで、リセットサイクルカウンタ２５Ａとリセットサイクルカウンタ２５Ｂとを交互に使いながら順番に繰り返す。

リセットサイクルカウンタ２５Ａ、２５Ｂを交互に使用する時の切り替えのタイミングを制御するために、次起動サイクルカウンタ２６を使用する。シーケンサ２１は、リセットサイクルカウンタ２５Ａ又はリセットサイクルカウンタ２５Ｂを起動する時に、同時に次起動サイクルカウンタ２６も起動する。次起動サイクルカウンタ２６は、回路選択カウンタ２３の示すカウンタ値でリセットサイクルテーブル２４を引き、次の対象回路部３０ｎのリセット開始までの次起動サイクル数を知る。そして、リセットサイクルテーブル２４で指定された次起動サイクル数までリセット制御中のクロック数をカウントし、シーケンサ２１へ通知する。次起動サイクルカウンタ２６からの通知を受けたシーケンサ２１は、今使用しているリセットサイクルカウンタと反対側のリセットサイクルカウンタを起動する。

［２−３］具体例
（具体例１）
具体例１は、２つのリセットサイクルカウンタ２５Ａ、２５Ｂが同時に動作することは無く交互に動作する例である。

図６は、本発明の第２の実施形態に係るリセットサイクルテーブルの具体例１の内容を示す。図７は、図６のリセットサイクルテーブルに基づくリセット動作のタイミングチャートを示す。以下に、本実施形態の具体例１に係るリセット動作のタイミングについて説明する。

図６に示すように、リセットサイクルテーブル２４は、対象回路部３０ｎ（ｎ＝回路選択カウンタ値）毎に、リセットサイクル数の数値と次の対象回路部のリセットを開始するまでの次起動サイクル数の数値を保持している。ここで、回路選択カウンタ値ｎは、回路選択カウンタ２３のカウンタ値として示されている。リセットサイクル数は、リセットサイクルカウンタ２５Ａ、２５Ｂが対象回路部３０ｎのリセット制御中のクロック数をカウントするときの規定値として使用する。次起動サイクル数は、次起動サイクルカウンタ２６が対象回路部３０ｎのリセット制御中のクロック数をカウントするときの規定値として使用する。

本例では、対象回路部３００のリセットサイクル数は４で次起動サイクル数は５、対象回路部３０１のリセットサイクル数は１０で次起動サイクル数は１２、対象回路部３０２のリセットサイクル数は６で次起動サイクル数は７である。従って、各対象回路部３０ｎにおいて、リセットサイクル数の数値は次起動サイクル数の数値よりも小さくなっている。このため、具体例１では、リセット中のｎ番目の対象回路部３０ｎと次のｎ＋１番目の対象回路部３０ｎ＋１のリセット開始が重ならず、ｎ番目の対象回路部３０ｎのリセット終了とｎ＋１番目の対象回路部３０ｎ＋１のリセット開始との間が空く動作となる。

具体的には、図７に示すように、まず、対象回路部３００のリセット信号ＲＳＴ３００が“Ｈ”レベルとなり、リセット制御が開始される。この対象回路部３００のリセットサイクル数は４であるため、クロック信号ＣＬＫ３００が４出力された後、リセット信号ＲＳＴ３００は“Ｌ”レベルとなる。これにより、対象回路部３００のリセット制御は終了する。ここで、次の対象回路部３０１のリセット開始のタイミングは、対象回路部３００のリセット開始から５サイクル後である。つまり、対象回路部３００のリセット終了後に１サイクル空いた後、対象回路部３０１のリセット信号ＲＳＴ３０１が“Ｈ”レベルとなり、リセット制御が開始される。次に、この対象回路部３０１のリセットサイクル数は１０であるため、クロック信号ＣＬＫ３０１が１０出力された後、リセット信号ＲＳＴ３０１は“Ｌ”レベルとなる。これにより、対象回路部３０１のリセット制御は終了する。ここで、次の対象回路部３０２のリセット開始のタイミングは、対象回路部３０１のリセット開始から１２サイクル後である。つまり、対象回路部３０１のリセット終了後に２サイクル空いた後、対象回路部３０２のリセット信号ＲＳＴ３０２が“Ｈ”レベルとなり、リセット制御が開始される。次に、この対象回路部３０２のリセットサイクル数は６であるため、クロック信号ＣＬＫ３０２が６出力された後、リセット信号ＲＳＴ３０２は“Ｌ”レベルとなる。これにより、対象回路部３０２のリセット制御は終了する。

以上の具体例１によれば、対象回路部のリセット終了と次の対象回路部のリセット開始までに間隔を設けることで、雑音を低減することができる。

（具体例２）
具体例２は、２つのリセットサイクルカウンタ２５Ａ、２５Ｂが同時に動作している時間がある例である。

図８は、本発明の第２の実施形態に係るリセットサイクルテーブルの具体例２の内容を示す。図９は、図８のリセットサイクルテーブルに基づくリセット動作のタイミングチャートを示す。以下に、本実施形態の具体例２に係るリセット動作のタイミングについて説明する。

図８に示すように、具体例２において、具体例１と異なる点は、各対象回路部３０ｎにおいて、リセットサイクル数の数値が次起動サイクル数の数値よりも大きくなっている点である。例えば、対象回路部３００のリセットサイクル数は４で次起動サイクル数は３、対象回路部３０１のリセットサイクル数は１０で次起動サイクル数は４、対象回路部３０２のリセットサイクル数は６で次起動サイクル数は１である。このため、具体例２では、リセット中のｎ番目の対象回路部３０ｎのリセット動作の後半と次のｎ＋１番目の対象回路部３０ｎ＋１のリセット動作の前半が重なって、２つの対象回路部のリセットが同時に行なわれている期間がある動作となる。

具体的には、図９に示すように、まず、対象回路部３００のリセット信号ＲＳＴ３００が“Ｈ”レベルとなり、リセット制御が開始される。この対象回路部３００のリセットサイクル数は４であるため、クロック信号ＣＬＫ３００が４出力された後、リセット信号ＲＳＴ３００は“Ｌ”レベルとなる。これにより、対象回路部３００のリセット制御は終了する。ここで、次の対象回路部３０１のリセット開始のタイミングは、対象回路部３００のリセット開始から３サイクル後である。つまり、対象回路部３００の４サイクル目の動作時に、対象回路部３０１のリセット信号ＲＳＴ３０１が“Ｈ”レベルとなり、リセット制御が開始される。次に、この対象回路部３０１のリセットサイクル数は１０であるため、クロック信号ＣＬＫ３０１が１０出力された後、リセット信号ＲＳＴ３０１は“Ｌ”レベルとなる。これにより、対象回路部３０１のリセット制御は終了する。ここで、次の対象回路部３０２のリセット開始のタイミングは、対象回路部３０１のリセット開始から４サイクル後である。つまり、対象回路部３０１の５サイクル目の動作時に、対象回路部３０２のリセット信号ＲＳＴ３０２が“Ｈ”レベルとなり、リセット制御が開始される。次に、この対象回路部３０２のリセットサイクル数は６であるため、クロック信号ＣＬＫ３０２が６出力された後、リセット信号ＲＳＴ３０２は“Ｌ”レベルとなる。これにより、対象回路部３０２のリセット制御は終了する。

このような具体例２では、例えば、対象回路部３００、３０１間のリセット制御において１サイクルのオーバーラップ時間Ｔ１があり、対象回路部３０１、３０２間のリセット制御において６サイクルのオーバーラップ時間Ｔ２がある。従って、リセット制御に費やすトータルの時間を短縮することができる。

［２−４］リセット制御部の処理手順のフロー
図１０は、本発明の第２の実施形態に係るリセット制御部の処理手順のフローチャートを示す。以下に、このフローチャートに沿って、リセット制御部の処理手順について説明する。尚、ここでは、回路選択カウンタ２３をＸで示し、リセットサイクルカウンタ２５Ａ、２５ＢをＡ、Ｂで示し、次起動サイクルカウンタ２６をＮで示す。

最初にリセットする対象回路部３００を識別する回路選択カウンタＸのカウンタ値を０に、２つあるリセットサイクルカウンタＡ、Ｂを識別するｆｌａｇをＡ側にする。次に、３つの系統が独立に動き出す。一つは回路選択カウンタＸと識別ｆｌａｇを制御し、残り２つはそれぞれリセットサイクルカウンタＡ、Ｂを制御する。

回路選択カウンタＸと識別ｆｌａｇの制御は、最初に次起動サイクルカウンタＮをクリアする（ＳＴＮ１）。次に、次起動サイクルカウンタが指定値に達するまでインクリメントして待つ（ＳＴＮ２）。そして、次起動サイクルカウンタＮが指定値に達したら、回路選択カウンタＸが全ての対象回路部３０ｎのリセットが終了したか否かを判定する（ＳＴＮ３）。その結果、全ての対象回路部３０ｎのリセットが終了していない場合は、回路選択カウンタＸを加算して次の対象回路部３０１を示し、さらにｆｌａｇを反対側のＢに変更し（ＳＴＮ４）、ステップＳＴＮ１からＳＴＮ３を繰り返す。一方、全ての対象回路部３０ｎのリセットが終了している場合は、通常動作に移行する。

各リセットサイクルカウンタＡ、Ｂの制御は、最初にｆｌａｇが自分側を示すまで待機する（ＳＴＡ１、ＳＴＢ１）。Ｆｌａｇが自分側になったら、回路Ｘに対してリセットを開始し、これと同時に、自分のリセットサイクルカウンタをクリアする（ＳＴＡ２、ＳＴＢ２）。次に、リセットサイクルカウンタが指定値に達するまでインクリメントしてリセットが終了するまで待つ（ＳＴＡ３、ＳＴＢ３）。リセットが終了したら、ｆｌａｇ指示待ちに戻る（ＳＴＡ１、ＳＴＢ１）。

［２−５］効果
上記第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。さらに、第２の実施形態は、リセット制御部２０に次起動サイクルカウンタ２６を備えている。このため、リセット中の対象回路部の次の対象回路部のリセット開始のタイミングを制御することができる。

その他、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で、種々に変形することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

本発明の第１の実施形態に係るリセット制御装置の概略的な構成図。 本発明の第１の実施形態に係るリセット制御部の具体的な構成図。 本発明の第１の実施形態に係るリセットサイクルテーブルの内容を示す図。 本発明の第１の実施形態に係るリセット制御の動作のタイミングチャート。 本発明の第２の実施形態に係るリセット制御部の具体的な構成図。 本発明の第２の実施形態に係るリセットサイクルテーブルの具体例１の内容を示す図。 図６のリセットサイクルテーブルに基づくリセット動作のタイミングチャート。 本発明の第２の実施形態に係るリセットサイクルテーブルの具体例２の内容を示す図。 図８のリセットサイクルテーブルに基づくリセット動作のタイミングチャート。 本発明の第２の実施形態に係るリセット制御部の処理手順のフローチャート。

符号の説明

１…リセット制御装置、１０…クロック制御部、２０リセット制御部、２１…シーケンサ、２２…セレクタ、２３…回路選択カウンタ、２４…リセットサイクルテーブル、２５、２５Ａ、２５Ｂ…リセットサイクルカウンタ、２６…次起動サイクルカウンタ、３０ｎ対象回路部。

Claims (5)

1. 複数の回路部を有し、前記回路部に対してリセットを順に行うリセット制御装置であって、
   前記回路部の中から選択された対象回路部のリセットを指示するシーケンサと、
   前記シーケンサの指示に従い前記対象回路部のリセット信号を選択し、前記リセット信号を前記対象回路部に供給するセレクタと、
   前記対象回路部の番号をカウントする回路選択カウンタと、
   前記回路部毎に規定されたリセットサイクル数を格納するリセットサイクルテーブルと、
   前記対象回路部のリセット制御中のクロック数をカウントし、前記クロック数が前記対象回路部の前記リセットサイクル数に達したことを前記シーケンサに通知するリセットサイクルカウンタと
   を具備することを特徴とするリセット制御装置。
2. 前記リセットサイクルテーブルは、前記対象回路部の次に選択される回路部のリセット起動までの次起動サイクル数を前記回路部毎に格納し、
   前記対象回路部のリセット制御中の前記クロック数をカウントし、前記クロック数が前記対象回路部の前記次起動サイクル数に達したことを前記シーケンサに通知する次起動サイクルカウンタをさらに具備することを特徴とする請求項１に記載のリセット制御装置。
3. 前記回路部毎の前記リセットサイクル数は前記次起動サイクル数よりも小さく設定されており、ｎ番目の回路部のリセット終了とｎ＋１番目の回路部のリセット開始との間が空くことを特徴とする請求項２に記載のリセット制御装置。
4. 前記回路部毎の前記リセットサイクル数は前記次起動サイクル数よりも大きく設定されており、ｎ番目の回路部がリセット制御中にｎ＋１番目の回路部のリセットが開始されることを特徴とする請求項２に記載のリセット制御装置。
5. 前記リセットサイクルカウンタは、リセット制御が行われる対象回路部毎に切り替えて使用される複数のカウンタで構成されており、
   前記次起動サイクルカウンタの前記シーケンサへの通知により、前記シーケンサが前記複数のカウンタの切り替えを行うことを特徴とする請求項２に記載のリセット制御装置。

Images