JP6103783B2 - 電力制御装置 - Google Patents

電力制御装置 Download PDF

Info

Publication number
JP6103783B2
JP6103783B2 JP2015202868A JP2015202868A JP6103783B2 JP 6103783 B2 JP6103783 B2 JP 6103783B2 JP 2015202868 A JP2015202868 A JP 2015202868A JP 2015202868 A JP2015202868 A JP 2015202868A JP 6103783 B2 JP6103783 B2 JP 6103783B2
Authority
JP
Japan
Prior art keywords
signal
supply voltage
power management
power
power control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015202868A
Other languages
English (en)
Other versions
JP2017049964A (ja
Inventor
日龍 兪
日龍 兪
宇 周
宇 周
Original Assignee
上海兆芯集成電路有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 上海兆芯集成電路有限公司 filed Critical 上海兆芯集成電路有限公司
Publication of JP2017049964A publication Critical patent/JP2017049964A/ja
Application granted granted Critical
Publication of JP6103783B2 publication Critical patent/JP6103783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01KMEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K13/00Thermometers specially adapted for specific purposes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00Conversion of dc power input into dc power output
    • H02M3/02Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H03L1/022Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Pulse Circuits (AREA)

Description

この出願は、2015年9月2日に出願された中国特許出願番号201510557148.Xから、優先権を主張するものであり、その内容は引用によって本願に援用される。
本発明は、電力制御装置に関するものであって、特に、標的処理モジュールの動作状態を監視することにより、供給電圧をその動作電圧として働くための標的処理モジュールに生成することができるパフォーマンスモニタ回路を有する電力制御装置に関するものである。
プロセッサが動作を実行するとき、電子装置は電力を消耗するので、電力制御は、特に、モバイル装置で重要である。プロセッサが特定の動作を実行するとき、供給電圧を低下させて、電力消費を減少させることが期待される。一般に、1つの動的電圧−周波数スケーリング (DVFS)表は、複数の動作周波数と対応する複数の動作電圧とから構成される。1バッチ分のチップにとって、特定の動作周波数で、この1バッチ分のチップに加えられる動作電圧が、1つのDVFS表により見つけられる。しかしながら、1バッチ分のチップ中で、各チップは異なる周波数−電圧特性を有し、且つ、異なる動作状態下で、1つのチップの周波数−電圧特性も変化する。よって、固定のDVFS表が同一バッチ中の全チップに供給されるとき、さらに低い電圧で、同じように期待される動作周波数を達成することができるチップにとって、電力消費をさらに減少させることができない。
本発明は、供給電圧を生成し、制御する電力制御装置を提供する。
例示の実施態様は、供給電圧を生成し、制御する電力制御装置を提供する。電力制御装置は、遅延長さを有する可変遅延チェーンと、サンプリング回路と、比較回路と、電源管理器とを有する。可変遅延チェーンは初期信号を受信すると共に、遅延長さにしたがって初期信号に対して遅延操作を実行して、遅延信号を生成する。サンプリング回路は遅延信号を受信すると共に、遅延信号に対してサンプリング操作を実行して、サンプルされた信号を生成する。比較回路は、サンプルされた信号を受信すると共に、サンプルされた信号と基準信号とを比較して、比較結果信号を生成する。電源管理器は比較結果信号を受信すると共に、比較結果信号にしたがって供給電圧を調整する。
添付図面を参照して、以下の実施態様を詳細に説明する。
本発明の本質及び範囲の理解を更に完全にするために、次の詳細な説明を添付に図面と併せて参考にすることができる。
電子システムの一実施態様を示す図である。 パフォーマンスモニタの一実施態様を示す図である。 可変遅延チェーンの一実施態様を示す図である。 可変遅延チェーンの遅延長さを調整する方法の一実施態様のフローチャートである。 電子システムの別の実施態様を示す図である。
以下の記述は、本発明を達成するベストモードである。この記述は本発明の一般的な原理を説明するためのものであり、本発明の範囲を限定するものではない。本発明の保護範囲は、特許請求の範囲基準として最もよく決定される。
図1は、電子システムの一実施態様を示す図である。図1に示される電子システム1は、モバイル装置、たとえば、スマートフォン、タブレット型PCやデジタルカメラである。図1を参照すると、電子システム1は、電力制御装置10と、処理モジュール11と、クロック発生器12と、中央処理装置 (CPU)13とを有する。電力制御装置10は、パフォーマンスモニタ100と電源管理器101とを有する。パフォーマンスモニタ100は、可変遅延チェーン1000と、サンプリング回路1001と、比較回路1002と、初期信号生成回路1003と、基準信号生成回路1004と、温度センサ1005とを有する。電源管理器101は、電源管理ユニット (PMU)1010と電源管理集積回路 (PMIC)1011とを有する。図1の実施態様において、電源管理集積回路1011と電源管理ユニット1010とは、二個の別々のコンポーネント、または、装置であり、電源管理集積回路1011は、電源管理ユニット1010により制御される。別の実施態様において、電源管理集積回路1011は、電源管理ユニット1010中に組み入れられる。つまり、電源管理集積回路1011は、電源管理ユニット1010の一部分である。これらの実施態様中、電源管理ユニット1010は、電源制御管理器101として機能する。
電源管理ユニット1010は、1つの動的電圧−周波数スケーリング (dynamic voltage-frequency scaling 、DVFS)表を保存するストレージユニット1012を有する。DVFSは、複数の動作周波数と対応する複数の動作電圧とから構成される。電子システム1が、初めに動作するとき、中央処理装置13は、まず、処理モジュール11の期待されるパフォーマンスにしたがって、電源管理ユニット1010を制御して、DVFS表から、期待される動作周波数と対応する動作電圧とを選択する。電源管理ユニット1010は、それぞれ、選択された動作周波数と選択された動作電圧とにしたがって、制御信号S101AおよびS101Bを、電源管理集積回路1011およびクロック発生器12に生成する。電源管理集積回路1011は、初めに、制御信号 S101Aにしたがって、所定レベル (所定レベルは、電源管理ユニット1010により選択される動作電圧に対応する)の供給電圧 Vsupply を生成する。クロック発生器12は、制御信号 S101Bにしたがって、クロック信号CLKを生成する。この態様において、クロック発生器12は、位相同期ループ構造によって実現される。
処理モジュール11は、その動作電圧として働くために供給電圧 Vsupplyを受信し、さらに、動作のクロックベースとして働くためにクロック信号CLKを受信する。パフォーマンスモニタ100は、その動作電圧として働くために供給電圧Vsupply を受信し、さらに、クロック信号CLKを受信する。つまり、処理モジュール11とパフォーマンスモニタ100とは、供給電圧 Vsupply とクロック信号CLKとを共有する。パフォーマンスモニタ100は、処理モジュール11の動作性能を監視するために動作すると共に、その監視結果は、電源管理器101を、供給電圧 Vsupplyを調整するかしないかを制御するために印加される。以下の記述において、パフォーマンスモニタ100の監視動作を説明する。パフォーマンスモニタ100において、初期信号生成回路1003は、クロック信号CLKを受信すると共に、クロック信号CLKにしたがって初期信号S1003を生成する。可変遅延チェーン1000は、初期信号S1003を受信すると共に、現在の遅延長さを用いることにより、初期信号S1003に遅延操作を実行して、遅延信号S1000を生成する。この実施態様において、可変遅延チェーン1000は、処理モジュール11の臨界経路を模倣するために用いられ、可変遅延チェーン1000の遅延長さは、臨界経路のタイミングに対応する。したがって、パフォーマンスモニタ100は、可変遅延チェーン1000により、処理モジュール11の臨界経路と臨界経路のタイミングとを判断することができる。この実施態様において、可変遅延チェーン1000は、初期信号S1003のタイミングだけを遅延させて、遅延信号S1000を生成するが、可変遅延チェーン1000は、出力のために初期信号S1003を反転させない。つまり、遅延信号S1000のレベル変動は、初期信号S1003のレベル変動と同じである。サンプリング回路1001は遅延信号S1000を受信すると共に、遅延信号S1000にサンプリング操作を実行して、サンプルされた信号S1001を生成する。基準信号生成回路1004も、初期信号S1003を受信して、クロック信号CLKにしたがって初期信号S1003にサンプリング操作を実行し、基準信号S1004を生成する。
比較回路1002は、サンプリング回路1001から出力されるサンプルされた信号S1001と、基準信号生成回路1004から出力される基準信号S1004とを受信する。比較回路1002は、サンプルされた信号S1001と基準信号S1004とを比較すると共に、比較結果にしたがって比較結果信号S1002を生成する。比較結果信号S1002は電源管理ユニット1010に送信される。比較回路1002が、比較操作によってサンプルされた信号S1001が基準信号S1004と同じであると判断する場合、可変遅延チェーン1000は正常に動作する。可変遅延チェーン1000は、処理モジュール11の臨界経路を模倣するので、比較回路1002が、比較操作によってサンプルされた信号S1001が基準信号S1004と同じであると判断する場合、処理モジュール11は、現在の動作電圧 (つまり、現在の供給電圧 Vsupply)で正常に動作することができる。このような場合、比較結果信号S1002にしたがって、電源管理ユニット1010は、現在生成される供給電圧Vsupplyが処理モジュール11を正常に動作させるのに十分であると判断する。よって、電源管理ユニット1010は、電源管理集積回路1011を制御して、供給電圧 Vsupplyを低下させる(つまり、電圧レベルを下げる)。一方、比較回路1002が、比較操作によってサンプルされた信号S1001が基準信号S1004と異なると判断する場合、可変遅延チェーン1000は正常に動作せず、且つ、処理モジュール11は、現在の動作電圧 (つまり、現在の供給電圧 Vsupply)で、正常に動作することができない。このような場合、比較結果信号S1002にしたがって、電源管理ユニット1010は、現在生成される供給電圧 Vsupply が処理モジュール11を正常に動作させるのに十分ではないと判断する。よって、電源管理ユニット1010は、電源管理集積回路1011を制御して、供給電圧 Vsupplyを調整せず (つまり、電圧レベルを調整しない)、たとえば、供給電圧 Vsupplyのレベルを低下させない。つまり、電源管理ユニット1010が、絶え間なく低下する供給電圧 Vsupplyが処理モジュール11を正常に動作させるのに適さないと判断するとき、供給電圧は、現在のレベルで維持されるか、または、少し引き上げられる。
上述の説明によると、電源管理器101が、初めに、DVFS表に基づいて初期レベルの供給電圧 Vsupplyを生成した後、電力制御装置10は、パフォーマンスモニタ100中の可変遅延チェーン1000により、処理モジュール11の臨界経路を模倣し、これにより、処理モジュール11が現在の動作電圧で動作するときの動作性能を監視すると共に、監視結果に応答して供給電圧 Vsupplyを動的に調整する。パフォーマンスモニタ100が、処理モジュール11が現在の動作電圧で正常に動作することができると判断するとき、電源管理器101は、処理モジュール11に提供される供給電圧 Vsupplyを低下させ、よって、処理モジュール11の電力消費を減少させることができる。さらに、本実施態様によると、1つのDVFS表が同一バッチ内の全チップに採用されても、電力制御装置10の電圧調整により、各チップは、周波数−電圧特性にさらに適合する動作電圧で動作することができる。よって、よいパフォーマンスと低電力消費とが達成される。
図2は、パフォーマンスモニタ100の一実施態様を示す図である。図2を参照すると、初期信号生成回路1003は、インバータ20とフリップフロップ21とを有する。インバータ20の入力端子は、フリップフロップ21の出力端子Qに結合され、その出力端子は、フリップフロップ21の入力端子Dに結合される。フリップフロップ21は、出力端子Qで、初期信号S1003を生成する。可変遅延チェーン1000は、初期信号S1003を受信すると共に、遅延信号S1000を生成する。サンプリング回路1001は、フリップフロップ22および23を有する。フリップフロップ22の入力端子Dは、遅延信号S1000を受信する。フリップフロップ23の入力端子Dは、フリップフロップ22の出力端子Qに結合される。サンプリング回路1001は、フリップフロップ22および23の動作により、遅延信号S1000にサンプリング操作を実行して、フリップフロップ23の出力端子Qでサンプルされた信号S1001を生成する。基準信号生成回路1004は、フリップフロップ24および25を有する。フリップフロップ24の入力端子Dは初期信号S1003を受信する。フリップフロップ25の入力端子Dは、フリップフロップ24の出力端子Qに結合される。基準信号生成回路1004は、フリップフロップ24および25の動作により、初期信号S1003にサンプリング操作を実行して、フリップフロップ25の出力端子Qで基準信号S1004を生成する。比較回路1002はXORゲート26から成る。XORゲート26の二個の入力端子は、それぞれ、サンプルされた信号S1001と基準信号S1004とを受信する。サンプルされた信号S1001が基準信号S1004と同じであるとき、XORゲート26は、低レベルの比較結果信号S1002を生成する。このとき、電源管理ユニット1010は、低レベルの比較結果信号にしたがって、電源管理集積回路1011を制御して、供給電圧 Vsupplyを低下させる。サンプルされた信号S1001が参照信号S1004と異なるとき、XORゲート26は、高レベルの比較結果信号S1002を生成する。このとき、電源管理ユニット1010は、高レベルの比較結果信号にしたがって、電源管理集積回路1011を制御して、供給電圧 Vsupplyを調整せず、供給電圧 Vsupplyのレベルを低下させない。
図3は、可変遅延チェーン1000の一実施態様を示す図である。図3に示されるように、可変遅延チェーン1000は、直列に結合された複数のマルチプレクサ30−0〜30−Nから成る。マルチプレクサ30−0を除いて、マルチプレクサ30-1〜30−N 中の各1つの一入力端子(0)は、前のマルチプレクサの出力端子に結合され、別の入力端子(1) は初期信号S1003を受信する。マルチプレクサ30−0の二個の入力端子は共に、初期信号S1003を受信する。マルチプレクサ30−Nの出力端子は遅延信号S1000を生成する。この実施態様において、可変遅延チェーン1000の遅延長さは調整可能である。図1および図3を参照すると、可変遅延チェーン1000は、電源管理ユニット1010により制御される。電源管理ユニット1010は、複数の選択信号SEL-1〜SEL-Nを、可変遅延チェーン1000に生成して、それぞれ、マルチプレクサ30−0〜30−Nを制御する。電源管理ユニット1010は、選択信号SEL-0〜SEL-Nにより、可変遅延チェーン1000の遅延長さを調整すなわち変更する。
図2および図3の実施態様において、可変遅延チェーン1000、サンプリング回路1001、比較回路1002、初期信号生成回路1003、および参照信号生成回路1004の構造が例として用いられる。実際には、上記回路は、システム要求と仕様にしたがって、異なる構造を有する。
図1を参照すると、一実施態様において、可変遅延チェーン1000の遅延長さは、電力制御装置10の周囲温度 (つまり、処理モジュール11の周囲温度)にしたがって、調整すなわち変更され得る。以下の段落において、周囲温度にしたがった可変遅延チェーン1000の遅延長さの調整動作を図1および図4を参照して記述する。パフォーマンスモニタ100の温度センサ1005は、温度センサ1005の周囲温度を感知して、温度信号S1005を生成する(ステップS40)。温度センサ1005は、感知された周囲温度にしたがって温度信号S1005を生成すると共に、温度信号S1005を電源管理ユニット1010に提供する。電源管理ユニット1010は、温度信号S1005にしたがって周囲温度を判断する(ステップS41)。電源管理ユニット1010は、感知された周囲温度が上限に達するかを判断する (ステップS42)。電源管理ユニット1010が、感知された周囲温度が上限に達すると判断するとき、電源管理ユニット1010は、割り込み信号を中央処理装置13に発行する。このとき、中央処理装置13は、割り込み信号に応答して命令信号を電源管理ユニット1010に送信し、電源管理ユニット1010は、電源管理集積回路1011を制御して、供給電圧 Vsupply を低下させ (ステップS43)、これにより、処理モジュール11のチップが損傷するのを防止する。ステップS43の別の実施態様において、電源管理ユニット1010が、感知された周囲温度が上限に達すると判断するとき、電源管理ユニット1010は、直接、電源管理集積回路1011を制御して、供給電圧 Vsupplyを低下させる。このような場合、電源管理ユニット1010は、割り込み信号を中央処理装置13に発行しない。
電源管理ユニット1010が、感知された周囲温度がまだ上限に達していないと判断するとき、電源管理ユニット1010は、割り込み信号を中央処理装置13に発行する。このとき、中央処理装置13は、処理モジュール11の以前の、および、現在の動作状態にしたがって、命令信号を電源管理ユニット1010に送信し、よって、遅延長さの調整が必要である場合、電源管理ユニット1010は、可変遅延チェーン1000の遅延長さを調整することができる(ステップS44)。上の記述によれば、電源管理ユニット1010は、選択信号SEL-0〜SEL-Nにより、可変遅延チェーン1000の遅延長さを調整する。ステップS44のその他の実施態様において、電源管理ユニット1010が、感知された周囲温度がまだ上限に到達していないと判断するとき、電源管理ユニット1010は、直接、選択信号SEL-0〜SEL-Nにより、可変遅延チェーン1000の遅延長さを調整する。このような場合、電源管理ユニット1010は、割り込み信号を中央処理装置13に発行しない。
上記の実施態様において、パフォーマンスモニタ100により監視される処理モジュール11は、グラフィックスプロセッシングユニット (GPU)、マイクロコントローラ、または、専用制御装置である。いくつかの実施態様において、図5に示されるように、パフォーマンスモニタ100により監視される処理モジュール50は中央処理装置である。図5の実施態様において、中央処理装置13が排除される。図4の実施態様のステップS43およびS44において、電源管理ユニット1010は、割り込み信号を処理モジュール50に発行し、処理モジュール50は、割り込み信号に応答して命令信号を電源管理ユニット1010に送信する。つまり、図5の実施態様において、図1の実施態様に示される中央処理装置13により実行される動作は、処理モジュール50により実行される。
本発明では好ましい実施態様を一例として記載したが、本発明は決して本実施形態に限定するものではない。当該技術を熟知する者なら誰でも、各種の設計変更や同様の配置を加えることができる。従って本発明の保護範囲は、そのような設計変更や同様の配置の全てを包含するように、最も広い解釈に一致されるべきである。

Claims (11)

  1. 供給電圧を生成し、制御する電力制御装置であって、
    遅延長さを有し、初期信号を受信すると共に、前記遅延長さにしたがって前記初期信号に対して遅延操作を実行して、遅延信号を生成する可変遅延チェーンと、
    前記遅延信号を受信すると共に、前記遅延信号に対してサンプリング操作を実行して、サンプルされた信号を生成するサンプリング回路と、
    前記サンプルされた信号を受信すると共に、前記サンプルされた信号と基準信号とを比較して、比較結果信号を生成する比較回路と、
    前記比較結果信号を受信すると共に、前記比較結果信号にしたがって前記供給電圧を調整する電源管理器と、
    を有する電力制御装置。
  2. 前記比較回路が、前記サンプルされた信号が前記基準信号と同じであると判断するとき、前記電源管理器は、前記比較結果信号にしたがって前記供給電圧のレベルを下げる請求項1に記載の電力制御装置。
  3. 前記比較回路が、前記サンプルされた信号が前記基準信号と異なると判断するとき、前記電源管理器は、前記比較結果信号にしたがって前記供給電圧のレベルを調整しない請求項1に記載の電力制御装置。
  4. 周囲温度を感知すると共に、前記感知された周囲温度にしたがって温度信号を生成する温度センサを更に有し、
    前記電源管理器は、前記温度信号にしたがって前記周囲温度が上限に到達するかどうか判断し、
    前記電源管理器が、前記温度信号にしたがって前記周囲温度が前記上限に到達しないと判断するとき、前記電源管理器は、前記可変遅延チェーンの前記遅延長さを調整することができる請求項1に記載の電力制御装置。
  5. 前記電源管理器が、前記温度信号にしたがって前記周囲温度が前記上限に達すると判断するとき、 前記電源管理器は、前記供給電圧のレベルを下げる請求項4に記載の電力制御装置。
  6. クロック信号にしたがって前記初期信号を生成する初期信号生成回路と、
    前記初期信号を受信すると共に、前記クロック信号と前記初期信号とにしたがって前記基準信号を生成する基準信号生成回路と、
    を更に有する請求項1に記載の電力制御装置。
  7. 前記電源管理器は、
    前記供給電圧を生成する電源管理集積回路と、
    前記比較結果信号を受信すると共に、前記比較結果信号にしたがって前記電源管理集積回路を制御して、前記供給電圧を調整する電源管理ユニットと、
    を有する請求項1に記載の電力制御装置。
  8. 前記電源管理器は、前記供給電圧を動作電圧として働くための処理モジュールに生成し、前記可変遅延チェーンは、前記遅延長さにより、前記処理モジュールの臨界経路のタイミングを模倣する請求項1に記載の電力制御装置。
  9. 前記処理モジュールは、中央処理装置、グラフィックスプロセッシングユニット(GPU)、マイクロコントローラ、または、専用制御装置である請求項8に記載の電力制御装置。
  10. 前記電源管理器は、初めに、動作周波数にしたがって初期レベルの前記供給電圧を生成し、その後、前記供給電圧のレベルを調整する請求項1に記載の電力制御装置。
  11. 前記電源管理器は、前記供給電圧を動作電圧として働くための処理モジュールに生成し、前記動作電圧の所定レベルは、前記処理モジュールの期待される動作周波数に対応する請求項1に記載の電力制御装置。
JP2015202868A 2015-09-02 2015-10-14 電力制御装置 Active JP6103783B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201510557148.XA CN105204602B (zh) 2015-09-02 2015-09-02 电源控制装置
CN201510557148.X 2015-09-02

Publications (2)

Publication Number Publication Date
JP2017049964A JP2017049964A (ja) 2017-03-09
JP6103783B2 true JP6103783B2 (ja) 2017-03-29

Family

ID=54330599

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015202868A Active JP6103783B2 (ja) 2015-09-02 2015-10-14 電力制御装置

Country Status (5)

Country Link
US (1) US9772670B2 (ja)
EP (1) EP3139244B1 (ja)
JP (1) JP6103783B2 (ja)
CN (1) CN105204602B (ja)
TW (1) TWI605331B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10101800B2 (en) * 2015-07-29 2018-10-16 Samsung Electronics Co., Ltd. Method of managing power and electronic device
US10866608B2 (en) * 2016-11-30 2020-12-15 Intel Corporation Apparatus and method of voltage regulation control for integrated circuit
US10983587B2 (en) * 2017-12-12 2021-04-20 Kandou Labs, S.A. Dynamic voltage scaling in hierarchical multi-tier regulator supply
CN108345565B (zh) * 2018-01-22 2023-05-23 京微齐力(北京)科技有限公司 一种控制外接电源输出的可编程电路及其方法
TWI684773B (zh) * 2018-12-28 2020-02-11 瑞昱半導體股份有限公司 電路運作速度偵測電路
CN111398775B (zh) * 2019-01-03 2024-02-06 瑞昱半导体股份有限公司 电路运行速度检测电路
US11314315B2 (en) 2020-01-17 2022-04-26 Samsung Electronics Co., Ltd. Performance control of a device with a power metering unit (PMU)
TWI722948B (zh) 2020-07-28 2021-03-21 瑞昱半導體股份有限公司 偵測電路運作速度之餘量的裝置
US11563605B2 (en) 2021-04-07 2023-01-24 Kandou Labs SA Horizontal centering of sampling point using multiple vertical voltage measurements

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002100967A (ja) 2000-03-17 2002-04-05 Sony Corp 電源電圧制御装置、半導体装置およびその駆動方法
US6762629B2 (en) * 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US7814350B2 (en) * 2002-10-03 2010-10-12 Via Technologies, Inc. Microprocessor with improved thermal monitoring and protection mechanism
JP4501352B2 (ja) * 2003-03-31 2010-07-14 ソニー株式会社 半導体装置
US8046601B1 (en) * 2006-12-21 2011-10-25 Marvell International Ltd. Closed loop voltage control using adjustable delay lines
US7923868B2 (en) 2007-02-06 2011-04-12 Agere Systems Inc. Method and apparatus for adjusting a power supply of an integrated circuit
US8127160B2 (en) * 2008-10-13 2012-02-28 International Business Machines Corporation Dynamic frequency and voltage scaling for a computer processor
US8098085B2 (en) * 2009-03-30 2012-01-17 Qualcomm Incorporated Time-to-digital converter (TDC) with improved resolution
US8378738B1 (en) * 2009-10-16 2013-02-19 Marvell International Ltd. Adaptive voltage scaling using a delay line
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US8258861B2 (en) 2010-01-08 2012-09-04 Analog Devices, Inc. Systems and methods for minimizing power consumption
US8615687B2 (en) 2010-07-23 2013-12-24 Arm Limited Data processing system and method for regulating a voltage supply to functional circuitry of the data processing system
US9261949B2 (en) * 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
JP5712732B2 (ja) * 2011-03-31 2015-05-07 ソニー株式会社 情報処理装置、情報処理システム、情報処理装置の制御方法、および、プログラム
CN103460159B (zh) * 2011-04-11 2016-06-08 索尼电脑娱乐公司 半导体集成电路
JP5932237B2 (ja) * 2011-04-20 2016-06-08 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
US9160350B2 (en) * 2011-11-15 2015-10-13 Rambus Inc. Integrated circuit comprising a delay-locked loop
KR20130127746A (ko) * 2012-05-15 2013-11-25 삼성전자주식회사 전력 소모를 제어하는 방법과 장치
US9106401B2 (en) * 2012-06-21 2015-08-11 Nvidia Corporation Deterministic synchronization for transmitting signals between different clock domains
KR101975409B1 (ko) * 2012-07-26 2019-05-08 삼성전자주식회사 시스템 온 칩 및 그것의 온도 제어 방법
KR101985457B1 (ko) * 2012-08-28 2019-06-04 에스케이하이닉스 주식회사 반도체 장치
US9164134B2 (en) 2012-11-13 2015-10-20 Nvidia Corporation High-resolution phase detector
US8984308B2 (en) 2012-12-03 2015-03-17 Qualcomm Incorporated System and method of adaptive voltage scaling
US20140163765A1 (en) * 2012-12-07 2014-06-12 Qualcomm Incorporated System and method for estimating ambient temperaure from a portable computing device
US9015500B2 (en) 2013-01-16 2015-04-21 Qualcomm Incorporated Method and apparatus for using dynamic voltage and frequency scaling with circuit-delay based integrated circuit identification
US9703336B2 (en) * 2013-02-21 2017-07-11 Qualcomm Incorporated System and method for thermal management in a multi-functional portable computing device
KR102193468B1 (ko) * 2014-04-04 2020-12-21 삼성전자주식회사 타이밍 마진을 적응적으로 보정하는 메모리 장치 및 이를 포함하는 집적 회로
US9652019B2 (en) * 2014-06-02 2017-05-16 Advanced Micro Devices, Inc. System and method for adjusting processor performance based on platform and ambient thermal conditions
CN104297553B (zh) * 2014-10-28 2017-09-15 矽力杰半导体技术(杭州)有限公司 输出电压检测电路、控制电路和开关型变换器
US10048744B2 (en) * 2014-11-26 2018-08-14 Intel Corporation Apparatus and method for thermal management in a multi-chip package

Also Published As

Publication number Publication date
CN105204602B (zh) 2018-06-22
EP3139244A1 (en) 2017-03-08
TW201710832A (zh) 2017-03-16
TWI605331B (zh) 2017-11-11
EP3139244B1 (en) 2019-08-07
CN105204602A (zh) 2015-12-30
US9772670B2 (en) 2017-09-26
JP2017049964A (ja) 2017-03-09
US20170060221A1 (en) 2017-03-02

Similar Documents

Publication Publication Date Title
JP6103783B2 (ja) 電力制御装置
US9990024B2 (en) Circuits and methods providing voltage adjustment as processor cores become active based on an observed number of ring oscillator clock ticks
JP2009522688A (ja) 独立周波数及び/又は電圧で集積回路の構成要素を動作させるシステムならびに方法
JP6609319B2 (ja) 高速のスタートアップのスタンドバイモードを有するクロック生成回路
WO2013023393A1 (zh) 一种动态调节电压和频率的电路控制系统和方法
US9946327B2 (en) Thermal mitigation with power duty cycle
JP2008059054A (ja) プロセッサシステム
US11119559B2 (en) Controlling a processor clock
WO2023121917A1 (en) Droop detection and control of digital frequency-locked loop
US9537484B2 (en) Semiconductor device and method of controlling the same
US9781679B2 (en) Electronic systems and method of operating electronic systems
US8988139B2 (en) Self-selected variable power integrated circuit
US10712767B2 (en) Clock generator and clock generation method
KR20180078558A (ko) 시스템 온 칩의 구동 방법, 이를 수행하는 시스템 온 칩 및 이를 포함하는 전자 시스템
US11921554B2 (en) Apparatus and method for dynamic thermal management using frequency clamping and idle injection
US8402288B2 (en) Apparatus and method for controlling voltage and frequency using multiple reference circuits
US20240106438A1 (en) Droop detection and control of digital frequency-locked loop
KR100557607B1 (ko) 클럭 발생 장치
JP2011199113A (ja) 解析装置及び半導体装置
KR20240118185A (ko) 디지털 주파수-고정 루프의 드룹 검출 및 제어
CN114385026A (zh) 控制芯片以及触碰侦测方法
JP2011199516A (ja) クロック生成装置、クロック切り替え方法及びプログラム
JP2015001832A (ja) 情報処理装置およびその制御方法
TW201335735A (zh) 電腦系統及其功率分享方法
JP2011176957A (ja) 電源オンオフ非劣化電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170227

R150 Certificate of patent or registration of utility model

Ref document number: 6103783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533