JP2015088129A5 - - Google Patents

Download PDF

Info

Publication number
JP2015088129A5
JP2015088129A5 JP2013228754A JP2013228754A JP2015088129A5 JP 2015088129 A5 JP2015088129 A5 JP 2015088129A5 JP 2013228754 A JP2013228754 A JP 2013228754A JP 2013228754 A JP2013228754 A JP 2013228754A JP 2015088129 A5 JP2015088129 A5 JP 2015088129A5
Authority
JP
Japan
Prior art keywords
reset operation
information processing
processing apparatus
power consumption
circuit block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013228754A
Other languages
English (en)
Other versions
JP6224994B2 (ja
JP2015088129A (ja
Filing date
Publication date
Application filed filed Critical
Priority to JP2013228754A priority Critical patent/JP6224994B2/ja
Priority claimed from JP2013228754A external-priority patent/JP6224994B2/ja
Priority to US14/523,079 priority patent/US9537484B2/en
Publication of JP2015088129A publication Critical patent/JP2015088129A/ja
Publication of JP2015088129A5 publication Critical patent/JP2015088129A5/ja
Application granted granted Critical
Publication of JP6224994B2 publication Critical patent/JP6224994B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

上記目的を達成するために、本発明に係る情報処理装置は以下の構成を備える。すなわち、割り当てられた演算を行い、電力供給の遮断状態から復帰する際にリセット動作を行う複数の回路ブロックを有する情報処理装置であって、少なくとも1つの回路ブロックを含む電源ドメインに対する電力供給を制御する電力制御手段と、前記電力制御手段により電力供給が再開される回路ブロックのリセット動作を制御する初期化制御手段と、を有し、前記初期化制御手段は、前記リセット動作による前記情報処理装置の消費電力が所定の消費電力以下となるように、前記回路ブロックが前記リセット動作に要するクロックサイクル数に基づき、前記回路ブロックのリセット動作時のリセット動作パラメータを設定することを特徴とする。

Claims (16)

  1. 割り当てられた演算を行い、電力供給の遮断状態から復帰する際にリセット動作を行う複数の回路ブロックを有する情報処理装置であって、
    少なくとも1つの回路ブロックを含む電源ドメインに対する電力供給を制御する電力制御手段と、
    前記電力制御手段により電力供給が再開される回路ブロックのリセット動作を制御する初期化制御手段と、を有し、
    前記初期化制御手段は、前記リセット動作による前記情報処理装置の消費電力が所定の消費電力以下となるように、前記回路ブロックが前記リセット動作に要するクロックサイクル数に基づき、前記回路ブロックのリセット動作時のリセット動作パラメータを設定することを特徴とする情報処理装置。
  2. 前記初期化制御手段は、前記リセット動作パラメータと回路ブロックのリセット動作時のダイナミック電力の関係を示すパラメータテーブル情報に基づいて、前記リセット動作パラメータを設定することを特徴とする請求項1に記載の情報処理装置。
  3. 前記初期化制御手段は、
    前記クロックサイクル数の大きい順に、前記回路ブロックのリセット動作の優先順位を決定する優先順位決定手段と、
    前記回路ブロックのリセット動作時の前記消費電力が前記所定の消費電力以下となるように、前記回路ブロックのリセット動作パラメータを前記優先順位に応じて設定する動作パラメータ設定手段と、
    を有することを特徴とする請求項に記載の情報処理装置。
  4. 前記動作パラメータ設定手段は前記優先順位に応じて、前記所定の消費電力から前記回路ブロックに対して割り当て可能な消費電力の範囲内で前記リセット動作にかかる時間が最短となる前記リセット動作パラメータを設定することを特徴とする請求項3に記載の情報処理装置。
  5. 前記動作パラメータ設定手段は、前記所定の消費電力から割り当て可能な消費電力では前記リセット動作が不能である前記回路ブロックについて、前記リセット動作を行わせない前記リセット動作パラメータを設定することを特徴とする請求項3又は4に記載の情報処理装置。
  6. 前記動作パラメータ設定手段は前記回路ブロックごとに、
    前記リセット動作パラメータの候補を、所定の選定対象群から選定する選定手段と、
    前記リセット動作パラメータの候補でリセット動作を行った場合の前記消費電力を予測する予測手段と、
    前記予測された消費電力が前記所定の消費電力以下である場合に、前記リセット動作パラメータの候補を前記リセット動作パラメータとして設定する設定手段と、を有し、
    前記選定手段は、前記予測された消費電力が前記所定の消費電力を超えた場合に、前記予測された消費電力が前記所定の消費電力以下となるまで、前記リセット動作パラメータの候補の選定を繰り返すことを特徴とする請求項3乃至5の何れか1項に記載の情報処理装置。
  7. さらに、前記回路ブロックのリセット動作を行う前の前記消費電力を検出する電力検出手段を有し、
    前記予測手段は、前記検出された消費電力と、前記リセット動作により増加する消費電力との加算により前記予測を行うこと特徴とする請求項6に記載の情報処理装置。
  8. さらに、前記情報処理装置の温度を検出する温度検出手段を有し、
    前記予測手段は、前記リセット動作により増加する消費電力を、前記温度に基づくリーク電力と前記リセット動作パラメータに基づくダイナミック電力の加算により算出することを特徴とする請求項7に記載の情報処理装置。
  9. 前記初期化制御手段はさらに、
    記リセット動作対象の複数の回路ブロックを指定する指示を受信する受信手段と、
    前記リセット動作対象の各回路ブロックリセット動作の完了を検出する検出手段と、を有し、
    前記初期化制御手段は、前記指定されたリセット動作対象の複数の回路ブロックの全てについてリセット動作の完了が検出されるまで、前記リセット動作が未完了の回路ブロックに対する前記リセット動作パラメータの設定を継続することを特徴とする請求項1乃至8の何れか1項に記載の情報処理装置。
  10. 前記リセット動作パラメータは動作周波数であることを特徴とする請求項1乃至9のいずれか1項に記載の情報処理装置。
  11. 前記リセット動作パラメータは動作電圧であることを特徴とする請求項1乃至10のいずれか1項に記載の情報処理装置。
  12. さらに、前記パラメータテーブル情報を予め保持する保持手段を有することを特徴とする請求項2に記載の情報処理装置。
  13. さらに、前記回路ブロックごとの前記クロックサイクル数を予め保持するクロックサイクル数保持手段を有することを特徴とする請求項1乃至12のいずれか1項に記載の情報処理装置。
  14. 割り当てられた演算を行い、電力供給の遮断状態から復帰する際にリセット動作を行う複数の回路ブロックを有し、少なくとも1つの回路ブロックを含む電源ドメインに対する電力供給を制御可能な情報処理装置の制御方法であって、
    前記リセット動作時の前記情報処理装置の消費電力が所定の消費電力以下となるように、電力供給が再開される回路ブロックがリセット動作に要するクロックサイクル数に基づき、前記回路ブロックのリセット動作時のリセット動作パラメータを設定することを特徴とする情報処理装置の制御方法。
  15. コンピュータ装置で実行されることにより、該コンピュータ装置を請求項1乃至13のいずれか1項に記載の情報処理装置の各手段として機能させるためのプログラム。
  16. 請求項15に記載のプログラムを記憶したことを特徴とするコンピュータ可読の記憶媒体。
JP2013228754A 2013-11-01 2013-11-01 情報処理装置およびその制御方法 Active JP6224994B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013228754A JP6224994B2 (ja) 2013-11-01 2013-11-01 情報処理装置およびその制御方法
US14/523,079 US9537484B2 (en) 2013-11-01 2014-10-24 Semiconductor device and method of controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013228754A JP6224994B2 (ja) 2013-11-01 2013-11-01 情報処理装置およびその制御方法

Publications (3)

Publication Number Publication Date
JP2015088129A JP2015088129A (ja) 2015-05-07
JP2015088129A5 true JP2015088129A5 (ja) 2016-09-15
JP6224994B2 JP6224994B2 (ja) 2017-11-01

Family

ID=53006597

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013228754A Active JP6224994B2 (ja) 2013-11-01 2013-11-01 情報処理装置およびその制御方法

Country Status (2)

Country Link
US (1) US9537484B2 (ja)
JP (1) JP6224994B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10620247B2 (en) * 2017-09-27 2020-04-14 Quanta Computer Inc. System and method to detect capacitance of a power supply unit
WO2019159547A1 (ja) * 2018-02-16 2019-08-22 株式会社メガチップス 情報処理システム、サーバ装置、情報処理装置、動作制御装置及び情報処理システムの動作方法
JP7152214B2 (ja) * 2018-02-16 2022-10-12 株式会社メガチップス 情報処理システム、情報処理装置及び情報処理システムの動作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414979A (en) * 1981-02-23 1983-11-15 Telectronics Pty. Ltd. Monitorable bone growth stimulator
US5323067A (en) * 1993-04-14 1994-06-21 National Semiconductor Corporation Self-disabling power-up detection circuit
EP0723331B1 (en) * 1995-01-17 2003-05-07 Vlt Corporation Control of stored magnetic energy in power converter transformers
US6473852B1 (en) * 1998-10-30 2002-10-29 Fairchild Semiconductor Corporation Method and circuit for performing automatic power on reset of an integrated circuit
JP2001101764A (ja) * 1999-09-28 2001-04-13 Internatl Business Mach Corp <Ibm> 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
US6690220B2 (en) * 2000-06-30 2004-02-10 Matsushita Electric Industrial Co., Ltd. Reset circuit of semiconductor circuit
JP3703706B2 (ja) * 2000-10-18 2005-10-05 富士通株式会社 リセット回路およびリセット回路を有する半導体装置
JP3437174B2 (ja) 2001-04-12 2003-08-18 沖電気工業株式会社 省電力化集積回路および省電力化集積回路の制御方法
US7667506B2 (en) * 2007-03-29 2010-02-23 Mitutoyo Corporation Customizable power-on reset circuit based on critical circuit counterparts
JP2009054031A (ja) * 2007-08-28 2009-03-12 Toshiba Corp リセット制御装置
JP2011065529A (ja) 2009-09-18 2011-03-31 Renesas Electronics Corp 半導体集積装置およびその制御方法
US8754679B2 (en) * 2009-09-29 2014-06-17 Texas Instruments Incorporated Low current power-on reset circuit and method
JP5333311B2 (ja) * 2010-03-26 2013-11-06 ソニー株式会社 不揮発性記憶装置
JP5936415B2 (ja) * 2012-03-29 2016-06-22 キヤノン株式会社 半導体集積回路、情報処理装置および制御方法
JP2014032724A (ja) * 2012-08-03 2014-02-20 Sharp Corp 半導体記憶装置
JP6110696B2 (ja) * 2013-03-14 2017-04-05 キヤノン株式会社 集積回路及びその制御方法

Similar Documents

Publication Publication Date Title
JP2015011558A5 (ja)
JP2013254331A5 (ja)
RU2009146391A (ru) Устройство обработки информации, способ обработки информации и программа
JP2016509390A5 (ja)
JP2014020893A5 (ja)
JP2018020410A5 (ja) レイアウト設定方法、および制御装置
JP2014016817A5 (ja)
JP2014060724A5 (ja)
ES2544515A1 (es) Campo de cocción con varios elementos de calentamiento.
RU2015134862A (ru) Определение характеристик теплового расширения станка с чпу
JP2016053768A5 (ja)
JP2016506708A5 (ja)
RU2014101664A (ru) Способы и системы для определения степени утомления оператора
TW201614502A (en) Selectable memory access time
JP2014197333A5 (ja)
JP2015088129A5 (ja)
JP2015194997A5 (ja) 電子機器、電子機器の制御方法、プログラム
JP2017228104A5 (ja)
JP2017504106A5 (ja)
JP2014079941A5 (ja)
JP2015011557A5 (ja)
JP2019007818A5 (ja)
JP2013196698A5 (ja)
JP2015225396A5 (ja)
RU2015121678A (ru) Способ и устройство для оптимизации памяти