JP4840786B2 - 通信インタフェース回路、電子機器および通信方法 - Google Patents

通信インタフェース回路、電子機器および通信方法 Download PDF

Info

Publication number
JP4840786B2
JP4840786B2 JP2009023366A JP2009023366A JP4840786B2 JP 4840786 B2 JP4840786 B2 JP 4840786B2 JP 2009023366 A JP2009023366 A JP 2009023366A JP 2009023366 A JP2009023366 A JP 2009023366A JP 4840786 B2 JP4840786 B2 JP 4840786B2
Authority
JP
Japan
Prior art keywords
signal
connection
communication
amplitude
transmission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009023366A
Other languages
English (en)
Other versions
JP2010183223A (ja
Inventor
敬悟 曽我部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Storage Device Corp
Original Assignee
Toshiba Storage Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Storage Device Corp filed Critical Toshiba Storage Device Corp
Priority to JP2009023366A priority Critical patent/JP4840786B2/ja
Priority to US12/700,258 priority patent/US8478918B2/en
Publication of JP2010183223A publication Critical patent/JP2010183223A/ja
Application granted granted Critical
Publication of JP4840786B2 publication Critical patent/JP4840786B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206Monitoring of events, devices or parameters that trigger a change in power modality
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3253Power saving in bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/325Power saving in peripheral device
    • G06F1/3268Power saving in hard disk drive
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/50Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Communication Control (AREA)
  • Power Sources (AREA)
  • Information Transfer Systems (AREA)

Description

本発明は、通信相手機器との間で信号を送受信する通信インタフェース回路、この通信インタフェース回路を備えた電子機器、および、通信方法に関する。
近年、コンピュータの処理能力の向上に伴い、周辺装置との間のインタフェースについても、データ転送の高速化が要望されている。HDD(Hard Disk Drive)などのストレージデバイスとの間のインタフェース規格としては、SCSI(Small Computer System Interface)規格の一種であるSAS(Serial Attached SCSI)規格が普及しつつある。従来のSCSI規格はパラレル転送方式を採用していたのに対し、SAS規格ではシリアル転送方式を採用することにより、高速かつ高精度なデータ転送を可能にしている。
ところで、SASインタフェースでは、送信側と受信側とが接続を確立する過程として、まず、OOB(Out Of Band)と呼ばれるバースト信号により通信相手の探索が行われ、通信相手が見つかると、お互いの転送速度を決定する速度ネゴシエーションが行われる。このようにして接続が確立されると、SASインタフェースはコマンドの送受信を待機するアイドル状態となる。
アイドル状態では、接続確立状態を維持するために、互いに所定の信号を出力し続ける必要がある。このため、アイドル状態では、コマンドやデータを送受信していないにもかかわらず、電力が消費されてしまう。また、SAS規格ではアイドル状態でのパワーセーブについて規定されていない。従来、アイドル状態では、例えば、伝送路における送信信号の減衰レベルなどの様々な通信環境に対応できるようにするため、コマンド送受信を行う通常状態と同じ1.2V程度の電圧で信号を送信していた。このため、アイドル状態での消費電力が大きいことが問題となっていた。
なお、S−ATA(Serial-AT Attachment)規格のインタフェースを用いた情報処理装置としては、データの送受信が行われなくなって所定の時間が経過すると、ホストのサウスブリッジおよびHDDと接続するインタフェースをパワーダウンさせるものがあった(例えば、特許文献1参照)。
また、HDDのパワーマネージメント技術としては、コントローラと、階層的に配置されてパフォーマンスの異なる複数のHDDとの間に中継器を配置し、この中継器に、所定の条件に従ってHDDを停止・起動する機能を設けたものがあった(例えば、特許文献2参照)。
特開2006−18388号公報 特開2008−41050号公報
前述したSAS規格のように、接続確立後に、接続を維持するための信号を送受信し続ける必要があるインタフェースでは、その信号の送受信時における消費電力を抑制することが課題となっていた。
本発明はこのような点に鑑みてなされたものであり、接続確立後の消費電力を抑制することが可能な通信インタフェース回路、電子機器および通信方法を提供することを目的とする。
一実施形態によれば、通信相手との接続が確立された後、信号の送受信を待機するアイドル状態に設定される通信インターフェース回路は、通信相手機器との間で信号を送受信し、前記通信相手機器への送信信号の最大振幅を変化させる機能を備えた信号送受信部と、前記信号送受信部による信号の送受信動作を制御して、前記通信相手機器との間の接続を確立させる接続確立制御部と、前記信号送受信部と前記通信相手機器との間に接続が確立された後の前記アイドル状態において、前記信号送受信部から前記通信相手機器に対して接続を維持するための接続維持信号を送信させる信号送信制御部と、前記アイドル状態において前記信号送受信部から送信される前記接続維持信号の最大振幅を第1の振幅値から徐々に低下させ、前記信号送受信部と前記通信相手機器との通信が不可能になると、前記接続確立制御部に前記通信相手機器との接続を再度確立させ、接続確立後に、前記信号送受信部から送信される前記接続維持信号の最大振幅を、通信が不可能になった時点での前記接続維持信号の最大振幅より所定の値だけ大きい第2の振幅値に設定する振幅制御部と、を有する。
この通信インタフェース回路では、接続確立制御部の制御により、信号送受信部と通信相手機器との間で接続が確立された後のアイドル状態で、信号送受信部から通信相手機器に対して、接続を維持するための接続維持信号が送信される。このとき、振幅制御部は、送信される接続維持信号の最大振幅を第1の振幅値から徐々に低下させる。この動作により信号送受信部と通信相手機器との通信が不可能になると、振幅制御部は、接続確立制御部に、通信相手機器との接続を再度確立させる。そして、接続確立後に接続維持信号が送信される際に、振幅制御部は、その接続維持信号の最大振幅を、通信が不可能になった時点での接続維持信号の最大振幅より所定の値だけ大きい第2の振幅値に設定する。
上記の通信インタフェース回路では、接続確立後、接続維持信号の送信時における消費電力が抑制される。
第1の実施の形態に係る通信インタフェース回路の構成例を示す図である。 第2の実施の形態に係る情報処理装置のハードウェア構成例を示す図である。 HDDのハードウェア構成例を示す図である。 HDCの内部構成例を示す図である。 接続確立のための処理手順を概略的に示す図である。 通信相手探索動作を説明するための図である。 速度ネゴシエーション動作を説明するための図である。 HDDにおける通信開始から終了までの処理手順を示すフローチャート(その1)である。 HDDにおける通信開始から終了までの処理手順を示すフローチャート(その2)である。 通信開始からの送信信号の振幅変化の例を示す図である。
以下、実施の形態を図面を参照して詳細に説明する。
図1は、第1の実施の形態に係る通信インタフェース回路の構成例を示す図である。
図1に示す通信インタフェース回路10は、例えば、電子機器20に搭載されて、通信相手機器30との間で信号を送受信する回路である。ここで、電子機器20としては、例えば、HDD、光ディスク記録または再生機器などのストレージデバイス、各種の通信機器、情報処理機器などを適用可能である。また、通信相手機器30は必ずしも電子機器20の外部に設けられた機器でなくてもよく、例えば、電子機器20の内部に搭載されていてもよい。例えば、電子機器20としてパーソナルコンピュータなどの情報処理機器を適用した場合、情報処理機器内のCPU(Central Processing Unit)を通信相手機器30と見なすことができる。この場合、このCPUとの間で情報を送受信し、情報処理機器の内部に接続されたストレージデバイスが備える通信インタフェースを、図1中の通信インタフェース回路10と見なすことができる。
通信インタフェース回路10は、図1に示すように、信号送受信部11、接続確立制御部12、信号送信制御部13および振幅制御部14を備えている。
信号送受信部11は、通信相手機器30に接続して、この通信相手機器30との間で信号を送受信する。また、信号送受信部11は、通信相手機器30への送信信号の最大振幅を変化させる機能を備えている。
接続確立制御部12は、信号送受信部11による信号の送受信動作を制御して、通信相手機器30との間の接続を確立させる。この接続確立制御部12の動作は、通信相手機器30との通信開始時に実行されるだけでなく、振幅制御部14からの要求に応じて行われる場合もある。
信号送信制御部13は、信号送受信部11から通信相手機器30に対して、接続維持信号を送信させる。接続維持信号は、信号送受信部11と通信相手機器30との間に接続が確立された状態において、その接続確立状態を維持するための信号である。この接続維持信号としては、例えば、一定時間ごとに送信される、コマンドなどの特定の情報であってもよい。あるいは、コマンドなどとは別の信号であって、一定時間ごとに、あるいは連続的に送信されるものであってもよい。そして、少なくとも、通信相手機器30が信号送受信部11からの接続維持信号を正常に受信できなくなると、通信が不可能な状態になる。この状態では、通信を継続するためには、再度接続を確立するための処理を行う必要が生じる。
振幅制御部14は、信号送受信部11から送信される接続維持信号の最大振幅を制御する。振幅制御部14は、接続維持信号の最大振幅について、接続状態を維持可能なできるだけ小さい値を求める振幅決定機能を有する。そして、できるだけ小さい振幅値を決定した後、その振幅値を接続維持信号の最大振幅として設定することで、接続維持信号の送信時における消費電力を抑制する。
より具体的には、振幅制御部14は、信号送受信部11と通信相手機器30との接続が確立された状態において、信号送受信部11から送信される接続維持信号の最大振幅を、第1の振幅値から徐々に低下させる。なお、この動作は、例えば、通信インタフェース回路10と通信相手機器30とが接続され、それらの間で通信が開始された初期動作として実行されればよい。
接続維持信号の最大振幅が低下していくと、やがて、信号送受信部11と通信相手機器30との通信が不可能になる。このとき、振幅制御部14は、接続確立制御部12に通信相手機器30との接続を再度確立させる。そして、接続確立後、振幅制御部14は、信号送受信部11から送信される接続維持信号の最大振幅を、通信が不可能になった時点での接続維持信号の最大振幅より所定の値だけ大きい第2の振幅値に設定する。
このような振幅制御部14の制御により、接続維持信号の送信時において、通信インタフェース回路10と通信相手機器30との接続を確実に維持しながらも、その送信のための消費電力をできる限り低減することができる。例えば、接続維持信号の送信により、通信インタフェース回路10と通信相手機器30との接続を単に維持しているだけの状態において、その状態での消費電力をできる限り低減できるようになる。
また、上記の通信インタフェース回路10で用いられる通信プロトコルは、例えば、接続確立後に、通信相手機器30との間で各種の制御情報が送受信される期間と、制御情報の送受信を待機するための待機期間とが存在するものであってもよい。すなわち、この場合には、待機期間において、接続を維持するために上記の接続維持信号が送信される。このような場合に、前述した振幅制御部14の制御によって接続維持信号の最大振幅が決定されることにより、待機期間における消費電力を抑制することができる。
また、このような場合には、接続維持信号の振幅決定処理において用いられる第1の振幅値は、信号送受信部11から制御情報が送信される際の送信信号の最大振幅以下の値とされればよい。これにより、制御情報の送信時と比較して、待機期間における消費電力を低減することが可能になる。これとともに、制御情報が送受信される期間と待機時間とで、ともに信号を確実に通信できるようになる。
次に、通信インタフェース規格としてSASを適用した場合の例について、より具体的に説明する。
図2は、第2の実施の形態に係る情報処理装置のハードウェア構成例を示す図である。
図2に示す情報処理装置100は、CPU(Central Processing Unit)101、RAM102およびインタフェース(I/F)コントローラ103が、内部バス104を介して互いに接続された構成を有している。また、インタフェースコントローラ103には、HDD200が接続されている。
CPU101は、HDD200に記憶された各種プログラムを実行することにより、この情報処理装置100全体を統括的に制御する。RAM102は、CPU101に実行させるプログラムの少なくとも一部や、このプログラムによる処理に必要な各種データを一時的に記憶する。インタフェースコントローラ103は、HDD200との間で、SAS規格に従ってシリアル方式でデータを送受信する。
HDD200は、SASインタフェースによりインタフェースコントローラ103と接続して、データを送受信する。HDD200は、例えば、CPU101により実行されるプログラムや、その実行に必要な各種のデータなどを記憶する。
図3は、HDDのハードウェア構成例を示す図である。
HDD200は、HDC(Hard Disk Controller)201、R/W(Read/Write)チャネル202、SVC(Servo Controller)203、ディスクドライブ部204、MPU(Micro Processing Unit)205および電源回路206を備えている。
HDC201は、SASインタフェースを通じてホスト側、すなわち情報処理装置100のインタフェースコントローラ103に接続している。そして、ホスト側のインタフェースコントローラ103との間でSASプロトコルに従って通信する。また、HDC201は、ホスト側から、制御コマンドや、ディスクドライブ部204内の磁気ディスクに記録するための記録データの供給を受ける。また、記録データにエラー訂正コードを付与して、R/Wチャネル202に出力する。また、HDC201は、磁気ディスクから読み取られた再生データをR/Wチャネル202から受信し、ホスト側へ送信する。
R/Wチャネル202は、ディスクドライブ部204内の磁気ヘッドによって磁気ディスクから読み取られた信号を受信し、この信号を復調して再生データを生成し、誤り訂正を行った後、HDC201に出力する。また、R/Wチャネル202は、HDC201から受信した記録データを変調して記録データ信号を生成し、磁気ヘッドに出力して磁気ディスクに記録させる。
SVC203は、MPU205の制御の下で、ディスクドライブ部204に対して制御信号を出力し、ディスクドライブ部204内の磁気ヘッドの移動動作や磁気ディスクの回転動作を制御する。
ディスクドライブ部204には、磁気ディスク、磁気ヘッド、磁気ディスクを回転するためのスピンドルモータ、磁気ヘッドを移動させて磁気ディスク上に位置決めするためのモータなどが設けられている。
MPU205は、HDD200全体を統括的に制御する。例えば、MPU205は、HDD200の起動時および終了時における、HDD200内の各部に対する電源供給/切断動作などを制御する。
電源回路206は、MPU205からの制御の下で、HDD200内の各部に電源を供給する。
図4は、HDCの内部構成例を示す図である。
HDC201は、受信回路(Receiver)210、送信回路(Transmitter)220、バッファメモリ230およびMPU240を備えている。なお、これらの回路は、例えば、1つのLSI(Large Scale Integration)チップ上に搭載される。
受信回路210および送信回路220は、SASインタフェースを通じて通信するためのPHY(物理層)を備えている。受信回路210は、SASコネクタ201aを通じて、信号Rx+,Rx−を含む差動信号対を受信する。送信回路220は、SASコネクタ201aを通じて、信号Tx+,Tx−を含む差動信号対を送信する。
また、送信回路220には、レベル制御回路(Level Cnt.)221が設けられている。レベル制御回路221は、電源回路206から供給される電源電圧を基に、送信信号をドライブするための電圧を発生する。また、レベル制御回路221は、MPU240からの制御信号に応じて送信信号のドライブ電圧を変化させることで、ホスト側への送信信号の最大振幅を変化させることが可能になっている。
バッファメモリ230は、受信回路210により受信されたホスト側からのコマンドや、コマンドに付随したデータ(以下、単に“データ”と呼ぶ)を保持する。これらのコマンドやデータは、MPU240によって参照される。また、バッファメモリ230は、MPU240から供給された、送信用のコマンドやデータを保持して、送信回路220に出力する。送信回路220に出力されたコマンドやデータは、ホスト側へ送信される。
MPU240は、インタフェース(I/F)処理部241およびステートマシン242を備えている。なお、これらの機能は、例えば、MPU240が備えるプロセッサにより所定のプログラムが実行されることで実現される。また、例えば、これらの機能が、プロセッサやロジック回路などの個別のハードウェアによって実現されてもよい。
また、MPU240の内部には、RAM243が搭載されている。このRAM243には、接続確立フラグ243a、コマンド送受信フラグ243bおよび最低振幅値243cが記憶される。なお、このRAM243は、MPU240の外部に設けられていてもよい。さらに、MPU240の内部には、PHY設定レジスタ244が設けられている。
インタフェース処理部241は、SASプロトコルに従い、受信回路210および送信回路220による信号の送受信動作を制御する。例えば、インタフェース処理部241は、受信回路210および送信回路220によりSASプロトコルに従って実行されるホスト側との接続確立処理を制御する。この制御において、インタフェース処理部241は、現在ホスト側との接続が確立しているか否かを示す接続確立フラグ243aを設定する。
また、インタフェース処理部241は、受信回路210によりホスト側から受信され、バッファメモリ230に記憶されたコマンドやデータを取得し、それらのコマンドやデータに応じてHDD200の内部の動作を制御する。また、受信コマンドに対して応答するための送信コマンドや送信データを生成してバッファメモリ230に出力し、送信回路220に送信させる。さらに、インタフェース処理部241は、受信回路210および送信回路220において、ホスト側とのコマンドの送受信が行われているか否かを示すコマンド送受信フラグ243bを設定する。
また、インタフェース処理部241は、送信回路220のレベル制御回路221における送信信号のドライブ電圧を制御して、送信信号の最大振幅を変化させる機能も備えている。この機能は、PHY設定レジスタ244の設定値に応じて制御される。PHY設定レジスタ244には、通信状態を示すモード情報と、送信信号の最大振幅を指定するための振幅制御値とが、ステートマシン242によって設定される。
インタフェース処理部241は、PHY設定レジスタ244のモード情報に基づき、現在の通信状態が通常状態であれば、送信信号の最大振幅をあらかじめ決められた一定のレベルとするように制御する。一方、現在の通信状態がアイドル状態であれば、PHY設定レジスタ244に設定された振幅制御値に応じて、送信信号の最大振幅を変化させる。
なお、インタフェース処理部241が備える、接続確立処理の制御機能、その制御に伴う接続確立フラグ243aの設定機能などは、MPU240とは別のハードウェアによって実現されてもよい。その場合、各機能を実現するハードウェアは、例えば送信回路220の内部などに設けられてもよい。
ステートマシン242は、接続確立フラグ243a、コマンド送受信フラグ243bなどを基に、SASインタフェースによる現在の通信状態を判別する。そして、その判別結果をPHYレジスタ244に設定することにより、インタフェース処理部241に通信状態を通知する。また、アイドル状態においては、送信信号の最大振幅を制御するための振幅制御値をPHY設定レジスタ244に設定する。ステートマシン242は、アイドル状態における送信回路220からの送信信号の最大振幅をできるだけ低くするように制御する。
次に、図5は、接続確立のための処理手順を概略的に示す図である。
SAS規格では、通信相手との間で接続を確立するための手順として、通信相手探索(ステップS1)、速度ネゴシエーション(ステップS2)の2つの手順が規定されている。通信相手探索動作は、バースト信号であるOOB信号301が送受信されることで行われる。速度ネゴシエーション動作は、探索された通信相手との間で信号を送受信し、同期をとることで、通信相手との通信速度を決定する。なお、速度ネゴシエーション動作については、後にあらためて説明する。本実施の形態のHDD200では、以上の接続確立動作がインタフェース処理部241により制御される。
これらの動作が終了すると、通信相手との間で接続が確立された状態となり、アイドル状態(ステップS3)に移行する。アイドル状態では、互いに通信相手に対してスクランブルパターン302が出力される。これにより、接続確立状態が維持され、コマンドの送受信を待機することが可能になる。アイドル状態においてコマンドの送受信が行われると、アイドル状態は解除される。また、コマンドの送受信が終了すると、通常はアイドル状態に再度移行する。
図6は、通信相手探索動作を説明するための図である。
図6では、ホスト側、すなわち情報処理装置100のインタフェースコントローラ103から送信される信号と、HDD200から送信される信号とを、わかりやすいように並べて示している。
上記のステップS1で示した通信相手探索動作では、通信相手を検索するための“COMINT”と呼ばれるOOB信号が、互いに送信される。そして、このOOB信号“COMINT”を受信した機器側が、この信号に応答して同様のOOB信号“COMINT”を返信することで、各機器が通信相手を互いに認識する。
図6の例では、ホスト側からOOB信号“COMINT”が送信され(ステップS11)、このOOB信号をHDD200の受信回路210が受信する。HDD200では、この受信信号に応答して、インタフェース処理部241の制御により、同様のOOB信号“COMINT”が送信回路220から送信される(ステップS12)。これにより、互いに通信相手を認識する。
次に、自分がSAS準拠の機器であることを通知するための“COMSAS”と呼ばれるOOB信号が送受信される。図6の例では、ホスト側からOOB信号“COMSAS”が送信され(ステップS13)、このOOB信号をHDD200の受信回路210が受信する。HDD200では、この受信信号に応答して、インタフェース処理部241の制御により、同様のOOB信号“COMSAS”が送信回路220から送信される(ステップS14)。これにより、互いに通信相手がSAS準拠の機器であることを認識する。この後、速度ネゴシエーション動作が開始される。
図7は、速度ネゴシエーション動作を説明するための図である。
速度ネゴシエーション動作では、4Bytesの単位信号であるプリミティブ(Primitive)を複数含むアライン(ALIGN)信号が送受信される。図6の例と同様にホスト側から通信が開始されるものとすると、まず、ホスト側から、通信速度1.5Gbpsに対応する“ALIGN0”と呼ばれるアライン信号が送信される。HDD200では、受信回路210の内部でアライン信号“ALIGN0”との同期がとられる。同期に成功した場合には、インタフェース処理部241の制御により、ホスト側に対して同様のアライン信号“ALIGN0”が送信回路220から送信される。このアライン信号“ALIGN0”に対して、ホスト側でも同様に同期が行われる。ホスト側、HDD200側の双方で同期に成功した場合には、1.5Gbpsでの通信が可能であることが互いに認識される。
次に、ホスト側から、通信速度3.0Gbpsに対応する“ALIGN1”と呼ばれるアライン信号が送信される。HDD200では、受信回路210の内部でアライン信号“ALIGN1”との同期がとられる。同期に成功した場合には、インタフェース処理部241の制御により、ホスト側に対して同様のアライン信号“ALIGN1”が送信回路220から送信される。このアライン信号“ALIGN1”に対して、ホスト側でも同様に同期が行われる。ホスト側、HDD200側の双方で同期に成功した場合には、互いの通信速度を3.0Gbpsとすることが決定される。一方、どちらか一方が同期に失敗した場合には、通信速度が1.5Gbpsと決定される。
以上の接続確立処理が正常に実行されると、インタフェース処理部241は、スクランブルパターンを生成して送信回路220に送信させるとともに、ホスト側からのスクランブルパターンが受信回路210により正常に受信されるか否かを監視する。
ところで、SAS規格では、通信相手探索動作におけるOOB信号の最大振幅について、図5に示したように240mV以上とすることが規定されている。また、接続確立後、コマンドやデータの送受信時における送受信信号の最大振幅は、1.2V以上とすることが規定されている。しかしながら、アイドル状態におけるスクランブルパターンの信号振幅については規定されていない。そこで、HDD200では、MPU240のステートマシン242の制御により、アイドル状態での送信信号の最大振幅を可能な限り低くし、アイドル状態での消費電力を抑制する。
図8,図9は、HDDにおける通信開始から終了までの処理手順を示すフローチャートである。
[ステップS31]ホスト側、すなわち情報処理装置100のインタフェースコントローラ103と、HDD200との間で、接続を確立するための処理が実行される。図6および図7で説明したように、HDD200では、インタフェース処理部241によって受信回路210および送信回路220による信号送受信動作が制御されて、通信相手探索動作および速度ネゴシエーション動作が実行される。インタフェース処理部241は、これらの動作が正常に完了し、接続が確立すると、接続確立フラグ243aを“1”に設定する。そして、送信回路220にスクランブルパターンを出力して、ホスト側に送信させる。
[ステップS32]ステートマシン242は、接続確立フラグ243aを監視し、接続が確立したか否かを判定する。接続確立フラグ243aが“1”になると、ステップS33の処理が実行される。
[ステップS33]ステートマシン242は、PHY設定レジスタ244のモード情報を、アイドル状態を示すように設定する。これにより、インタフェース処理部241は、アイドル状態に移行したことを認識する。
[ステップS34]ステートマシン242は、PHY設定レジスタ244に、送信信号(スクランブルパターン)の最大振幅を所定の初期値とするための振幅制御値を設定する。この初期値は、通信環境に関係なく通信相手と確実に信号を送受信できるような、比較的大きい値であることが望ましく、例えば、コマンド送受信時における最大振幅である1.2Vとされる。
インタフェース処理部241は、送信回路220のレベル制御回路221に対して、PHY設定レジスタ244の振幅制御値に応じた制御信号を供給し、送信信号の最大振幅を初期値とするように制御する。なお、インタフェース処理部241は、レベル制御回路221に対して、例えば、送信信号の立ち上がり/立ち下がりの強弱を示す“Drive Strength”、単位時間に対する所定電圧レベルの期間の比率を示す“Slew Rate”、送信信号の振幅の増幅率を示す“Emphasis”などの制御パラメータを設定することで、送信信号の最大振幅を段階的に変化させる。
[ステップS35]ステートマシン242は、ステップS34でPHY設定レジスタ244に設定した振幅制御値を、最低振幅値243cとしてRAM243に記録する。
[ステップS36]ステートマシン242は、送信信号の最大振幅を現在の値から1段階低下させるように、PHY設定レジスタ244の振幅制御値を変更する。インタフェース処理部241は、変更された振幅制御値に応じた制御信号をレベル制御回路221に対して供給し、送信信号の最大振幅を1段階分だけ小さくさせる。
ここで、インタフェース処理部241は、受信回路210および送信回路220においてホスト側との通信が不可能になった場合には、接続確立フラグ243aを“0”に変化させる。一方、ホスト側との通信が可能な状態が維持されていれば、接続確立フラグ243aは“1”のままとなる。
[ステップS37]ステートマシン242は、接続確立フラグ243aの値を基に、ホスト側との通信が可能な状態であるか否かを判定する。通信が可能な状態であれば、ステップS38の処理が実行される。一方、通信が不可能な状態であれば、ステップS39の処理が実行される。
[ステップS38]ステートマシン242は、ステップS36でPHY設定レジスタ244に設定した振幅制御値により、RAM243内の最低振幅値243cを更新する。この後、ステップS36の処理に戻り、送信信号の最大振幅がさらに1段階低下される。
[ステップS39]ホスト側との通信が切断され、ステップS31と同様の手順により、ホスト側との接続を確立するための処理が再度実行される。接続が確立すると、接続確立フラグ243aが“1”に設定される。
[ステップS40]ステートマシン242は、接続確立フラグ243aを監視し、接続が確立したか否かを判定する。接続確立フラグ243aが“1”になると、ステップS41の処理が実行される。
[ステップS41]ステートマシン242は、PHY設定レジスタ244のモード情報を、アイドル状態を示すように設定する。これにより、インタフェース処理部241は、アイドル状態に移行したことを認識する。
[ステップS42]ステートマシン242は、RAM243から最低振幅値243cを読み込み、読み込んだ値をPHY設定レジスタ244の振幅制御値に設定する。インタフェース処理部241は、送信回路220のレベル制御回路221に対して、PHY設定レジスタ244の振幅制御値に応じた制御信号を供給し、送信信号の最大振幅を制御する。これにより、送信信号の最大振幅が、ホスト側との通信が切断される前にホスト側と正常に通信できていたときの最大振幅の最低値に設定される。
この処理ステップ以後、インタフェース処理部241は、受信回路210および送信回路220においてホスト側との通信が不可能になった場合には、接続確立フラグ243aを“0”に変化させる。一方、ホスト側との通信が可能な状態が維持されていれば、接続確立フラグ243aは“1”のままとなる。
[ステップS43]ステートマシン242は、接続確立フラグ243aの値を基に、ホスト側との通信が可能な状態であるか否かを判定する。通信が可能な状態が維持されていれば、ステップS45の処理が実行される。一方、通信が不可能な状態になった場合には、ステップS44の処理が実行される。
[ステップS44]ステートマシン242は、現在の送信信号の最大振幅より1段階高い振幅値により、RAM243内の最低振幅値243cを更新する。この後、ステップS39の処理に戻り、ホスト側との接続を確立するための処理が再度実行される。ここで、接続確立後、アイドル状態に移行すると、前回のアイドル状態のときより送信信号の最大振幅が1段階高い値に設定されることになる。
[ステップS45]アイドル状態において、受信回路210および送信回路220によりホスト側とのコマンドの送受信が開始された場合には、インタフェース処理部241は、RAM243内のコマンド送受信フラグを“0”から“1”に変化させる。
ステートマシン242は、コマンド送受信フラグ243bを監視し、コマンドの送受信が開始されたか否かを判定する。コマンドの送受信が開始された場合には、ステップS46の処理が実行され、開始されていない場合には、ステップS43の処理が再度実行される。
[ステップS46]ステートマシン242は、PHY設定レジスタ244のモード情報を、通常状態を示すように設定する。これにより、インタフェース処理部241は、アイドル状態から通常状態に移行したことを認識し、レベル制御回路221に対して、送信信号の最大振幅を1.2Vとするように制御信号を供給する。
[ステップS47]インタフェース処理部241は、ホスト側とのコマンドの送受信動作が完了した場合には、RAM243内のコマンド送受信フラグ243bを“0”に変化させる。
ステートマシン242は、コマンド送受信フラグ243bを監視し、コマンドの送受信動作が完了したか否かを判定する。この動作が完了した場合には、ステップS48の処理が実行される。
[ステップS48]ステートマシン242は、インタフェース処理部241からの通知を監視することで、ホスト側との通信がコマンドに応じて切断されるリンク切れが発生したか否かを判定する。リンク切れが発生した場合には、通信処理は終了される。一方、リンク切れが発生していない場合には、ステップS49の処理が実行される。
[ステップS49]ステートマシン242は、PHY設定レジスタ244のモード情報を、アイドル状態を示すように設定する。これにより、インタフェース処理部241は、アイドル状態に移行したことを認識する。これとともに、PHY設定レジスタ244に設定された振幅制御値を読み込み、送信信号の最大振幅を、読み込んだ振幅制御値に対応する振幅に調整する。この後、ステップS43に戻って、再度、コマンドの送受信を待機する状態となる。
図10は、通信開始からの送信信号の振幅変化の例を示す図である。
図10の例では、通信開始からタイミングT61までの間、HDD200のHDC201ではホスト側との接続確立処理が実行される。タイミングT61において接続が確立すると、HDC201の通信状態はアイドル状態となり、ホスト側に対してスクランブルパターンが送信される。これとともに、ホスト側への送信信号の最大振幅が、所定の初期値(図10の例では1.2V)から徐々に低くされる。
ここで、送信信号の最大振幅が例えば0.6Vまで低下したタイミングT62において、HDD200とホスト側との通信が不可能になったとする。HDC201では、再度、ホスト側との接続確立処理が実行される。そして、タイミングT63において接続が確立すると、HDC201の通信状態はアイドル状態となり、ホスト側に対してスクランブルパターンが送信される。このとき、送信信号の最大振幅は、タイミングT62での最大振幅より1段階高い0.7Vとされる。
HDC201では、通信の開始時に、上記のタイミングT63までのような振幅決定のための処理が行われることで、アイドル状態での送信信号の最大振幅が、接続を維持可能な範囲内でできるだけ小さい値に調整される。これにより、アイドル状態での消費電力が抑制される。
なお、上記の例では、タイミングT63での送信信号の最大振幅は、タイミングT62での最大振幅より1段階高く設定されていたが、その後の通信環境の変化に対するマージンを考慮して、2段階以上高い最大振幅が設定されてもよい。
また、タイミングT63においてアイドル状態となった後、タイミングT64において、HDC201においてホスト側とのコマンドの送受信が開始されたとする。HDC201の通信状態は通常状態に移行し、HDC201はホスト側とのコマンドの送受信処理を実行する。このとき、HDC201からホスト側に対してコマンドやデータを送信するための信号の最大振幅は、規定の1.2Vとされる。タイミングT65においてHDC201とホスト側とのコマンドの送受信処理が完了すると、HDC201の通信状態は再度アイドル状態に移行する。このとき、ホスト側への送信信号の最大振幅は、タイミングT63〜T64の期間と同じ0.7Vとされる。
ここで、上記のタイミングT64,T65では、図9のステップS46,S49で説明したように、インタフェース処理部241は、PHY設定レジスタ244のモード情報により、通信状態の変化を簡単に検知できる。そして、インタフェース処理部241は、送信信号の最大振幅を、各通信状態に対応する振幅に瞬時に調整することができる。
また、タイミングT65においてアイドル状態となった後、タイミングT66において、何らかの理由によりHDC201とホスト側との通信が不可能になったとする。HDC201では、再度、ホスト側との接続確立処理が実行される。そして、タイミングT67において接続が確立すると、HDC201はアイドル状態に移行し、ホスト側に対してスクランブルパターンが送信される。このとき、送信信号の最大振幅は、タイミングT66以前の最大振幅より1段階高い0.8Vとされる。
このように、アイドル状態においては、例えばノイズなどにより通信不可能な状態となっても、再度接続確立処理が自動的に実行されて、通信を回復させることができる。また、通信回復後には、アイドル状態での送信信号の最大振幅がタイミングT66での最大振幅よりも高い値とされることで、接続状態をより安定的に維持することができる。さらに、通信を回復する際には、通信開始からタイミングT62までの期間に実行された振幅決定のための処理が実行されないので、通信を短時間で回復させることができる。なお、通信回復後の送信信号の最大振幅は、1段階に限らず、2段階以上高い値に設定されてもよい。
この後、タイミングT68において、ホスト側からのコマンドが受信されると、HDC201は通常状態に移行し、ホスト側とのコマンドの送受信処理が実行される。このとき、HDC201からホスト側への送信信号の最大振幅は、規定の1.2Vとされる。タイミングT69においてHDC201とホスト側とのコマンドの送受信処理が完了すると、HDC201は再度アイドル状態に移行する。このとき、ホスト側への送信信号の最大振幅は、タイミングT67〜T68の期間と同じ0.8Vとされる。
以上のHDD200では、SASインタフェースを通じた通信の開始時に、アイドル状態での出力信号の最大振幅を決定するための処理が行われることで、アイドル状態での消費電力を、接続を維持可能な最低限の電力に抑制することができる。また、設定される最大振幅は、その時点での通信環境を基に決定されたものとなるので、消費電力を低減できる効果と、通信の接続を確実に維持できるという効果を両立できるようになる。また、デュアルポートを許容したSASインタフェースでは、HDDなどの接続機器数が増大することが多いが、システム全体では、接続機器数が多いほどより大きな消費電力抑制効果を得ることができる。
なお、上記の処理例では、タイミングT67でのアイドル状態への復帰時における送信信号の最大振幅は、それより前のアイドル状態での最大振幅より高い値に自動的に設定されていた。しかし、他の処理手順として、タイミングT66において通信が不可能な状態になると、振幅決定処理を含む通信開始時からの処理を再度実行するようにしてもよい。この場合、図8,図9のフローチャートでは、ステップS43で通信不可能と判定されると、ステップS31からの処理が再度実行されることになる。このような処理により、通信回復までの時間は長くなるものの、通信が回復した後、より確実に接続状態を維持できるようになる。
また、図8,図9の処理手順において、ステップS34での初期値や、ステップS36において低下させる振幅制御値の段階数、ステップS44において上昇させる振幅値の段階数を、ユーザの操作入力により任意に設定可能としてもよい。
あるいは、これらの初期値や段階数を、それ以前の動作履歴を基に自動的に設定してもよい。例えば、ステップS34での初期値を、最後にアイドル状態となったときの送信信号の最大振幅より所定の段階数だけ高い振幅に設定してもよい。なお、最後にアイドル状態となったときの送信信号の最大振幅は、例えば、最低振幅値243cをHDD200内の不揮発性記憶媒体(例えば磁気ディスクなど)に記憶しておくことで容易に知ることができる。このような処理により、振幅決定処理をより短時間で実行できるようになる。ただし、このときに高くする段階数は2段階以上であることが望ましい。
また、上記の第2の実施の形態において、インタフェース処理部241およびステートマシン242により実現される振幅決定処理機能は、HDD200側だけでなく、ホスト側、すなわちインタフェースコントローラ103にも備えられていてもよい。
10 通信インタフェース回路
11 信号送受信部
12 接続確立制御部
13 信号送信制御部
14 振幅制御部
20 電子機器
30 通信相手機器

Claims (6)

  1. 通信相手との接続が確立された後、信号の送受信を待機するアイドル状態に設定される通信インターフェース回路であって、
    通信相手機器との間で信号を送受信し、前記通信相手機器への送信信号の最大振幅を変化させる機能を備えた信号送受信部と、
    前記信号送受信部による信号の送受信動作を制御して、前記通信相手機器との間の接続を確立させる接続確立制御部と、
    前記信号送受信部と前記通信相手機器との間に接続が確立された後の前記アイドル状態において、前記信号送受信部から前記通信相手機器に対して接続を維持するための接続維持信号を送信させる信号送信制御部と、
    前記アイドル状態において前記信号送受信部から送信される前記接続維持信号の最大振幅を第1の振幅値から徐々に低下させ、前記信号送受信部と前記通信相手機器との通信が不可能になると、前記接続確立制御部に前記通信相手機器との接続を再度確立させ、接続確立後に、前記信号送受信部から送信される前記接続維持信号の最大振幅を、通信が不可能になった時点での前記接続維持信号の最大振幅より所定の値だけ大きい第2の振幅値に設定する振幅制御部と、
    を有することを特徴とする通信インタフェース回路。
  2. 前記振幅制御部は、前記接続維持信号の最大振幅を前記第2の振幅値に設定した後、前記信号送受信部と前記通信相手機器との通信が不可能になると、前記接続確立制御部に前記通信相手機器との接続を再度確立させ、接続確立後に、前記信号送受信部から送信される前記接続維持信号の最大振幅を、通信が不可能になる直前に送信されていた前記接続維持信号の最大振幅より高い値に設定することを特徴とする請求項1記載の通信インタフェース回路。
  3. 前記振幅制御部は、前記接続維持信号の最大振幅を前記第2の振幅値に設定した後、前記信号送受信部と前記通信相手機器との通信が不可能になると、前記接続確立制御部に前記通信相手機器との接続を再度確立させ、接続確立後に、前記信号送受信部から送信される前記接続維持信号の最大振幅を前記第1の振幅値から徐々に低下させて前記第2の振幅値を再度決定することを特徴とする請求項1記載の通信インタフェース回路。
  4. 前記振幅制御部は、前記第1の振幅値を、それ以前に最後に送信された前記接続維持信号の最大振幅より所定の値だけ大きい値に設定することを特徴とする請求項1記載の通信インタフェース回路。
  5. 通信相手機器との間で信号を送受信し、前記通信相手機器への送信信号の最大振幅を変化させる機能を備えた信号送受信部と、
    前記信号送受信部による信号の送受信動作を制御して、前記通信相手機器との間の接続を確立させる接続確立制御部と、
    前記信号送受信部と前記通信相手機器との間に接続が確立された後の信号の送受信を待機するアイドル状態において、前記信号送受信部から前記通信相手機器に対して接続を維持するための接続維持信号を送信させる信号送信制御部と、
    前記アイドル状態において前記信号送受信部から送信される前記接続維持信号の最大振幅を第1の振幅値から徐々に低下させ、前記信号送受信部と前記通信相手機器との通信が不可能になると、前記接続確立制御部に前記通信相手機器との接続を再度確立させ、接続確立後に、前記信号送受信部から送信される前記接続維持信号の最大振幅を、通信が不可能になった時点での前記接続維持信号の最大振幅より所定の値だけ大きい第2の振幅値に設定する振幅制御部と、
    を備えた通信インタフェース回路を有することを特徴とする電子機器。
  6. 通信相手機器との間で信号を送受信する信号送受信部を具備する通信インターフェース回路の通信方法であって、
    信号送受信部が、通信相手機器との間で接続を確立し、
    前記信号送受信部が、前記接続の確立後の信号の送受信を待機するアイドル状態において、前記通信相手機器に対して接続を維持するための接続維持信号を送信するとともに、振幅制御部が、前記アイドル状態において前記接続維持信号の最大振幅を第1の振幅値から徐々に低下させ、
    前記信号送受信部と前記通信相手機器との通信が不可能になると、前記信号送受信部が、前記通信相手機器との間で再度接続を確立し、
    前記信号送受信部が、前記通信相手機器に対して前記接続維持信号を送信するとともに、前記振幅制御部が、前記接続維持信号の最大振幅を、通信が不可能になった時点での前記接続維持信号の最大振幅より所定の値だけ大きい第2の振幅値に設定する、
    ことを特徴とする通信方法。
JP2009023366A 2009-02-04 2009-02-04 通信インタフェース回路、電子機器および通信方法 Active JP4840786B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009023366A JP4840786B2 (ja) 2009-02-04 2009-02-04 通信インタフェース回路、電子機器および通信方法
US12/700,258 US8478918B2 (en) 2009-02-04 2010-02-04 Communication interface circuit, electronic device, and communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009023366A JP4840786B2 (ja) 2009-02-04 2009-02-04 通信インタフェース回路、電子機器および通信方法

Publications (2)

Publication Number Publication Date
JP2010183223A JP2010183223A (ja) 2010-08-19
JP4840786B2 true JP4840786B2 (ja) 2011-12-21

Family

ID=42398626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009023366A Active JP4840786B2 (ja) 2009-02-04 2009-02-04 通信インタフェース回路、電子機器および通信方法

Country Status (2)

Country Link
US (1) US8478918B2 (ja)
JP (1) JP4840786B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2647966B2 (de) * 2012-04-04 2017-08-23 Siemens Aktiengesellschaft Messwertgeber zum Erhalt einer Positionsinformation und Verfahren zu dessen Betrieb

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01155760A (ja) * 1987-12-11 1989-06-19 Fujitsu Ltd 通信装置
JP3173588B2 (ja) * 1998-04-10 2001-06-04 日本電気株式会社 信号送信用出力電圧源制御方式
JP2001101764A (ja) * 1999-09-28 2001-04-13 Internatl Business Mach Corp <Ibm> 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
JP2004171702A (ja) * 2002-11-21 2004-06-17 Hitachi Global Storage Technologies Netherlands Bv データ記憶装置、データ書き込み方法、プログラム
US7010711B2 (en) * 2003-06-25 2006-03-07 Lsi Logic Corporation Method and apparatus of automatic power management control for native command queuing Serial ATA device
US7028199B2 (en) * 2003-06-25 2006-04-11 Lsi Logic Corporation Method and apparatus of automatic power management control for Serial ATA interface
US7885282B2 (en) * 2003-07-24 2011-02-08 Seagate Technology Llc Dynamic control of physical layer quality on a serial bus
JP2005050257A (ja) * 2003-07-31 2005-02-24 Toshiba Corp シリアルataインタフェース持つ電子機器及び信号振幅自動調整方法
JP2005056179A (ja) * 2003-08-05 2005-03-03 Toshiba Corp シリアルataインタフェース持つ電子機器及び信号振幅調整方法
JP3891156B2 (ja) 2003-08-22 2007-03-14 ソニー株式会社 電子機器および通信制御方法
JP4371739B2 (ja) * 2003-09-02 2009-11-25 株式会社東芝 シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法
US7313712B2 (en) * 2004-05-21 2007-12-25 Intel Corporation Link power saving state
JP2006018388A (ja) 2004-06-30 2006-01-19 Toshiba Corp 情報処理装置、記憶装置およびパワーマネージメント方法
JP4897387B2 (ja) 2006-08-10 2012-03-14 株式会社日立製作所 ストレージ装置およびこれを用いたデータの管理方法
US20090187779A1 (en) * 2008-01-18 2009-07-23 Mediatek Inc. Automatic power management method
US20100250791A1 (en) * 2009-03-27 2010-09-30 Lsi Corporation Low power physical layer for SATA and SAS transceivers

Also Published As

Publication number Publication date
US8478918B2 (en) 2013-07-02
JP2010183223A (ja) 2010-08-19
US20100199005A1 (en) 2010-08-05

Similar Documents

Publication Publication Date Title
US8195852B2 (en) Configurable connector for system-level communication
CN107688550B (zh) 设备连接检测
US20060069932A1 (en) Data storage device and control method for power-saving modes of serial interface thereof
KR101984902B1 (ko) 단방향의 리턴 클락 신호를 사용하는 임베디드 멀티미디어 카드, 이를 제어하는 호스트, 및 이들을 포함하는 임베디드 멀티미디어 카드 시스템의 동작 방법
US20200008144A1 (en) Link speed control systems for power optimization
WO2014004924A1 (en) Device disconnect detection
TW201220182A (en) Techniques to transmit commands to a target device
KR20060096161A (ko) 향상된 링크 동기화를 제공하는 고속 데이터 레이트인터페이스
US20080184051A1 (en) Method of controlling power saving mode used in sata interface
US20060069816A1 (en) Recording media drive and control method for power-save modes thereof
JP4189882B2 (ja) 記録媒体、情報処理装置、制御方法、及びプログラム
US10275387B2 (en) Method and associated interface circuit for mitigating interference due to signaling of a bus
JP4840786B2 (ja) 通信インタフェース回路、電子機器および通信方法
JPWO2006043699A1 (ja) 外部記憶装置およびその電源管理方法
US20240028068A1 (en) Link training method and related device
JP2011215855A (ja) Usbデバイス制御回路、及びusbデバイスの制御方法
JP2010287035A (ja) 通信制御方法及びインターフェース装置
US20040010625A1 (en) Interface device and method for transferring data over serial ATA
KR102428450B1 (ko) 호스트 컨트롤러, 보안 요소 및 직렬 주변기기 인터페이스 통신 시스템
JP2011181011A (ja) データ記憶装置およびデータ記憶装置の低消費電力制御方法
JP2006099913A (ja) ディスク装置及びその制御方法
KR102495030B1 (ko) 클록 장애를 복원하는 수신 장치 및 이를 포함하는 전송 시스템
US20200285602A1 (en) eUSB2 to USB 2.0 Data Transmission with Surplus Sync Bits
JP2011191955A (ja) 通信装置及び通信方法
EP2040410B1 (en) Data transmission method and system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110906

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110927

R150 Certificate of patent or registration of utility model

Ref document number: 4840786

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350