JP2006018388A - 情報処理装置、記憶装置およびパワーマネージメント方法 - Google Patents
情報処理装置、記憶装置およびパワーマネージメント方法 Download PDFInfo
- Publication number
- JP2006018388A JP2006018388A JP2004193175A JP2004193175A JP2006018388A JP 2006018388 A JP2006018388 A JP 2006018388A JP 2004193175 A JP2004193175 A JP 2004193175A JP 2004193175 A JP2004193175 A JP 2004193175A JP 2006018388 A JP2006018388 A JP 2006018388A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- power
- data
- command
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Power Sources (AREA)
Abstract
【課題】 パケットデータの送受が一定時間ないときは、ハードディスク装置および所定のインターフェイス等をパワーダウンできる情報処理装置、記憶装置およびパワーマネージメント方法を提供する。
【解決手段】 HDD18が備えるHDC22は、S−ATA21を介してSB12と送受されるデータを監視し、データの送受が行われなくなって所定時間が経過すると、SB12が備えるPHY20にパワーダウン指令を送信してSB12およびS−ATA21をパワーダウンさせると共に、HDD18もパワーダウンさせる。
【選択図】 図1
【解決手段】 HDD18が備えるHDC22は、S−ATA21を介してSB12と送受されるデータを監視し、データの送受が行われなくなって所定時間が経過すると、SB12が備えるPHY20にパワーダウン指令を送信してSB12およびS−ATA21をパワーダウンさせると共に、HDD18もパワーダウンさせる。
【選択図】 図1
Description
本発明は、コンピュータに搭載されたハードディスク装置単体で、当該ハードディスク装置から送受されるパケットデータを監視し、パケットデータの送受が一定時間ないときは、ハードディスク装置および所定のインターフェイス等をパワーダウンできる情報処理装置、記憶装置およびパワーマネージメント方法に関する。
従来のパーソナルコンピュータ等においては、データの送受が一定時間無ければ、システム全体のシステムクロックを停止させるといった技術がある(例えば、特許文献1参照)。
また、S−ATAの規格で、消費電力を下げるパワーマネージメント機能が定義されている。このパワーマネージメント機能の推定される基本的な使い方は、Sleepコマンド、Stanbyコマンド、Idleコマンドなど、パラレルATAのコマンドがハードディスク装置に発行されると、ハードディスク装置のモータが止まるのに同期し、シリアルATAインターフェイスの消費電力を落とすという技術がある。
特公平8−12573号公報。
しかし、従来の技術であると、データの送受が一定時間無ければ、システム全体のシステムクロックが止まってしまい、データの送受が開始された場合に、システムの復帰に時間を要してしまうという課題がある。
また、S−ATAの規格を用いたパワーマネージメントでは、Sleepコマンド、Stanbyコマンド、Idleコマンドなど、パラレルATAのコマンドがハードディスク装置に発行されないと、パワーダウンしないので、パケットデータが送受されない短い時間等には、パワーダウンが行われず、常に電力が消費されている。
本発明の目的は、パケットデータの送受が一定時間ないときは、ハードディスク装置および所定のインターフェイス等をパワーダウンできる情報処理装置、記憶装置およびパワーマネージメント方法を提供することである。
本発明は、基板と、前記基板上に搭載されている仲介手段に接続されているインターフェイス手段と、前記インターフェイス手段に接続されている記憶手段とを有する情報処理装置であって、前記記憶手段は、第1のコントローラを備え、前記第1のコントローラは、前記インターフェイス手段を介して前記仲介手段と送受されるデータを監視しており、データの送受が行われなくなって所定時間が経過すると、前記仲介手段が備える第2のコントローラにパワーダウン指令を送信して前記仲介手段および前記インターフェイス手段をパワーダウンさせると共に、前記第1のコントローラを備える前記記憶手段もパワーダウンさせるものである。
したがって、本発明は、記憶手段が備える第1のコントローラは、インターフェイス手段を介して仲介手段と送受されるデータを監視し、データの送受が行われなくなって所定時間が経過すると、仲介手段が備える第2のコントローラにパワーダウン指令を送信して仲介手段およびインターフェイス手段をパワーダウンさせると共に、記憶手段もパワーダウンする。このため、パケットデータの送受が一定時間ないときは、ハードディスク装置および所定のインターフェイス等をパワーダウンできる情報処理装置、記憶装置およびパワーマネージメント方法を提供することができる。
本発明を用いることにより、パケットデータの送受が一定時間ないときは、ハードディスク装置および所定のインターフェイス等をパワーダウンできることができる情報処理装置、記憶装置およびパワーマネージメント方法を提供することができる。
以下図面を参照して、本発明の実施形態を説明する。
(第1実施形態)
図1は本発明の第1実施形態に係る情報処理装置を示した模式図であり、図2は、情報処理装置10の基板15の構成を示した模式図である。
図1は本発明の第1実施形態に係る情報処理装置を示した模式図であり、図2は、情報処理装置10の基板15の構成を示した模式図である。
ノート型パーソナルコンピュータ等である情報処理装置10は、内部に図2に示すように、マザーボード等の基板15、基板15上に搭載されたCPU16、CPU16に接続されたNB(ノースブリッジ)14、NB14とSB(サウスブリッジ)12とを接続するPCIインターフェイス部19、PHY(物理層)20を備えたSB12と記憶装置であるHDD18とを接続するインターフェイス手段であるS−ATA(シリアルATA)21を備えている。
HDD18は、HDC(ハードディスクコントローラ)22と、HDC22を含めたHDD18の制御を行うMPU24等を備えている。
このように構成された本発明の第1実施形態に係る情報処理装置10を適用したパワーマネージメント方法について図3の模式図および図4のフローチャートを参照して説明する。
なお、従来ではCPU16から送られてきたパワーダウン等の信号をHDD18のMPU24が受信し、この信号を受信したMPU24がHDC22にパワーダウンの指令を送信している。また、シリアルATA(S−ATA)の規格で、消費電力を下げるパワーマネージメント機能(Sleepコマンド、Stanbyコマンド、Idleコマンドなど)が定義されており、このパワーマネージメント機能によるコマンド(パラレルATAのコマンド)がCPU16等からハードディスク装置(HDD)18に発行されると、ハードディスク装置のモータが止まるのに同期し、シリアルATAインターフェイスの消費電力を落とすという規格であるが、この規格では、CPU16からのコマンドに基づいてのみの動作であり、また、HDD18単独ではパワーマネージメントを行わないものである。本発明の第1実施形態では、HDD18のHDC22が単独でパワーダウンの必要性を判別し、HDC22自信がパワーダウンの指示を出すことが特徴である。さらに、パケットデータの送受をHDD18(のHDC22)自身で監視し、従来ではパワーダウンを行っていなかったパケットデータの送受が行われていない細切れの時間にもパワーダウンを行い、省電力化を行うものである。
図3は、情報処理装置10内におけるSB12とHDD18とのパケットデータの送受に対応したパワーマネージメント方法を示した模式図である。
SB12とHDD18とのパケットデータの送受が、左から右に時系列的に示されている。左から右へ行くほど時間が経っていることを示している。また、パワーダウンを行っている時間と、コマンドまたはパケットデータの送受が行われている時間とが時系列的に配置されており、HDD18とSB12のコマンドまたはパケットデータの送受が一目で把握できるようになっている。
最初の時間t0から時間t1の間は、SB12、HDD18およびこれらのインターフェイス手段であるS−ATA21は、パワーダウンしている状態とする(図4では、ステップS1)。
ここで、HDD18のHDC22は、ステップS2で、S−ATA21を介して行われるSB12とHDD18とのパケットデータの送受を監視しており、コマンドまたはパケットデータを検出したか否かを判別する。ステップS2で、HDC22により、コマンドまたはパケットデータを検出したと判別されると(図3の時間t1)、HDC22は、ステップS5で、SB12、HDD18およびS−ATA21をパワーオンし、コマンドまたはパケットデータの転送を開始する(図3の時間t1〜時間t2)。なお、正確には、HDC22がコマンドまたはパケットデータを検出した後、コマンドまたはパケットデータの転送を開始するまでは若干のタイムラグがあるが、図3の模式図では省略している(以下、パワーダウンからの復帰(パワーオン時)等も同様である)。
一方、ステップS2で、HDC22により、コマンドまたはパケットデータが検出されていない状態であると、ステップS3で、パワーダウン状態を維持し、CPU16等から中止命令がない限りステップS1に再び戻り、パワーダウン状態を維持する。
ステップS5で、HDC22により、転送が開始されると、HDC22は、ステップS6で、コマンドまたはパケットデータの最後の受信から一定時間が経過しているか否かを判別する。HDC22により、ステップS6で、コマンドまたはパケットデータの最後の受信から一定時間が経過していると判別されると、HDC22は、ステップS1に遷移し、パワーダウンの状態とする(図3の時間t2)。
一方、HDC22により、ステップS6で、コマンドまたはパケットデータの最後の受信から一定時間が経過していない状態では、ステップS7でパワーオン状態を維持し、CPU16等から中止命令がない限りステップS6に再び戻り、パワーオン状態を維持する。
また、図3では、時間t3でパケットデータの転送が開始され、時間t4でステップS6(図4)のコマンドまたはパケットデータの転送から一定時間が経過してパワーダウンされ、時間t5でパケットデータの転送が完了した旨のコマンドが転送されるので、パワーオンされ、時間t6で当該コマンドの転送終了でパワーダウンされる。さらに、次のコマンドが発行されると、時間t7でパワーオンし、コマンドの転送終了後、一定時間経過すると、時間t8でパワーダウンされる。
すなわち、コマンドまたはパケットデータの転送がされていない状態では、常にパワーダウンするように処理されることになる。
次に、図5は、第1実施形態で用いたパワーマネージメント方法をより細切れのパワーダウンを可能とする場合のレジスタ仕様例を示した模式図である。
EN1は、コマンドが終了してから、次のコマンドが発行されるまでの期間パワーマネージメント機能が有効になり、パワーダウンすることをイネーブルにするレジスタである。
EN2は、FISが終了してから、次のFISまでの期間パワーマネージメント機能が有効になり、パワーダウンすることをイネーブルにするレジスタである。
Timer1は、図3の時間t0〜時間t1および時間t6〜時間t7であり、であり、コマンドが終了してからTimer1でセットした時間になったらパワーダウン(パワーマネージメントモード)に入ることを可能にするレジスタである。これにより、ある程度の期間アイドル(IDLE)でないとパワーマネージメントモードに入らないことを可能にする。
Timer2は、図3の時間t2〜時間t3、時間t4〜時間t5および時間t8〜時間tであり、FISが終了してからTimer2でセットした時間になったらパワーマネージメントモードに入ることを可能にするレジスタである。これにより、ある程度の期間アイドルでないとパワーマネージメントモードに入らないことを可能にする。
Timer3は、パワーマネージメントモードに入ることを要求したら最低このTimer3でセットした期間は要求しつづけることを可能にするレジスタである。頻繁に極小時間でパワーダウン、パワーオンを繰り返してシステムに無理な負荷を与えないようにすることができる。すなわち、上述したパワーマネージメント機能は、パワーダウンを要求したけど、すぐ解除するのは、接続する相手のホストによっては問題があるかもしれない、ということを回避できる。
以上より、パケットデータの送受が一定時間ないときは、ハードディスク装置および所定のインターフェイス等をパワーダウンできることができるので、さらなる省電力を実現することができる。
(第2実施形態)
本発明の第2の実施形態を図6を参照して説明する。
本発明の第2の実施形態を図6を参照して説明する。
本発明の第2の実施形態に係る情報処理装置は、上述した第1実施形態と同様の構成であり、異なる点は、SB12にコントローラ部23を設けたことである。
図6に示すように、SB12に設けられたコントローラ部23は、前述したHDD18のHDC22が行うパワーマネージメントと同等の動作を行う。すなわち、コントローラ部23は、S−ATA21を介して行われるSB12とHDD18とのコマンドまたはパケットデータの送受を監視しており、コマンドまたはパケットデータを検出したか否かを判別し、コマンドまたはパケットデータの送受が行われなくなって一定時間経つと、パワーマネージメントを行い、パワーダウンする。また、コマンドまたはパケットデータの送受を検出すると、パワーオンしてコマンドまたはパケットデータの転送を開始する。
よって、HDD18のHDC22も同時に同様のパワーマネージメント動作を行うことにより、SB12に設けられたコントローラ部23およびHDD18のHDC22の両方がパワーマネージメント動作を行うこととなる。
以上のような構成の場合、SB12に設けられたコントローラ部23、またはHDD18のHDC22のいずれかが、コマンドまたはパケットデータの送受が行われなくなって一定時間経つと、パワーダウン指示を出す。コントローラ部23およびHDC22の両方がパワーダウン指示を出した場合は、コントローラ部23、またはHDC22のいずれか早く出したパワーダウン指示が優先される。
以上より、第2実施形態を用いても、第1実施形態と同様の効果を得ることができる。
また、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
10…情報処理装置、12…SB、NB14…NB、15…基板、16…CPU、18…HDD、19…PCIインターフェイス部、20…PHY、21…S−ATA、22…HDC、23…コントローラ部、24…MPU
Claims (13)
- 基板と、前記基板上に搭載されている仲介手段に接続されているインターフェイス手段と、前記インターフェイス手段に接続されている記憶手段とを有する情報処理装置であって、
前記記憶手段は、第1のコントローラを備え、前記第1のコントローラは、前記インターフェイス手段を介して前記仲介手段と送受されるデータを監視しており、データの送受が行われなくなって所定時間が経過すると、前記仲介手段が備える第2のコントローラにパワーダウン指令を送信して前記仲介手段および前記インターフェイス手段をパワーダウンさせると共に、前記第1のコントローラを備える前記記憶手段もパワーダウンさせることを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記第1のコントローラにより、前記記憶手段および前記インターフェイス手段のパワーダウンが行われた後に、データまたは所定のコマンドを検出した場合は、前記データまたは所定のコマンドの送受を開始することを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記第2のコントローラは、前記インターフェイス手段を介して前記仲介手段と送受されるデータを監視しており、データの送受が行われなくなって所定時間が経過すると、前記第1のコントローラにパワーダウン指令を送信してパワーダウンさせると共に、前記第2のコントローラを備える前記仲介手段および前記インターフェイス手段もパワーダウンさせることを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記インターフェイス手段は、シリアルATAであることを特徴とする情報処理装置。 - 請求項1に記載の情報処理装置であって、
前記仲介手段は、サウスブリッジであることを特徴とする情報処理装置。 - 情報処理装置の基板上に搭載されている仲介手段に接続されているインターフェイス手段に接続されている第1のコントローラを備えた記憶装置であって、
前記第1のコントローラは、前記インターフェイス手段を介して前記仲介手段と送受されるデータを監視しており、データの送受が行われなくなって所定時間が経過すると、前記仲介手段が備える第2のコントローラにパワーダウン指令を送信して前記仲介手段および前記インターフェイス手段をパワーダウンさせると共に、当該記憶装置もパワーダウンさせることを特徴とする記憶装置。 - 請求項7に記載の記憶装置であって、
前記第1のコントローラにより、パワーダウンが行われた後に、データまたは所定のコマンドを検出した場合は、前記データまたは所定のコマンドの送受を開始することを特徴とする記憶装置。 - 請求項7に記載の記憶装置であって、
前記第2のコントローラは、前記インターフェイス手段を介して前記仲介手段と送受されるデータを監視しており、データの送受が行われなくなって所定時間が経過すると、前記第1のコントローラにパワーダウン指令を送信してパワーダウンさせると共に、前記第2のコントローラを備える前記仲介手段および前記インターフェイス手段もパワーダウンさせることを特徴とする記憶装置。 - 請求項7に記載の記憶装置であって、
前記インターフェイス手段は、シリアルATAであることを特徴とする記憶装置。 - 請求項7に記載の記憶装置であって、
前記仲介手段は、サウスブリッジであることを特徴とする記憶装置。 - 基板と、前記基板上に搭載されている仲介手段に接続されているインターフェイス手段と、前記インターフェイス手段に接続され第1のコントローラを備えた記憶手段とを有する情報処理装置で用いられるパワーマネージメント方法あって、
前記第1のコントローラにより、前記インターフェイス手段を介して前記仲介手段と送受されるデータを監視する監視ステップと、
前記監視ステップにより、データの送受が行われなくなって所定時間が経過したと判別されると、前記仲介手段が備える第2のコントローラにパワーダウン指令を送信して前記仲介手段および前記インターフェイス手段をパワーダウンさせると共に、前記第1のコントローラを備える前記記憶手段もパワーダウンさせるパワーダウンステップと、
を含むことを特徴とするパワーマネージメント方法。 - 請求項11に記載のパワーマネージメント方法であって、
前記第1のコントローラにより、前記記憶手段および前記インターフェイス手段のパワーダウンが行われた後に、データまたは所定のコマンドを検出した場合は、前記データまたは所定のコマンドの送受を開始することを特徴とするパワーマネージメント方法。 - 請求項11に記載のパワーマネージメント方法であって、
前記第2のコントローラは、前記インターフェイス手段を介して前記仲介手段と送受されるデータを監視しており、データの送受が行われなくなって所定時間が経過すると、前記第1のコントローラにパワーダウン指令を送信してパワーダウンさせると共に、前記第2のコントローラを備える前記仲介手段および前記インターフェイス手段もパワーダウンさせることを特徴とするパワーマネージメント方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004193175A JP2006018388A (ja) | 2004-06-30 | 2004-06-30 | 情報処理装置、記憶装置およびパワーマネージメント方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004193175A JP2006018388A (ja) | 2004-06-30 | 2004-06-30 | 情報処理装置、記憶装置およびパワーマネージメント方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006018388A true JP2006018388A (ja) | 2006-01-19 |
Family
ID=35792638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004193175A Pending JP2006018388A (ja) | 2004-06-30 | 2004-06-30 | 情報処理装置、記憶装置およびパワーマネージメント方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006018388A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293476A (ja) * | 2007-04-27 | 2008-12-04 | Ricoh Co Ltd | インターフェース制御回路、画像処理装置および電力管理方法 |
WO2009060503A1 (ja) * | 2007-11-05 | 2009-05-14 | Pioneer Corporation | 情報記憶装置、情報記録再生装置、及び消費電力管理方法 |
US8325555B2 (en) | 2009-02-19 | 2012-12-04 | Samsung Electronics Co., Ltd. | Data storage devices and power management methods thereof |
US8478918B2 (en) | 2009-02-04 | 2013-07-02 | Kabushiki Kaisha Toshiba | Communication interface circuit, electronic device, and communication method |
JP2017527038A (ja) * | 2014-09-05 | 2017-09-14 | クアルコム,インコーポレイテッド | 周波数および電力管理 |
-
2004
- 2004-06-30 JP JP2004193175A patent/JP2006018388A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008293476A (ja) * | 2007-04-27 | 2008-12-04 | Ricoh Co Ltd | インターフェース制御回路、画像処理装置および電力管理方法 |
WO2009060503A1 (ja) * | 2007-11-05 | 2009-05-14 | Pioneer Corporation | 情報記憶装置、情報記録再生装置、及び消費電力管理方法 |
JP4681671B2 (ja) * | 2007-11-05 | 2011-05-11 | パイオニア株式会社 | 情報記憶装置、情報記録再生装置、及び消費電力管理方法 |
US8024589B2 (en) | 2007-11-05 | 2011-09-20 | Pioneer Corporation | Information storage device, information recording/reproducing device, and power consumption management method |
US8478918B2 (en) | 2009-02-04 | 2013-07-02 | Kabushiki Kaisha Toshiba | Communication interface circuit, electronic device, and communication method |
US8325555B2 (en) | 2009-02-19 | 2012-12-04 | Samsung Electronics Co., Ltd. | Data storage devices and power management methods thereof |
JP2017527038A (ja) * | 2014-09-05 | 2017-09-14 | クアルコム,インコーポレイテッド | 周波数および電力管理 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI537716B (zh) | 單晶片系統及用於其之方法 | |
US8443221B2 (en) | Methods, systems, and computer readable media for advanced power management for serial advanced technology attachment (SATA)-based storage devices | |
TWI400604B (zh) | 基於延遲引導的平台電源管理 | |
US10817043B2 (en) | System and method for entering and exiting sleep mode in a graphics subsystem | |
EP3273326B1 (en) | Control apparatus and power control method for control apparatus | |
JP2005078514A (ja) | シリアルataインタフェースを持つ電子機器及びシリアルataバスのパワーセーブ方法 | |
JP2011098561A (ja) | 画像処理装置用コントローラー | |
US11144109B2 (en) | Apparatus, method, and storage medium for controlling a power saving state in a SATA storage system | |
US11204632B2 (en) | Electronic device and method for controlling the same | |
JP2006018388A (ja) | 情報処理装置、記憶装置およびパワーマネージメント方法 | |
JP6949572B2 (ja) | 省電力を実現する画像形成装置とその制御方法 | |
JP6992142B2 (ja) | 電子機器及び電子機器の制御方法 | |
JP2011079176A (ja) | 画像処理装置用コントローラー | |
JP4352100B2 (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2005267254A (ja) | インターフェース装置、画像処理装置及び画像形成装置 | |
JP2009093679A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2009080855A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2006185352A (ja) | 外部記憶制御装置およびそのためのプログラム | |
JP2006092230A (ja) | データ処理装置 | |
JP2009015868A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2009134742A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2005092353A (ja) | コンピュータシステムおよびそのパワーマネージメント方法 | |
JP2009093677A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2009093678A (ja) | シリアルataインタフェースを持つ電子機器 | |
JP2009080859A (ja) | シリアルataインタフェースを持つ電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090428 |