TWI537716B - 單晶片系統及用於其之方法 - Google Patents

Description

單晶片系統及用於其之方法

本發明係關於單晶片系統之電源管理。

單晶片系統(System on a Chip；簡稱SoC)裝置已變得更為普遍。SoC將大量的處理功能加入了單一半導體裝置上的一些(通常為)異種裝置中，而不需要有多個組件。由於SoC隨著時間的演進而變得愈來愈複雜，所以具有一用於模組化設計及整合之共同骨幹已是更為重要。於此同時，由於裝置及子系統的數目不斷地增長，所以有效率且低管理負擔(overhead)的電源管理隨子系統的數目增加而變得更困難。由於異種子系統可能具有不同的頻率及電壓要求，所以造成了上述的狀況。此外，每一異種資源通常具有其本身的電源管理(Power Management；簡稱PM)協定，通常是在特定(ad hoc)的基礎上開發這些協定，且這些協定缺少任何標準的傳信(signaling)機制。

10‧‧‧單晶片系統

20,30,40,50,60‧‧‧子系統

15‧‧‧主介面單元

22,70,100‧‧‧互連結構

80‧‧‧電源管理單元

90‧‧‧處理單元

16,62‧‧‧第一單元

17‧‧‧第二單元

64‧‧‧記憶體

24,26,32,34,

42,44,52‧‧‧裝置

36,46‧‧‧橋接器

110‧‧‧下游結構

130‧‧‧上游結構

112,134‧‧‧主控通道

114,132‧‧‧目標通道

115,135‧‧‧時脈及重定通道

116,118,136,138‧‧‧電源管理通道

120,140‧‧‧電源管理單元介面

第1圖是根據本發明的一實施例的一SoC之一方塊圖。

第2圖是實施根據本發明的一實施例來實施鏈路電源管理的一SoC互連結構之一方塊圖。

第3A圖是根據本發明的一實施例的交握信號之一時序圖。

第3B圖是根據本發明的另一實施例的交握信號之一時序圖。

第4A圖是根據本發明的一實施例而在一啟動裝置與一電源管理單元之間的一傳輸順序之一流程圖。

第4B圖是根據本發明的另一實施例而在一裝置與一電源管理單元之間的一傳輸順序之一流程圖。

實施例提供了一種有效率且低管理負擔的交握機制，以設定被一SoC互連結構(interconnect)連接的子系統的低功率狀態。第1圖示出具有一些例示子系統的一SoC之一大致方塊圖。自電源管理之觀點而論，一子系統可以是一單一裝置、一單一功能、或共用時脈及電源之一組裝置。

現在請參閱第1圖，圖中示出一SoC10之一方塊圖，該SoC10包含一些分離的子系統，且可在諸如一單一晶粒的一單一半導體裝置上形成所有該等子系統。具體而言，圖中示出被標示為子系統20-60之子系統1至5。此外， 一主介面單元15被耦合到一互連結構70之一上游部分，且下游的子系統也被耦合到該互連結構70。

此外，一電源管理單元(Power Management Unit；簡稱PMU)80可被耦合到互連結構70、以及該等個別的子系統中之某些子系統。在一實施例中，PMU80可包含一或更多個時脈控制器，用以產生一或更多個時脈信號，該一或更多個時脈信號被提供給不同的子系統，以供操作。如將於下文中進一步說明的，在某些實施方式中，在一給定子系統的低電力操作期間，PMU80可關閉處於低電力狀態的一特定子系統之時脈，或閘控至該特定子系統之時脈信號。一處理單元90被耦合到主介面單元15，而該處理單元90在一實施例中可以是根據一給定處理器架構之一單核心或多核心，且該處理單元90在某些實施例中可以是低功率處理器。

主介面單元15包含可被用來作為一記憶體仲裁器及子系統60的一介面之一第一單元16及一第二單元17，子系統60又包含一第一單元62及一記憶體64，該記憶體64在一實施例中可以是一動態隨機存取記憶體(Dynamic Random Access Memory；簡稱DRAM)。主介面單元15之第二單元17又被進一步耦合到互連結構70之一上游結構。

互連結構70之一下游結構被耦合到一子系統20，該子系統20包含其本身之互連結構22、以及數個下游裝置24及26。一子系統30係經由一橋接器36而被耦合到互 連結構70之下游結構，而橋接器36被耦合到裝置32及34。一子系統40係經由一橋接器46而被耦合到互連結構70之該下游結構，而橋接器46被耦合到裝置42及44。 此外，子系統50具有一裝置52，該裝置52被直接耦合到互連結構70之該下游結構。如第1圖所示，PMU80可被直接耦合到子系統50。雖然示出第1圖的實施例之該特定實施方式，但是本發明之範圍不限於這方面。請注意，這些子系統中之每一子系統都可被用來作為相對於PMU80之個別單元。亦即，每一子系統根據其可支援的電源狀態而可具有其本身之時脈及(或)電源領域。

在各種實施例中，SoC 10因而可被用來作為一行動網際網路裝置(Mobile Internet Device；簡稱MID)之主要處理單元。雖然此類裝置可採用不同的形式，但是在各種實施方式中，該MID可以是一超可攜式電腦、諸如行動電話或其他基於無線之電話的一可攜式通訊裝置、或其他此類的個人電子裝置。使用本發明之實施例時，可實現精細的電源管理，以便在比操作該系統的諸如WINDOWS^TM或LINUX^TM的作業系統(Operating System；簡稱OS)細微許多的程度下控制該裝置之各種子系統。例如，假設第1圖中該等子系統中之一子系統可在諸如動態影像壓縮標準第三級(MP3)播放器等的一媒體播放器之功能下操作。並不供電給多個子系統且並非使用一基於作業系統的播放器執行該功能，而是該作業系統本身可不執行，且其中包括處理單元90的各種子系統可處於一低 電力狀態。更具體而言，使用本發明之一實施例時，只有具有該MP3功能的該子系統可在其正常裝置狀態下操作。當然，其他的實施方式也是可行的。

現在請參閱第2圖，圖中示出實施根據本發明的一實施例的鏈路電源管理(link power management)的一SoC互連結構之一方塊圖。如第2圖所示，互連結構100(該互連結構在一實施例中可對應於諸如第1圖所示之互連結構70)包含一下游結構110及一上游結構130。下游結構110包含一主控通道112、一目標通道114、以及一時脈及重定通道115。為了提供鏈路電源管理交握信號，下游結構110可包含複數個電源管理通道116及118，可經由一PMU介面120而在該等電源管理通道116及118與一PMU(例如，第1圖所示之PMU80)之間傳輸低電力要求及低電力確認信號。因此，藉由根據本發明的一實施例而提供專用的電源管理通道，以便使交握信號賦能，而可針對一SoC的各種異種資源而提供一共同電源管理協定。因此，無須嘗試以特定的方式不同地控制(例如，在不同量的導線上使用不同量的信號)一SoC之不同的資源。反而，使用本發明之一實施例時，可代之以將一標準或共用的低電力通訊協定應用於SoC的不同之異種資源範圍中。

互連結構100之一上游結構130同樣地包含一目標通道132、一主控通道134、時脈及重定通道135、以及電源管理通道136及138，該等通道可經由一PMU介面140來傳輸。雖然示出第2圖所示的一PMU實施例之特定實 施方式，但是本發明之範圍不限於這方面。

因此，該互連結構100加入了鏈路電源管理交握信號以及一主資料通道，該主資料通道亦可包含進/出該PMU之訊息介面。該訊息介面不必然被嵌入該主資料通道，但可以是一邊帶(sideband)訊息通道。

每一子系統可決定以兩種方式中之一種方式進入低電力狀態：一子系統啟動之轉變或一PMU啟動之轉變。

在一子系統啟動之轉變中，該子系統決定其是否處於進入可用低電力狀態中之一低電力狀態的條件。表1示出根據本發明的一實施例的可用低電力狀態。

表1因而示出有多個裝置狀態是可用的，其中每一裝置狀態對應於該SoC的一子系統之一給定電力等級。表1也提供了給定狀態之簡要定義、以及支援一給定裝置狀態時的被耦合到該子系統的一鏈路之一對應的鏈路狀態。在一特定實施例中，這些裝置狀態可大致依循根據諸如進階組態設定及電源介面(Advanced Configuration and Power Interface；簡稱ACPI)第2.0版(於2000年7月發佈)的ACPI的電源管理系統之那些裝置狀態。然而，除了諸如D0、D1、D2、及D3的裝置狀態之外，各實施例可進一步提供介於各給定裝置狀態之間的中間電力狀態。因此，如表1所示，裝置狀態D0ix(x為0-3)是可用的。這類中間裝置狀態可將第一裝置狀態之表象提供給諸如作業系統的較高階軟體，而該裝置本身實際上係處於一不同的電力狀態。具體而言，在所有的這些中間狀態D0ix中，裝置的狀態對該作業系統而言可呈現出處於一現用狀態(亦即，D0)。然而，該裝置中實際上出現某些量的低電力操作，亦即，處於中間狀態i0-i3中之一中間狀態。在此種方式下，可在沒有參照到一作業系統之情形下，提供對電源管理的更精細之分割。同樣地，中間電力狀態D3a0對該作業系統而言可呈現出該裝置係處於電源關閉狀態，然而，該裝置實際上停留在一現用狀態，亦即，a0，該a0對應於該D0狀態。請注意，在表1中，亦可針對這些裝置狀態中之每一裝置狀態維持一對應的鏈路狀態。

對於一子系統啟動之要求而言，一子系統決定其係處於進入一低電力狀態之條件，並在該SoC互連結構上藉由啟動鏈路電源管理交握操作，而開始該轉變程序。第3A圖示出該交握操作的傳信之一實施例。如第3A圖所示，一給定子系統可啟動進入一低電力狀態之一要求(亦即，一LPREQ信號)。例如，假設一第一子系統想要進入一裝置低電力狀態。因此，該子系統將傳送該低電力要求信號，而該PMU可傳送對該低電力要求信號之一回覆確認信號，亦即，LPACK信號。如第3A圖所示，該子系統與該電源管理單元之間並無任何其他傳輸，即可進行該轉變，且該鏈路進入省電狀態。然而是進行一轉變，且該鏈路轉變到該L1電力狀態(在第3A圖所示之例子中)。

該子系統然後選擇性可經由該訊息介面而將其新的電力狀態回報給該PMU。該PMU將利用狀態資訊來決定該SoC中之其他子系統之次一電力狀態。然而，該轉變並不必然涉及該作業系統，且可提供比作業系統驅動的電源管理更精細分割之電源管理。

第4A圖示出啟動的裝置與PMU間之傳輸順序。具體而言，如第4A圖所示，該裝置係處於一現用狀態D0，且諸如No_activity_Timer的一時間屆期定時器時間屆期，且該裝置已準備好進入D0i1狀態，因而將用來指示其已準備好進入D0i1之一訊息傳送到該PMU。因此，該裝置將D0i1_entry_RDY信號傳送到該PMU。該PMU此時檢查其策略及時脈拓撲，並將一確認訊息(亦即，PMU_Ack 信號)傳送回到該裝置，因而使該裝置進入該D0i1狀態，並傳送一確認訊息Dev_Ack。因此，該裝置進入該D0i1狀態，且稍後已準備好進入諸如D0i3的一較深的休眠狀態。因此，該裝置傳送D0i3_Rdy信號，用以使該PMU檢查其策略及拓撲。該裝置也開始一確認定時器，即PMU_Ackk定時器。請注意，第4A圖中並未示出任何PMU確認信號。因此，該PMU_Ackk定時器時間屆期，且該裝置之狀態保持在D0i1狀態。然後，該裝置偵測到啟動一狀態轉變而回到D0之活動，該裝置傳送一Wake_up_Req信號，用以使該PMU將一控制信號傳送到時脈來源或閘，以便恢復該裝置之時脈，並將Wake_up_Ack信號傳送到該裝置，因而使該裝置賦能而恢復其時脈。請注意，對於自一裝置D0狀態轉變到一裝置D0i0狀態而言，無須進行任何PMU傳輸，這是因為該轉變保持在一鏈路非現用狀態或裝置的內部時脈閘控。

在一PMU啟動之處理中，該PMU決定其是否需要使某一子系統進入該等低電力狀態中之一者。在此種情形中，該PMU經由該訊息介面而啟動電源管理訊息傳輸(如第4B圖所示)，因而如第3B圖所示在該SoC互連結構上產生鏈路層級的電源管理協定。具體而言，如第4B圖所示，當該PMU偵測到一核心狀態轉變時，該PMU傳送要求一狀態轉變到D0i1之一訊息，並檢查其策略及時脈拓撲。因此，該PMU將一D0i1_entry_Req信號傳送到也被稱為一裝置之後續控制單元。

仍然請參閱第4B圖，該裝置藉由阻擋任何新的處理，並儲存其操作環境，而準備好進入該低電力狀態。該裝置然後將Dev_Ack信號傳送到該PMU，因而使該PMU將一控制信號傳送到時脈來源或一閘信號，以便自時脈樹去除該裝置。

在一稍後的時間，該PMU偵測到恢復該裝置之條件。因此，該PMU將一D0_entry_req信號傳送到該裝置，因而使該裝置準備好轉變狀態，並進入該D0狀態。該裝置也傳送Dev_Ack信號，因而使該PMU傳送一控制信號，以便恢復該時脈來源。在其他實施例中，該PMU在接收到該確認信號之前，可先傳送該控制信號，以便恢復該裝置之時脈。請注意，當該PMU中之Dev_Act_Timer時間屆期時，該PMU可以一種特定實施方式對該核心產生一事件(這是一種錯誤條件)。

各實施例提供了一種用來在沒有軟體介入的情形下實施更積極的電源管理之有效率之機構。電源管理的分割程度可比傳統的電源管理精細許多。與其他基於鏈路的電源管理不同，各實施例無須多個封包處理，即可完成轉變到一低電力狀態或自該低電力狀態退出。各實施例於實際實施時也具有低許多且幾乎為零的管理負擔，因而可被應用於在鏈路層及實體層上有最小的電力消耗之實施方式。各實施例進一步包含可經由在PMU與該鏈路電源管理的啟動裝置間之一訊息介面而進行與該PMU之協調之一機構。其他的鏈路夥伴裝置無須受到PMU的明確協調，因 而該鏈路夥伴裝置無須有通到該PMU之訊息介面。各實施例亦可在沒有軟體介入之情形下將一下游子系統之狀態回報給一上游子系統，因而該上游子系統可獨立自主地決定啟動與該PMU間之傳輸，以便進入一低電力狀態。因此，連同PMU及該子系統與PMU之間的傳訊息介面，該系統可支援中間行為狀態，而可比諸如ACPI狀態的標準省電狀態更為省電。

可以程式碼實施各實施例，且可被儲存在一儲存媒體，該儲存媒體中儲存有指令，而該等指令可被用來將一系統程式化而執行該等指令。該儲存媒體可包括(但不限於)軟碟、光碟、唯讀光碟(CD-ROM)、可覆寫式光碟(CD-RW)、磁光碟等的任何類型之儲存碟、諸如唯讀記憶體(Read Only Memory；簡稱ROM)、動態隨機存取記憶體(Dynamic Random Access Memory；簡稱DRAM)、靜態機存取記憶體(Static Random Access Memory；簡稱SRAM)等的隨機存取記憶體(Random Access Memory；簡稱RAM)、可抹除可程式唯讀記憶體(Erasable Programmable Read Only Memory；簡稱EPROM)、快閃記憶體、電氣可抹除可程式唯讀記憶體(Electrically Erasable Programmable Read Only Memory；簡稱EEPROM)等的半導體裝置、磁卡或光學卡、或適於儲存電子指令之任何其他類型的媒體。

雖然已參照有限數目的實施例而說明了本發明，但是熟悉此項技術者應可了解該等實施例之許多修改及變化。 所附的申請專利範圍將涵蓋在本發明的真實精神及範圍內之所有此類修改及變化。

100‧‧‧互連結構

110‧‧‧下游結構

130‧‧‧上游結構

112,134‧‧‧主控通道

114,132‧‧‧目標通道

115,135‧‧‧時脈及重定通道

116,118,136,138‧‧‧電源管理通道

120,140‧‧‧電源管理單元介面

Claims (20)

1. 一種單晶片系統(SoC)，包含：在一單一半導體裝置以及獨立領域中的每一領域上形成之複數個資源；該單一半導體裝置之一互連結構，用以與該複數個資源進行傳輸；以及該單一半導體裝置之一電源管理單元(PMU)，用以將時脈信號提供給該複數個資源中之每一資源，其中該PMU實施了跨越該複數個資源之獨立於該系統的作業系統(OS)的一共同電源管理協定，該共同電源管理協定係用於在作業系統驅動之電源管理系統的連續的裝置電力狀態之間將中間省電狀態賦能，其中第一資源與第二資源經由該PMU係可控制以維持在不同的電力狀態。
2. 如申請專利範圍第1項之單晶片系統(SoC)，其中當該第一資源處於省電狀態，該PMU關閉該第一資源的時脈信號。
3. 如申請專利範圍第2項之單晶片系統(SoC)，其中當該第一資源處於該省電狀態，該PMU維持該第二資源的時脈信號。
4. 如申請專利範圍第1項之單晶片系統(SoC)，其中該PMU在該第一資源與該PMU之間而在被耦合於該第一資源與該PMU之間的一邊帶通道上傳送一第一鏈路交握信號，該第一鏈路交握信號要求進入該第一資源之一省電狀態，且該PMU自該第一資源接收一第二鏈路交握信 號而確認該要求，且該PMU在該PMU與該第一資源之間沒有進一步傳信之情形下，將該第一資源置於該省電狀態。
5. 如申請專利範圍第4項之單晶片系統(SoC)，其中係在沒有該作業系統介入之情形下啟動該第一及第二鏈路交握信號。
6. 如申請專利範圍第4項之單晶片系統(SoC)，其中該第一資源啟動該第一鏈路交握信號，且該PMU將一控制信號傳送到一時脈控制器，以便使該時脈控制器停止將時脈提供給該第一資源，使該第一資源進入該省電狀態。
7. 如申請專利範圍第6項之單晶片系統(SoC)，其中該PMU在自該第一資源接收到第二鏈路交握信號而要求自該省電狀態退出之後，傳送一第二控制信號，以使該時脈控制器開始將時脈提供給該第一資源。
8. 如申請專利範圍第1項之單晶片系統(SoC)，其中該互連結構包含複數個電源管理通道、一目標通道、以及一主控通道。
9. 如申請專利範圍第1項之單晶片系統(SoC)，其中該系統包含一行動網際網路裝置，且該等資源中之一資源包含一媒體播放器，其中該PMU將該媒體播放器賦能而在至少一些其他資源在低電力狀態時執行。
10. 如申請專利範圍第9項之單晶片系統(SoC)，其中該行動網際網路裝置包含一行動電話。
11. 一種單晶片系統(SoC)，包含：在一單一半導體晶粒上形成之複數個資源，至少獨立電源領域的一些該複數個資源；該單一半導體晶粒之一互連結構，用以與該複數個資源進行傳輸；以及該單一半導體晶粒之一電源管理單元(PMU)，用以將時脈信號提供給該複數個資源中之至少一些資源，其中該PMU實施了跨越該複數個資源之獨立於作業系統(OS)的一電源管理協定，該電源管理協定係用於在作業系統驅動之電源管理系統的連續的裝置電力狀態之間將中間省電狀態賦能。
12. 如申請專利範圍第11項之SoC，其中該PMU傳送一第一鏈路交握信號至耦合於該PMU的第一資源，該第一鏈路交握信號要求進入該第一資源之一省電狀態，且該PMU自該第一資源接收一第二鏈路交握信號而確認該要求，其中在該PMU與該第一資源之間沒有進一步傳信之情形下，該第一資源進入該中間省電狀態。
13. 如申請專利範圍第11項之SoC，其中第一資源啟動第一鏈路交握信號，且該PMU將一控制信號傳送到一時脈控制器，以便使該時脈控制器停止將時脈提供給該第一資源，使該第一資源進入一低電力狀態，且該PMU在自該第一資源接收到第二鏈路交握信號而要求自該低電力狀態退出之後，傳送一第二控制信號，以使該時脈控制器開始將時脈提供給該第一資源。
14. 如申請專利範圍第11項之SoC，其中該等資源的其中之一資源包含一媒體播放器，其中該PMU將該媒體播放器賦能而在其他資源和該作業系統沒有操作時執行。
15. 如申請專利範圍第14項之SoC，其中該互連結構包含一上游結構以及一下游結構。
16. 如申請專利範圍第11項之SoC，其中一第一資源在該第一資源處於第二裝置狀態時，對該作業系統呈現出處於一第一裝置狀態。
17. 如申請專利範圍第11項之SoC，其中一第一資源在該第一資源處於一現用狀態時，對該作業系統呈現出電源關閉。
18. 一種用於單晶片系統之方法，包含：在一單晶片系統(SoC)的一第一電源領域的第一子系統與一電源管理單元(PMU)之間而在被耦合於該第一子系統與該PMU之間的一邊帶通道上傳送一第一鏈路交握信號，該SoC還包含一第二電源領域的一第二子系統，可控制該第二子系統使該第二子系統處於不同於該第一子系統之電力狀態，該第一鏈路交握信號要求進入該第一子系統之一省電狀態，該省電狀態不對應一作業系統(OS)驅動之電源管理系統的一裝置電力狀態；在該第一子系統和該PMU之間傳送一第二鏈路交握信號以確認該要求；以及該第一子系統進入該省電狀態以回應該第二鏈路交握 信號在該PMU與該第一子系統之間沒有進一步傳信之情形。
19. 如申請專利範圍第18項的方法，還包含經由SoC互連結構傳送該第一和第二鏈路交握信號，其中該SoC互連結構還包含一資料通道，在沒有作業系統介入之情形下啟動該第一和第二鏈路交握信號。
20. 如申請專利範圍第19項的方法，還包含藉由該PMU自該第一子系統接收到該第二鏈路交握信號之後，從該PMU傳送控制信號給時脈控制器以便使該時脈控制器停止將時脈提供給該第一子系統。