DE69322984T2 - Taktgenerator - Google Patents

Taktgenerator

Info

Publication number
DE69322984T2
DE69322984T2 DE69322984T DE69322984T DE69322984T2 DE 69322984 T2 DE69322984 T2 DE 69322984T2 DE 69322984 T DE69322984 T DE 69322984T DE 69322984 T DE69322984 T DE 69322984T DE 69322984 T2 DE69322984 T2 DE 69322984T2
Authority
DE
Germany
Prior art keywords
clock
frequency
clk2
switching
clk1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69322984T
Other languages
English (en)
Other versions
DE69322984D1 (de
Inventor
Tomiyori C/O Nec Corporation Minato-Ku Tokyo Yutaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of DE69322984D1 publication Critical patent/DE69322984D1/de
Application granted granted Critical
Publication of DE69322984T2 publication Critical patent/DE69322984T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K5/00Manipulating of pulses not covered by one of the other main groups of this subclass
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/08Clock generators with changeable or programmable clock frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electronic Switches (AREA)

Description

  • Die vorliegende Erfindung betrifft einen Taktgenerator, der in einer Logikschaltung verwendet wird, die unter Umschalten zwischen zwei Takten mit unterschiedlichen Frequenzen arbeitet.
  • Bei einem herkömmlichen Logikschaltungssystem werden für einen geringeren Stromverbrauch der Schaltung ein hochfrequenter Takt (erster Takt) und ein niederfrequenter Takt (zweiter Takt) verwendet. Insbesondere wird der erste Takt mit der höheren Frequenz verwendet, wenn eine schnelle Arbeitsweise erforderlich ist, und der zweite Takt mit einer niedrigeren Frequenz wird für eine langsamere Arbeitsweise mit geringerem Stromverbrauch verwendet, wenn keine schnelle Verarbeitung erforderlich ist. Durch ein solches Umschalten zwischen den Takten wird der Leistungsverbrauch verringert.
  • Bei einem solchen Logikschaltungssystem ist beim zweiten Takt eine genügend stabile Oszillation oder eine genügend stabile Frequenz erforderlich, wenn das System von der Arbeitsweise, bei der der erste Takt verwendet wird, zu der Arbeitsweise, bei der der zweite Takt verwendet wird, umschaltet. Wenn vom ersten Takt zum zweiten Takt umgeschaltet wird, hält der Zeitgeber, der den gegenwärtig in Betrieb befindlichen ersten Takt steuert, hierzu eine bestimmte Zeit nach Beginn der Oszillation beim zweiten Takt ein, um darauf zu warten, daß die Oszillation des zweiten Takts stabil wird, bevor er tatsächlich zum zweiten Takt umschaltet.
  • Fig. 4 ist ein Zeitablaufdiagramm zum herkömmlichen Taktumschalten. In der Figur repräsentiert (a) die Oszillation des ersten Takts (CLK1), (b) die Oszillation des zweiten Takts (CLK2) und (c) das Taktumschaltsignal. Wenn dieses Taktumschaltsignal von H (hoher Pegel) zu L (niedriger Pegel) wechselt, wechselt der Systemtakt vom ersten Takt zum zweiten Takt.
  • Mit Bezug auf das Zeitablaufdiagramm in Fig. 4 sei bemerkt, daß das Logikschaltungssystem entsprechend dem von einer Takterzeugungsschaltung zum Zeitpunkt T0 erzeugten ersten Takt arbeitet, wobei die andere Takterzeugungsschaltung für den zweiten Takt angehalten ist. Eine Taktsteuerschaltung steuert derart, daß das Taktumschalten zum Zeitpunkt T1 beginnt, wobei bewirkt wird, daß der zweite Takt mit der Oszillation beginnt. Die Oszillation des zweiten Takts wird, nachdem sie so gestartet wurde, zum Zeitpunkt T2 ausreichend stabil. Der Taktsteuerschaltung wird vorab eine Zeit (T3 - T1) gegeben, bei der die Zeit (T2 - T1) zum Stabilisieren der Oszillation des zweiten Takts berücksichtigt ist. Die Taktsteuerschaltung aktiviert den Zeitgeber zum Zeitpunkt T1, um die Zeit zu nehmen, und er versetzt das Schaltsignal zum Zeitpunkt T3 auf den niedrigen Pegel, um den Systemtakt zum zweiten Takt umzuschalten. Nach einem bestimmten Zeitraum beginnt die Taktsteuerschaltung dann zum Zeitpunkt T4 mit dem Beendigen des ersten Takts und unterbricht den ersten Takt vollständig zum Zeitpunkt T5. Danach arbeitet die Logikschaltung bis zur nächsten Taktumschaltung entsprechend dem zweiten Takt.
  • Die Zeit (T3 - T1) vom Beginn der Oszillation beim zweiten Takt bis zum Umschalten des Systemtakts zum zweiten Takt wird bei dieser Reihe von Arbeitsgängen im Stadium des Schaltungsentwurfs unter Berücksichtigung verschiedener Umgebungsbedingungen festgelegt. Dies liegt daran, daß sich die Zeit bis zur Stabilisierung abhängig von Umgebungsbedingungen, wie dem Oszillationsbeginn in Abhängigkeit von der Oszillation und der Temperatur, beim zweiten Takt bei einer niedrigeren Frequenz, ändert. Falls ein Zeitgeber, wie oben beschrieben wurde, eine bestimmte Zeit für das Taktumschalten einhält, wird die Umschaltzeit als höher festgelegt, als die vom Oszillationsbeginn bis zur Stabilisierung der Oszillation nach Berücksichtigung verschiedener Bedingungen tatsächlich erforderliche Zeit.
  • Die Oszillationsstabilisierungszeit (T2 - T1) einer Oszillationsschaltung, bei der ein Kristalloszillator verwendet wird, der gewöhnlich bei herkömmlichen Systemen verwendet wird, schwankt jedoch, abhängig vom Oszillator, der zeitlichen Verschlechterung und aktuellen Temperaturbedingungen, zwischen einigen Millisekunden und einigen Sekunden. Bei einer Oszillationsschaltung, die einen niederfrequenten Takt erzeugt, schwankt die Zeit vom Oszillationsbeginn bis zur Frequenzstabilisierung insbesondere recht stark. Bei einer Oszillationsschaltung, die einen Takt mit einer Frequenz von etwa 32 kHz erzeugt, sind beispielsweise gewöhnlich nur einige Sekunden erforderlich, es können jedoch, abhängig von den Umgebungsbedingungen, schlimmstenfalls manchmal einige dutzend Sekunden erforderlich sein. Es ist daher schwierig, für alle in Massenproduktion hergestellten Oszillationsschaltungen für die beim Umschalten eingehaltene Zeit einen gleichen Zeitraum festzulegen. Es ist auch schwierig, eine Umschaltzeit für eine Oszillationsschaltung richtig einzustellen, um in jeder Umgebung einen richtigen Taktumschaltvorgang zu gewährleisten.
  • Dies bedeutet, daß die zweite Taktfrequenz möglicherweise noch keinen stabilen Zustand erreicht hat, wenn der Zeitgeber eine bestimmte Zeit einhält und den Systemtakt umschaltet. Ein erzwungenes Taktumschalten bewirkt, daß das System bei einem instabilen Takt arbeitet, was zu Fehlern, zu einem Verlust an Steuerung oder zu einer Unterbrechung führen kann.
  • In EP-A-446 958 ist ein Einchip-Mikrocomputer mit einer Taktsignal-Umschaltfunktion zum Umschalten von einem Haupt- Taktsignal zu einem Unter-Taktsignal, wenn beide Signale synchron sind, offenbart.
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, einen Taktgenerator zu schaffen, der eine richtige Arbeitsweise eines Logikschaltungssystem gewährleistet, das unter dem Takt des Generators arbeitet, indem das Taktumschalten nur dann vorgenommen wird, wenn die Stabilität des neuen Takts geprüft wurde.
  • Diese Aufgabe wird durch die Merkmale aus den Ansprüchen gelöst.
  • Andere Aufgaben, Merkmale und Wirkungen der vorliegenden Erfindung werden in der Beschreibung weiter unten detailliert erklärt.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Fig. 1 ist ein Blockdiagramm zur Darstellung der Konfiguration einer bevorzugten Ausführungsform eines Taktgenerators gemäß der vorliegenden Erfindung;
  • Fig. 2 ist ein Flußdiagramm zur Veranschaulichung des Steuervorgangs einer Taktsteuerschaltung im in Fig. 1 dargestellten Taktgenerator;
  • Fig. 3 ist ein Zeitablaufdiagramm zur Veranschaulichung des Taktumschaltvorgangs des in Fig. 1 dargestellten Taktgenerators, und
  • Fig. 4 ist ein Zeitablaufdiagramm zum Veranschaulichen des Taktumschaltvorgangs eines herkömmlichen Taktgenerators.
  • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
  • Eine bevorzugte Ausführungsform der vorliegenden Erfindung wird weiter unten mit Bezug auf die beigefügten Figuren detailliert beschrieben. In Fig. 1 ist die Konfiguration eines Taktgenerators der vorliegenden Erfindung gemäß einer bevorzugten Ausführungsform dargestellt.
  • In der Figur beinhaltet ein Taktgenerator Takterzeugungsschaltungen 10 und 20, eine Taktwechselschaltung 30, eine Frequenzzählschaltung 40, ein Zählgatter 50 und eine Taktsteuerschaltung 60.
  • Eine Takterzeugungsschaltung 10 ist mit einer Oszillationsvorrichtung 11 in der Art eines Kristalloszillators versehen, und sie erzeugt nach Empfang der Oszillationsfrequenz von der Oszillationsvorrichtung 11 einen schnellen ersten Takt (CLK1). Die andere Takterzeugungsschaltung 20 ist in ähnlicher Weise mit einer Oszillationsvorrichtung 21 in der Art eines Kristalloszillators versehen, und sie erzeugt, nach Empfang der Oszillationsfrequenz von der Oszillationsvorrichtung 21, einen zweiten Takt (CLK2) mit einer Frequenz, die niedriger ist als die des ersten Takts (CLK1). Bei dieser Ausführungsform ist die Frequenz des ersten Takts (CLK1) beispielsweise auf etwa 4 MHz und die des zweiten Takts (CLK2) beispielsweise auf etwa 32 kHz gelegt.
  • Der Taktgenerator dieser Ausführungsform schaltet den Systemtakt selektiv zwischen dem ersten Takt (CLK1) und dem zweiten Takt (CLK2), um einer Logikschaltung (nicht dargestellt) ein Taktsignal zuzuführen. Der Generator liefert den ersten Takt mit einer hohen Frequenz, wenn die Logikschaltung schnell betätigt werden muß, und er liefert den zweiten Takt mit einer niedrigen Frequenz, wenn ein solch schneller Betrieb an der Schaltung nicht erforderlich ist. Der Generator verringert dadurch den Leistungsverbrauch.
  • Die Taktwechselschaltung 30 beinhaltet einen Schalter mit zwei feststehenden Kontakten 30a und 30b und einem beweglichen Kontakt 30c. Der von der Takterzeugungsschaltung 10 ausgegebene erste. Takt (CLK1) wird dem feststehenden Kontakt 30a zugeführt. Der von der Takterzeugungsschaltung 20 ausgegebene zweite Takt (CLK2) wird dem feststehenden Kontakt 30b zugeführt. Die Verbindung mit dem beweglichen Kontakt 30c wird durch die Taktsteuerschaltung 60 gesteuert selektiv zwischen dem feststehenden Kontakt 30a und dem feststehenden Kontakt 30b umgeschaltet. Von diesem beweglichen Kontakt 30c wird entweder der erste Takt (CLK1) oder der zweite Takt (CLK2) als Systemtakt 101 zur Logikschaltung (nicht dargestellt) übertragen.
  • Die Frequenzzählschaltung 40 zählt die Frequenz des zweiten Takts (CLK2) unter Verwendung des ersten Takts (CLK1) als Referenz. Einem der Eingänge IN1 an der Frequenzzählschaltung 40 wird der erste Takt (CLK1) von der Takterzeugungsschaltung 10 zugeführt. Die Frequenzzählschaltung wird entsprechend dem ersten an den Eingang IN1 angelegten Takt (CLK1) betätigt. Dem anderen Eingang IN2 an der Frequenzzählschaltung 40 wird die Ausgabe des Zählgatters 50 zugeführt.
  • Das Zählgatter 50 empfängt den ersten Takt (CLK1) und den zweiten Takt (CLK2). Das Zählgatter 50 öffnet und schließt mit bestimmten Zeitintervallen entsprechend einem Gatter- Steuersignal 103 von der Taktsteuerschaltung 60. Das Gatter öffnet, wenn das Gatter-Steuersignal 103 auf dem hohen Pegel liegt, und es schließt, wenn es auf dem niedrigen Pegel liegt. Dem Zeitraum, zu dem das Zählgatter 50 offen ist oder sich das Gatter-Steuersignal 103 auf dem hohen Pegel befindet, ist eine Länge zugewiesen, die der Hälfte des zweiten Taktzyklus entspricht. Die Frequenzzählschaltung 40 zählt den durch das Zählgatter 50 gegebenen ersten Takt während einer halben Zyklusperiode des zweiten Takts und bestimmt dadurch die Frequenz des zweiten Takts (CLK2). Die durch die Frequenzzählschaltung 40 bestimmten Frequenzdaten des zweiten Takts werden der Taktsteuerschaltung 60 als ein Frequenzzählsignal 102 zugeführt.
  • Da die Frequenzzählschaltung 40 demgemäß die Frequenz des zweiten Takts unter Verwendung des ersten Takts als Referenz zählt, ist es nicht erforderlich, eine gesonderte Schaltung zum Erzeugen eines Referenztakts zum Zählen der zweiten Taktfrequenz vorzusehen. Hierdurch wird eine einfachere Schaltungskonfiguration als in dem Fall erzielt, in dem eine Oszillationsschaltung zum Frequenzzählen vorgesehen ist.
  • Die Taktsteuerschaltung 60 arbeitet entsprechend dem von der Taktwechselschaltung 30 ausgegebenen Systemtakt 101. Sie steuert das Ein- und Ausschalten der Takterzeugungsschaltungen 10 und 20 entsprechend dem Taktwechsel- Anweisungssignal 107, und sie steuert die Taktwechselschaltung 30 auf der Grundlage der von der Frequenzzählschaltung 40 übertragenen Frequenzdaten.
  • Die Taktsteuerschaltung 60 urteilt auf der Grundlage des von der Frequenzzählschaltung 40 übertragenen Frequenzzählsignals 102, ob die Oszillation des zweiten Takts (CLK2) stabil ist oder nicht. Die Taktsteuerschaltung 60 speichert insbesondere einen vorgegebenen Bereich von Frequenzen, wo der Oszillationszustand des zweiten Takts (CLK2) als stabil angesehen werden kann (Referenzfrequenzbereich). Der Referenzfrequenzbereich ist beispielsweise durch die obere und die untere Grenze der Frequenz definiert. Die Taktsteuerschaltung 60 vergleicht die Frequenz des von der Frequenzzählschaltung 40 übertragenen zweiten Takts (CLK2) mit dem zuvor angegebenen Referenzfrequenzbereich. Falls die gezählte Frequenz im Referenzfrequenzbereich liegt, urteilt sie, daß der Oszillationszustand des zweiten Takts (CLK2) stabil ist, und gibt ein Umschaltsignal 104 an die Taktwechselschaltung 30 aus.
  • Die Taktsteuerschaltung 60 gibt Treiber-Steuersignale 105 und 106 an die Takterzeugungsschaltung 10 und die andere Takterzeugungsschaltung 20 aus. Die Treiber-Steuersignale 105 und 106 bewirken, daß die Takterzeugungsschaltungen 10 und 20 mit der Taktoszillation beginnen oder diese unterbrechen.
  • Nun wird der Taktwechselvorgang am Taktgenerator gemäß dieser Ausführungsform mit Bezug auf das Flußdiagramm aus Fig. 2 und das Zeitablaufdiagramm aus Fig. 3 beschrieben.
  • Fig. 2 ist ein Flußdiagramm zur Darstellung des Steuervorgangs der Taktsteuerschaltung 60. In Fig. 3 sind Oszillationszustände des ersten und des zweiten Takts, das Gatter- Steuersignal 103 am Zählgatter 50 und das Umschaltsignal 104 an der Taktwechselschaltung 30 dargestellt.
  • In Fig. 3 (a) ist der Oszillationszustand des ersten Takts (CLK1) dargestellt, und in (b) ist der Oszillationszustand des zweiten Takts (CLK2) dargestellt. In Fig. 3 (c) ist der Zustand des Gatter-Steuersignals 103 zum Öffnen oder Schließen des Zählgatters 50 dargestellt. Wenn sich das Gatter-Steuersignal 103 auf dem hohen Pegel "H" befindet, wird das Zählgatter 50 geöffnet, und es gibt den ersten Takt (CLK1) an die Frequenzzählschaltung 40 aus, während sich das Signal auf dem hohen Pegel befindet (während eines Halbzyklus des zweiten Takts). In Fig. 3 (d) ist das von der Taktsteuerschaltung 60 an die Taktwechselschaltung 30 ausgegebene Umschaltsignal 104 dargestellt. Der erste Takt (CLK1) wird ausgewählt, wenn sich das Umschaltsignal 104 auf dem hohen Pegel (H) befindet, und der zweite Takt (CLK2) wird als Systemtakt ausgewählt, wenn sich das Signal auf dem niedrigen Pegel (L) befindet.
  • Zum Zeitpunkt T0 führt der Taktgenerator der Logikschaltung den ersten Takt (CLK1) zu, und der zweite Takt (CLK2) wird unterbrochen. Falls die Logikschaltung unter diesen Bedingungen das Umschalt-Anweisungssignal eingibt, um die Taktsteuerschaltung 60 anzuweisen, den Systemtakt vom ersten Takt (CLK1) zum zweiten Takt (CLK2) umzuschalten (Schritt 201), sendet die Taktsteuerschaltung 60 das Treiber- Steuersignal 106 zur Takterzeugungsschaltung 20 und schaltet diese dadurch ein (Schritt 202). Hierdurch wird bewirkt, daß die Takterzeugungsschaltung 20 die Oszillation des zweiten Takts (CLK2) zum Zeitpunkt T1 auslöst.
  • Daraufhin gibt die Taktsteuerschaltung 60 das Gatter- Steuersignal 103 zum Zeitpunkt T2 aus, um das Zählgatter 50 bis zum Zeitpunkt T3 (Schritt 203) auf den hohen Pegel anzuheben. Der Zeitraum vom Zeitpunkt T2 bis zum Zeitpunkt T3, wo das Zählgatter 50 offen ist, entspricht einem Halbzyklus des zweiten Takts (CLK2), wie oben beschrieben wurde. Hierdurch wird bewirkt, daß der erste Takt (CLK1) der Frequenzzählschaltung 40 vom Zeitpunkt T2 bis zum Zeitpunkt T3 von der Takterzeugungsschaltung 20 über das Zählgatter 50 zugeführt wird. Die Frequenzzählschaltung 40 zählt den eingegebenen ersten Takt (CLK1) und bestimmt dadurch die Frequenz des zweiten Takts (CLK2) und sendet das Frequenzzählsignal 102 zur Taktsteuerschaltung 60.
  • Die Taktsteuerschaltung 60 empfängt das Frequenzzählsignal 102 von der Frequenzzählschaltung 40 (Schritt 204) und beurteilt, ob der Frequenzwert im vorab gegebenen Referenzfrequenzbereich liegt (Schritt 205).
  • Da der zweite Takt (CLK2) vom Zeitpunkt T2 bis zum Zeitpunkt T3 beim in Fig. 3 dargestellten Beispiel nicht ausrei chend stabil ist, lautet das Urteil beim Schritt 205 NEIN. In diesem Fall wird der Systemtakt nicht gewechselt.
  • Nach einem bestimmten Zeitraum gibt die Taktsteuerschaltung 60 das Gatter-Steuersignal 103 vom Zeitpunkt T5 bis zum Zeitpunkt T6 an das Zählgatter 50 aus, um dieses zu öffnen. Der Zeitraum zwischen T5 und T6 ist zum Zeitraum zwischen T2 und T3 äquivalent. Die Frequenzzählschaltung 40 zählt wieder die Frequenz des zweiten Takts (CLK2) vom Zeitpunkt T5 bis zum Zeitpunkt T6 und sendet das Frequenzzählsignal 102 zur Taktsteuerschaltung 60.
  • Die Taktsteuerschaltung 60 empfängt die Frequenzdaten von der Frequenzzählschaltung 40 und beurteilt, ob die Frequenzdaten im vorab festgelegten Bereich liegen (Schritt 205).
  • Falls die Frequenz des zweiten Takts (CLK2) ausreichend stabil ist und im vorab festgelegten Referenzfrequenzbereich liegt, urteilt die Taktsteuerschaltung 60, daß der zweite Takt (CLK2) ausreichend stabil wird und gibt das Umschaltsignal 104 aus, um die Taktwechselschaltung 30 anzuweisen, den Systemtakt zum Zeitpunkt T7 vom ersten zum zweiten Takt umzuschalten (Schritt 206). Demgemäß bewegt die Taktwechselschaltung 30 den beweglichen Kontakt 30c nach Empfang des Umschaltsignals 104 von der Taktsteuerschaltung 60 zum feststehenden Kontakt 30b hin. Daher wird der zweite Takt (CLK2) nach dem Zeitpunkt T7 als Systemtakt 101 ausgegeben. Nach dem Zeitpunkt T7 gibt die Taktsteuerschaltung 60 das Treiber- Steuersignal 105 zum Zeitpunkt T8 an die Takterzeugungsschaltung 10 aus, um den Prozeß des Aashaltens der Takterzeugungsschaltung 10 einzuleiten (Schritt 207). Daraufhin unterbricht die Takterzeugungsschaltung 10 ihren Betrieb zum Zeitpunkt T9 nach einem bestimmten Zeitraum völlig.
  • Danach wird der zweite Takt (CLK2) bis zum nächsten Taktwechsel (Umschalten vom zweiten Takt zum ersten Takt) als Systemtakt 101 zugeführt.
  • Falls die zwischen T5 und T6 gezählte Frequenz bei der obigen Ausführungsform als instabil beurteilt wird, wird die Frequenz des zweiten Takts nach einem bestimmten Zeitraum erneut gezählt. Die Frequenz wird wiederholt gezählt, bis sie durch die Taktsteuerschaltung 60 als stabil beurteilt wird.
  • Demgemäß zählt der Taktgenerator dieser Ausführungsform beim Umschalten des Systemtakts vom ersten zum zweiten Takt die Frequenz des zweiten Takts mit der Frequenzzählschaltung 40, und er veranlaßt dann auf der Grundlage des Zählergebnisses vor dem eigentlichen Taktumschalten, daß die Taktsteuerschaltung 60 prüft, ob der Oszillationszustand des zweiten Takts stabil ist oder nicht. Selbst wenn die zur anfänglichen Stabilisierung der zweiten Taktoszillation erforderliche Zeit daher durch Temperaturbedingungen oder andere Bedingungen verlängert ist, wird verhindert, daß der Logikschaltung ein Systemtakt mit einer instabilen Oszillation zugeführt wird, wodurch das Risiko einer fehlerhaften Funktion eines Außerkontrollegeraten oder eines Unterbrechen der Logikschaltung beseitigt wird.
  • Wenngleich das Umschalten vom ersten Takt mit einer hohen Frequenz zum zweiten Takt mit einer niedrigen Frequenz beschrieben wurde, ist diese Erfindung auch auf das Umschalten vom zweiten Takt auf den ersten Takt anwendbar. Insbesondere wird das Umschalten erst an der Taktwechselschaltung 30 ausgeführt, wenn die Frequenzzählschaltung 40 die Frequenz des ersten Takts zählt und urteilt, daß diese stabil ist. In der Praxis wird sie jedoch dann, wenn der erste Takt eine in ausreichendem Maße höhere Frequenz aufweist, viel früher als der zweite Takt mit einer niedrigeren Frequenz stabil, und es ist nicht erforderlich, die Frequenz zu zählen, um zu prüfen, ob sie stabil geworden ist oder nicht. Es ist daher praktisch, das herkömmliche Verfahren zum Umschalten vom zweiten Takt zum ersten Takt zu verwenden und das Umschalten zum ersten Takt auszuführen, wenn vom Zeitgeber eine bestimmte Zeit nach der Oszillation der ersten Takterzeugungsschaltung 10 eingehalten worden ist.

Claims (5)

1. Taktgenerator, enthaltend:
mehrere Takterzeugungseinrichtungen (10, 20) zum Erzeugen mehrerer Takte (CLK1, CLK2) mit unterschiedlichen Frequenzen,
eine Taktumschalteinrichtung (30) zur selektiven Ausgabe eines aktuellen Takts (CLK1), wobei der aktuelle Takt (CLK1), einer der mehreren Takte ist, die aktuell vom Taktgenerator ausgegeben werden,
eine Frequenzzähleinrichtung (40), die an die mehreren Takterzeugungseinrichtungen (10, 20) angeschlossen ist, um eine Frequenz eines neuen Takts (CLK2) zu zählen, die vom Taktgenerator auszugeben ist, wobei der neue Takt (CLK2) einer der mehreren Takte ist, die aktuell nicht vom Taktgenerator ausgegeben werden und
eine Taktumschalt-Steuereinrichtung (60), die an die mehreren Takterzeugungseinrichtungen (10, 20), die Taktumschalteinrichtung (30) und die Frequenzzähleinrichtung (40) angeschlossen ist, um eine neue Takterzeugungseinrichtung (20) anzusteuern, wobei die neue Takterzeugungseinrichtung (20) diejenige der mehreren Takterzeugungseinrichtungen (10, 20) ist, die den neuen Takt (CLK2) erzeugt, um auf der Grundlage der von der Frequenzzähleinrichtung (40) gezählten Frequenz zu bestimmen, ob die Frequenz des neuen Takts (CLK2) stabil ist oder nicht, um die Taktumschalteinrichtung (30) so zu steuern, daß sie den neuen Takt (CLK2) selektiv ausgibt, wenn die Frequenz von diesem neuen Takt (CLK2) stabil ist, und um die aktuelle Takterzeugungseinrichtung (10) nach dem Abschluß des Umschaltens zu deaktivieren, wobei die aktuelle Takterzeugungseinrichtung (10) diejenige der mehreren Takter zeugungseinrichtungen (10, 20) ist, die den aktuellen Takt (CLK1) erzeugt.
2. Taktgenerator nach Anspruch 1, bei welchem die Frequenzzähleinrichtung (40), die die Frequenz des neuen Takts (CLK2) zählt, den aktuellen Takt (CLK1) als Referenz verwendet.
3. Taktgenerator nach Anspruch 1 oder 2, bei welchem die Taktumschalt-Steuereinrichtung (60) die Frequenz des von der Frequenzzähleinrichtung (40) gezählten neuen Takts (CLK2) zu bestimmten Zeitpunkten erhält.
4. Taktgenerator nach einem der Ansprüche 1 bis 3, bei welchem die Taktumschalt-Steuereinrichtung (60) einen vorgegebenen Frequenzbereich speichert, in dem der neue Takt (CLK2) als stabil angesehen werden kann, und beurteilt, ob die Frequenz von der Frequenzzähleinrichtung (40) im gespeicherten Frequenzbereich liegt.
5. Taktgenerator nach einem der Ansprüche 1 bis 4, mit:
einer ersten Takterzeugungseinrichtung (10) zum Erzeugen eines ersten Takts (CLK1),
einer zweiten Takterzeugungseinrichtung (20) zum Erzeugen eines zweiten Takts (CLK2) mit einer von der des ersten Takts (CLK1) verschiedenen Frequenz, wobei
die Taktumschalteinrichtung (30) entweder den ersten Takt (CLK1) oder den zweiten Takt (CLK2) selektiv ausgibt,
die Frequenzzähleinrichtung (40) die Frequenz des zweiten Takts (CLK2) unter Verwendung des ersten Takts (CLK1) als Referenz zählt und
die Taktumschalt-Steuereinrichtung (60) beim Umschalten vom ersten Takt (CLK1) zum zweiten Takt (CLK2) auf der Grundlage des Zählergebnisses von der Frequenzzähleinrichtung (40) beurteilt, ob die Frequenz des zweiten Takts (CLK2) stabil ist oder nicht und die Taktumschalteinrichtung (30) umschaltet, wenn die Frequenz stabil ist.
DE69322984T 1992-03-11 1993-03-10 Taktgenerator Expired - Lifetime DE69322984T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4052360A JPH05259848A (ja) 1992-03-11 1992-03-11 クロック発生装置

Publications (2)

Publication Number Publication Date
DE69322984D1 DE69322984D1 (de) 1999-02-25
DE69322984T2 true DE69322984T2 (de) 1999-07-22

Family

ID=12912642

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69322984T Expired - Lifetime DE69322984T2 (de) 1992-03-11 1993-03-10 Taktgenerator

Country Status (7)

Country Link
US (1) US5475324A (de)
EP (1) EP0560320B1 (de)
JP (1) JPH05259848A (de)
KR (1) KR960016506B1 (de)
AU (1) AU656058B2 (de)
CA (1) CA2091381A1 (de)
DE (1) DE69322984T2 (de)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2289147B (en) * 1994-04-25 1998-04-15 Advanced Risc Mach Ltd Testing data processing apparatus
KR960010758B1 (ko) * 1994-06-27 1996-08-08 엘지반도체 주식회사 주파수 측정회로
JPH0816276A (ja) * 1994-06-30 1996-01-19 Mitsubishi Denki Semiconductor Software Kk マイクロコンピュータ
GB2297854B (en) * 1995-02-07 1999-04-07 Nokia Mobile Phones Ltd Real time clock
GB2297884B (en) * 1995-02-07 1999-05-26 Nokia Mobile Phones Ltd Radio telephone
GB2297883B (en) * 1995-02-07 1999-08-11 Nokia Mobile Phones Ltd Radio telephone
US5758132A (en) * 1995-03-29 1998-05-26 Telefonaktiebolaget Lm Ericsson Clock control system and method using circuitry operating at lower clock frequency for selecting and synchronizing the switching of higher frequency clock signals
JP3778993B2 (ja) * 1995-05-16 2006-05-24 ヒューレット・パッカード・カンパニー 最小論理マルチプレクサ・システム
US5926053A (en) * 1995-12-15 1999-07-20 National Semiconductor Corporation Selectable clock generation mode
DE69609488T2 (de) * 1996-05-15 2000-12-14 Stmicroelectronics S.R.L., Agrate Brianza Taktgenerator mit drei Perioden, die unter Anwendung eines binären Signales auswählbar sind
US5886557A (en) * 1996-06-28 1999-03-23 Emc Corporation Redundant clock signal generating circuitry
JP2868472B2 (ja) * 1996-07-30 1999-03-10 日本電気アイシーマイコンシステム株式会社 マイクロコントローラ及びその制御方法
US5844435A (en) * 1997-03-11 1998-12-01 Lucent Technologies Inc Low power, high accuracy clock circuit and method for integrated circuits
US6100732A (en) * 1997-06-20 2000-08-08 Sun Microsystems, Inc. Phase enable and clock generation circuit
JPH11353878A (ja) * 1998-04-07 1999-12-24 Fujitsu Ltd 半導体装置
US6118306A (en) * 1998-12-03 2000-09-12 Intel Corporation Changing clock frequency
US6272642B2 (en) 1998-12-03 2001-08-07 Intel Corporation Managing a system's performance state
US6823516B1 (en) 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US6457135B1 (en) * 1999-08-10 2002-09-24 Intel Corporation System and method for managing a plurality of processor performance states
US6442700B1 (en) * 1999-08-10 2002-08-27 Intel Corporation Thermal control within systems having multiple CPU performance states
JP2001101764A (ja) * 1999-09-28 2001-04-13 Internatl Business Mach Corp <Ibm> 消費電力低減方法、消費電力低減回路、制御回路およびハード・ディスク・ドライブ装置
JP2001344039A (ja) * 2000-03-31 2001-12-14 Seiko Epson Corp 情報処理装置、情報処理装置の制御方法および情報処理装置の制御プログラム
JP2002328744A (ja) * 2001-04-27 2002-11-15 Fujitsu Ltd 半導体集積回路装置
JP3722055B2 (ja) * 2001-11-30 2005-11-30 日本電気株式会社 携帯端末装置
KR100498487B1 (ko) * 2003-02-08 2005-07-01 삼성전자주식회사 고속제어회로 및 저속·저전력 제어회로를 구비하는프로세서
US6828830B2 (en) * 2003-02-20 2004-12-07 Intersil Americas, Inc. Low power, area-efficient circuit to provide clock synchronization
CN100565422C (zh) 2004-01-29 2009-12-02 Nxp股份有限公司 可编程且可中止的时钟发生单元
FR2874766A1 (fr) * 2004-09-02 2006-03-03 St Microelectronics Sa Procede de configuration du systeme d'horloge d'un microcontroleur
GB0424766D0 (en) * 2004-11-10 2004-12-08 Koninkl Philips Electronics Nv Testable integrated circuit
US20080106344A1 (en) * 2006-09-05 2008-05-08 Tobias Frankenhauser Circuit arrangement for a gps system
JP2008299731A (ja) * 2007-06-01 2008-12-11 Panasonic Corp 半導体集積回路、情報処理システム
KR100929835B1 (ko) 2008-02-29 2009-12-07 주식회사 하이닉스반도체 안정적인 초기 동작을 수행하는 반도체 메모리 장치
JP2010081337A (ja) * 2008-09-26 2010-04-08 Denso Corp Cr発振クロック内蔵マイクロコンピュータ
US9207708B2 (en) * 2010-04-23 2015-12-08 Flir Systems, Inc. Abnormal clock rate detection in imaging sensor arrays
TWI461884B (zh) * 2011-04-06 2014-11-21 Himax Imagimg Inc 用來產生輸出時脈訊號的時脈產生電路及相關方法
US8664996B2 (en) * 2012-01-03 2014-03-04 Mediatek Inc. Clock generator and method of generating clock signal
JP6034663B2 (ja) * 2012-11-01 2016-11-30 ルネサスエレクトロニクス株式会社 半導体装置
US9041475B1 (en) * 2013-12-27 2015-05-26 Cambridge Silicon Radio Limited Thermally stable low power chip clocking
US9952650B2 (en) * 2014-10-16 2018-04-24 Futurewei Technologies, Inc. Hardware apparatus and method for multiple processors dynamic asymmetric and symmetric mode switching
US10248180B2 (en) 2014-10-16 2019-04-02 Futurewei Technologies, Inc. Fast SMP/ASMP mode-switching hardware apparatus for a low-cost low-power high performance multiple processor system
US10928882B2 (en) 2014-10-16 2021-02-23 Futurewei Technologies, Inc. Low cost, low power high performance SMP/ASMP multiple-processor system
CN113489473B (zh) * 2021-07-23 2023-10-31 星宸科技股份有限公司 频率产生装置与频率产生方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271588A (en) * 1963-08-07 1966-09-06 Tele Signal Corp Digital keyer for converting d. c. binary signals into two different output audio frequencies
US3708686A (en) * 1970-04-30 1973-01-02 Lorain Prod Corp Frequency comparator
JPS57178427A (en) * 1981-04-27 1982-11-02 Hitachi Denshi Ltd Monitoring circuit for oscillator output
JPS60198618A (ja) * 1984-03-21 1985-10-08 Oki Electric Ind Co Ltd ダイナミツク論理回路
US5086387A (en) * 1986-01-17 1992-02-04 International Business Machines Corporation Multi-frequency clock generation with low state coincidence upon latching
ATE76696T1 (de) * 1987-04-13 1992-06-15 Siemens Ag Integrierte schaltungsanordnung zur ueberwachung eines mitintegrierten oszillators.
JPH01233916A (ja) * 1988-03-15 1989-09-19 Mitsuba Electric Mfg Co Ltd クロック信号出力装置
JPH01295529A (ja) * 1988-05-23 1989-11-29 Nec Corp 切り替え式クロックを有する集積回路
US5034624A (en) * 1989-05-31 1991-07-23 Texas Instruments Incorporated Apparatus and method for assuring stable clock generator during oscillator start-up
JPH03116311A (ja) * 1989-09-29 1991-05-17 Toshiba Corp スリープモード制御方式
DE3940745C1 (de) * 1989-12-09 1991-04-11 Robert Bosch Gmbh, 7000 Stuttgart, De
JP2676966B2 (ja) * 1990-03-16 1997-11-17 日本電気株式会社 シングルチップマイクロコンピュータ
JP2762670B2 (ja) * 1990-03-30 1998-06-04 松下電器産業株式会社 データ処理装置
JP2715671B2 (ja) * 1991-01-30 1998-02-18 三菱電機株式会社 表示制御装置
JPH04257010A (ja) * 1991-02-08 1992-09-11 Nec Corp システムクロック切り替え機構
US5227672A (en) * 1992-03-31 1993-07-13 Astec International, Ltd. Digital clock selection and changeover apparatus

Also Published As

Publication number Publication date
EP0560320A1 (de) 1993-09-15
JPH05259848A (ja) 1993-10-08
AU3512893A (en) 1993-09-16
EP0560320B1 (de) 1999-01-13
KR930020841A (ko) 1993-10-20
DE69322984D1 (de) 1999-02-25
AU656058B2 (en) 1995-01-19
CA2091381A1 (en) 1993-09-12
KR960016506B1 (ko) 1996-12-12
US5475324A (en) 1995-12-12

Similar Documents

Publication Publication Date Title
DE69322984T2 (de) Taktgenerator
DE69126351T2 (de) Einchip-Mikrorechner mit Taktsignalumschaltfunktion
DE2731336C2 (de) Taktsystem
DE3411871C2 (de) Variabler Frequenzteiler
EP0970424B1 (de) Watchdog-schaltung
DE69625473T2 (de) Taktsteuerungssystem- und verfahren
DE3940745C1 (de)
DE102008064766B3 (de) Schaltungsanordnung und Verfahren zum Überwachen einer Versorgungsspannung
EP0594670B1 (de) Vorrichtung zur erzeugung von schwingungen und deren anwendung
DE3324711C2 (de) Impulsgenerator
DE3022746A1 (de) Digitale phasenkomparatorschaltung
DE3850808T2 (de) Erzeugung von Taktimpulsen.
DE69025014T2 (de) Phasenkomparator mit zwei verschiedenen Komparator-Charakteristiken
EP0050301A1 (de) Treiberschaltung für ein bistabiles Relais
DE102005001684A1 (de) Schnellstartschaltung für Quarz-Oszillatoren
DE19818454A1 (de) In eine integrierte Schaltung eingebaute Oszillationsschaltung
DE69522871T2 (de) Verbesserter Zeitgeber für Datenprozessoren
DE69314359T2 (de) Frequenzsynthetisierer mit Phasenregelschleife mit Leistungssparfunktion
DE3853615T2 (de) Integrierte Halbleiterschaltung mit mehreren Taktschaltkreisen.
DE4025378A1 (de) Programmierbarer rechteckgenerator
DE1588329B2 (de) Einrichtung zur digitalen drehzahlregelung eines gleichstrommotors
EP0128228A1 (de) Verfahren und Anordnung zur Erzeugung von Impulsen beliebiger Zeitrelation innerhalb unmittelbar aufeinanderfolgender Impulsintervalle mit sehr hoher Genauigkeit und zeitlicher Auflösung
WO2011015266A2 (de) Elektronische schaltung für zeitgeberanwendungen kleinster leistungsaufnahme und verfahren zur kalibrierung und zum betreiben derselben
DE2826518A1 (de) Steuerkreis fuer eine maschine
DE2730366C2 (de) Kompensationsschaltung für schrittweise fortschaltbare elektrische Uhren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition