JP6055708B2

JP6055708B2 - 水晶発振器及び発振装置

Info

Publication number: JP6055708B2
Application number: JP2013074854A
Authority: JP
Inventors: 赤池　和男; 和男赤池; 小林　薫; 薫小林
Original assignee: Nihon Dempa Kogyo Co Ltd
Current assignee: Nihon Dempa Kogyo Co Ltd
Priority date: 2013-03-29
Filing date: 2013-03-29
Publication date: 2016-12-27
Anticipated expiration: 2033-03-29
Also published as: US9100023B2; TW201438396A; CN104079294A; US20140292424A1; JP2014200012A; TWI583127B; CN104079294B

Description

本発明は、水晶振動子が置かれる雰囲気の温度を検出し、温度の検出結果に基づいて加熱部を制御して前記雰囲気の温度を一定にする水晶発振器及びこの水晶発振器を用いた発振装置に関する。

水晶発振器は、極めて高い周波数安定度が要求されるアプリケーションに組み込まれる場合には、通常ＯＣＸＯ（oven controlled crystal oscillator）が一般的に用いられている。ＯＣＸＯにおける温度制御は、サーミスタを温度検出器として用い、オペアンプ、抵抗、コンデンサなどのディスクリート部品を用いて構成されていたが、アナログ部品の個々のばらつきや経年変化により、例えば±２０ｍ℃もの温度制御を行うことはできなかった。

しかしながら基地局や中継局などにおいて、極めて高い安定度のクロック信号を安価に用いることが要求されており、このため従来のＯＣＸＯでは対応が困難な状況が予想される。
特許文献１には、２つの水晶振動子の発振周波数差に応じた値を温度検出値として捉え、この温度検出値により発振装置の設定周波数を補正するＴＣＸＯ（Temperature Compensated Crystal Oscillator）が記載されている。より具体的には、一方の水晶振動子の発振出力であるパルスを他方の水晶振動子の発振出力であるパルスによりラッチしたタイミングでパルスを発生させ、このパルスの列をＰＬＬに取り込んで温度検出値をディジタル値として生成している。

本願の出願人は、特許文献１に記載されている温度検出値を用いてヒータ制御を行うＯＣＸＯの設計を検討しており、温度検出を行う水晶振動子としては、温度変化に対して発振周波数の変化の大きいものが好ましい。このためＡＴカットの水晶片に限らず、ＳＣカットの水晶片を用いてＢモードの発振を利用したり、Ｙカットの水晶片を用いたりすることを検討している。
しかしながら、水晶片のカットの違いにより温度の変化分に対する発振周波数の変化分の比率が水晶片の間で異なる。例えばＳＣカットの水晶片を用いてＢモードの発振を利用した場合の前記比率は約３０ｐｐｍ／℃であり、Ｙカットの水晶片を用いた場合の前記比率は約９０ｐｐｍ／℃である。またカットが同じ水晶片であっても、ロット間のばらつきにより、水晶片の間における前記比率のばらつきが大きい場合もある。このため温度検出を行う回路の後段側に設けられたヒータ制御回路を各水晶片に対して共通化しようとすると回路の規模が大きくなる。また水晶片における温度に対する発振周波数の感度が大きい場合には、温度検出値が瞬間的に大きく変動するため、ヒータ制御回路の時定数を大きくすると、温度制御の動作が適切に行われなくなる。このことは、別の観点から言えば、使用できる水晶片の選択の自由度が小さいということでもある。

特開２０１２−１７００５０号公報

本発明はこのような事情の下になされたものであり、その目的は、第１の水晶振動子及び第２の水晶振動子の発振周波数の差に応じた信号に基づいて温度検出値を生成する水晶発振器（ＯＣＸＯ）において、温度制御を行うための回路の規模を適切化し、またヒータ制御を適切に行うことができる技術を提供することにある。

本発明の水晶発振器は、発振器出力用の水晶振動子に接続された発振器出力用の発振回路と、
温度検出用の第１の水晶振動子及び第２の水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、
前記各水晶振動子が置かれる雰囲気の温度の一定化を図るための加熱部と、
第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応するディジタル値を温度検出値として求める周波数差検出部と、
前記周波数差検出部にて得られた温度検出値を、指定された累積数に応じて累積する累積部と、
前記累積部にて累積された温度検出値に対して、前記累積数の指定とは独立してまるめ量が指定され、指定されたまるめ量に応じてまるめ処理を行うまるめ処理部と、
前記まるめ処理部にてまるめ処理された温度検出値に基づいて加熱部に供給される電力を制御する加熱制御部と、を備えたことを特徴とする。

本発明の発振装置は、水晶発振器と、この水晶発振器の発振出力をクロック信号とし、ＰＬＬを含む発振装置の本体回路部と、を備えたことを特徴とする。

本発明は、水晶振動子が置かれる雰囲気の温度を検出し、温度の検出結果に基づいて加熱部を制御して前記雰囲気の温度を一定にする水晶発振器（ＯＣＸＯ）であって、２つの水晶振動子の発振周波数の差分に対応する値を温度検出値として取り扱う装置を対象としている。そして温度検出値を累積して平均化（まるめ処理）した値に基づいて加熱部の制御を行うにあたって、温度検出値の累積数とまるめ量とが互いに独立して指定できるように構成されている。このため、水晶片のカットの違いや、水晶片のロット間のばらつきにより、温度の変化分に対する発振周波数の変化分の比率（温度の検出感度）が水晶片の間で異なる場合であっても、まるめ量を選択することにより、温度の検出感度のばらつきを少なくすることができる。この結果温度制御を行うための回路の規模を適切化することができる。またヒータ制御を適切に行うことができ、ヒータ制御の誤動作を防止することができる。このことは、別の観点から言えば、使用できる水晶片の選択の自由度が大きいということでもある。

本発明の実施形態の全体構成を示すブロック図である。本発明の実施形態における周波数差検出部を示すブロック図である。図２に示す回路の一部の出力の波形図である。図２に示す、ＤＤＳ回路部を含むループにおいてロックしていない状態を模式的に示す各部の波形図である。図２に示す、ＤＤＳ回路部を含むループにおいてロックしている状態を模式的に示す各部の波形図である。上記の実施形態に対応する実際の装置について前記ループにおける各部の波形図である。周波数差検出部の累積平均化処理部の回路を詳細に示す回路図である。第１の発振回路の周波数ｆ１及び第２の発振回路の周波数ｆ２と温度との関係を示す周波数温度特性図である。ｆ１の変化率及びｆ２の変化率の各々を基準温度における値で正規化した値と温度との関係を示す周波数温度特性図である。図８に示すＯＳＣ１とＯＳＣ２との差分と温度との関係を示す周波数温度特性図である。周波数差検出部のディジタル出力値と温度との関係を示す特性図である。累積平均化処理部の各部の波形を示すタイムチャートである。累積平均化処理部における丸め量の設定値をパラメータとして、累積平均化処理部の入出力データを示す特性図である。

[実施形態の概要]
本発明の実施形態の詳細を説明する前に、この実施形態の概略を簡単に述べておく。図１にて符号２００にて示す部分は、この明細書では制御回路部と呼ぶが、実際には一般的にＰＬＬを利用した発振機能を有する回路である。符号２０１はＰＬＬに用いられるリファレンス信号を出力するＤＤＳ（Direct Digital Synthesizer）である。
このＤＤＳを動作させるためのクロック信号は、図１にて符号１で示す第１の発振回路の発振出力が用いられる。従って結果として電圧制御発振器１００からの出力（この出力がこの例では製品である発振出力に相当する）を安定させるためには、前記クロック信号を安定させることが必要である。

そこで、第１の発振回路１の発振出力を安定させるために、ヒータ回路５を用いて水晶振動子１０の雰囲気温度を一定化するようにしている。ヒータ回路５の発熱量を制御するための温度検出信号としては、２つの水晶振動子１０及び２０の発振周波数の差分に相当する値とが温度との関係を事前に把握しておくことで、この差分に相当する値を用いている。

前記発振周波数の差分に相当する値については後述するが、用語の煩雑さを避けるために、この値を求める部分を周波数差検出部３という用語を用いている。なお、この実施形態では、温度検出信号に相当する周波数差検出部３の出力ΔＦを、ヒータ回路５の制御に用いるだけにとどまらず、電圧制御発振器１００の出力周波数の設定値に相当する周波数設定値の補正に利用している。前記周波数設定値はコンピュータがメモリ３０内のデータを読み出して出力される。従って、この実施形態の発振装置は、ＯＣＸＯの機能とＴＣＸＯの機能とを備えていることになる。なお、本発明は、ＴＣＸＯの機能を備えていない場合にも適用できる。

そしてこの実施形態は、周波数差検出部３にて温度検出値に相当する既述のΔＦを後述のようにＰＬＬを利用して生成した後、生成された温度検出値に対して累積平均処理を行うと共に、この累積平均化処理を行うにあたり、データの累積数と丸め量とを独立して調整できるように構成している。

[実施形態の全体説明]
次に本発明の実施形態の全体を詳しく説明する。図１は本発明の実施形態にかかる水晶発振器を適用して構成した発振装置の全体を示すブロック図である。この発振装置は、設定された周波数の周波数信号を出力する周波数シンセサイザとして構成され、水晶振動子を用いた電圧制御発振器１００と、この電圧制御発振器１００におけるＰＬＬを構成する制御回路部２００と、前記ＰＬＬの参照信号を生成するためのＤＤＳ２０１を動作させるためのクロック信号を生成する水晶発振器（符号は付していない）と、この水晶発振器における水晶振動子１０、２０の置かれる雰囲気の温度を調整するための加熱部であるヒータ５と、を備えている。

またこの発振装置は、制御回路部２００に入力される基準クロックの温度補償を行う温度補償部も備えている。温度補償部については符号を付していないが、図１における制御回路部２００よりも左側部分に相当し、前記ヒータ５を制御するための回路部分と共用化している。
制御回路部２００は、ＤＤＳ回路部２０１から出力するリファレンス（参照用）クロックと、電圧制御発振器１００の出力を分周器２０４で分周したクロックの位相とを位相周波数比較部２０５にて比較し、その比較結果である位相差がチャージポンプ２０４によりアナログ化される。アナログ化された信号はループフィルタ２０６に入力され、ＰＬＬ（Phase locked loop）が安定するように制御される。従って制御回路部２００は、ＰＬＬ部であると言うこともできる。ここでＤＤＳ回路部２０１は、後述の第１の発振回路１から出力される周波数信号を基準クロックとして用い、目的とする周波数の信号を出力するための周波数データ（ディジタル値）が入力されている。

しかし前記基準クロックの周波数が温度特性をもっているため、この温度特性をキャンセルするためにＤＤＳ回路部２０１に入力される前記周波数データに後述の周波数補正値に対応する信号を加算部６０にて加算している。ＤＤＳ回路部２０１に入力される周波数データを補正することで、基準クロックの温度特性変動分に基づくＤＤＳ回路部２０１の出力周波数の温度変動分がキャンセルされ、結果として温度変動に対して参照用クロックの周波数が安定し、以って電圧制御発振器１００からの出力周波数が安定することになる。

この実施の形態は、以下に述べるように基準クロックを作成する水晶発振器がＯＣＸＯとして構成されており、このため基準クロックの周波数は安定しているので、当該基準クロックの温度特性は見えてこないといえる。しかしヒータの不具合などが起こったときには、基準クロックの温度特性変動分に基づくＤＤＳ回路部２０１の出力周波数の温度変動分を補償するように構成しておくことにより、極めて信頼性の高い周波数シンセサイザを構成することができる利点がある。

次に本発明の水晶発振器に相当するＯＣＸＯの部分について説明する。この水晶発振器は、第１の水晶振動子１０及び第２の水晶振動子２０を備えており、これら第１の水晶振動子１０及び第２の水晶振動子２０は、共通の水晶片Ｘｂを用いて構成されている。即ち例えば短冊状の水晶片Ｘｂの領域を長さ方向に２分割し、各分割領域（振動領域）の表裏両面に励振用の電極を設ける。従って一方の分割領域と一対の電極１１、１２とにより第１の水晶振動子１０が構成され、他方の分割領域と一対の電極２１、２２とにより第２の水晶振動子２０が構成される。このため第１の水晶振動子１０及び第２の水晶振動子２０は熱的に結合されたものということができる。水晶片Ｘｂとしてはこの例ではＡＴカットが用いられている。

第１の水晶振動子１０及び第２の水晶振動子２０には夫々第１の発振回路１及び第２の発振回路２が接続されている。これら発振回路１、２の出力は、いずれについても例えば水晶振動子１０、２０のオーバートーン（高調波）であってもよいし、基本波であってもよい。オーバートーンの出力を得る場合には、例えば水晶振動子と増幅器とからなる発振ループ内にオーバートーンの同調回路を設けて、発振ループをオーバートーンで発振させてもよい。あるいは発振ループについては基本波で発振させ、発振段の後段、例えばコルピッツ回路の一部である増幅器の後段にＣ級増幅器を設けてこのＣ級増幅器により基本波を歪ませると共にＣ級増幅器の後段にオーバートーンに同調する同調回路を設けて、結果として発振回路１、２からいずれも例えば３次オーバートーンの発振周波数を出力するようにしてもよい。

ここで便宜上、第１の発振回路１から周波数ｆ１の周波数信号が出力され、第２の発振回路２から周波数ｆ２の周波数信号が出力されるものとすると、周波数ｆ１の周波数信号は、前記制御回路部２００に基準クロックとして供給される。３は周波数差検出部であり、この周波数差検出部３は概略的な言い方をすれば、ｆ１とｆ２との差分と、Δｆｒとの差分である、ｆ２−ｆ１−Δｆｒを取り出すための回路部である。Δｆｒは、基準温度例えば２５℃におけるｆ１（ｆ１ｒ）とｆ２（ｆ２ｒ）との差分である。ｆ１とｆ２との差分の一例を挙げれば、例えば数ＭＨｚである。本発明は、周波数差検出部３によりｆ１とｆ２との差分に対応する値と、基準温度例えば２５℃におけるｆ１とｆ２との差分に対応する値との差分であるΔＦを計算することにより成り立つ。この実施形態の場合、より詳しく言えば、周波数差検出部３で得られる値は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝である。ただし、図面では周波数差検出部３の出力の表示は略記している。
図２は、周波数差検出部３の具体例を示している。３１はフリップフロップ回路（Ｆ／Ｆ回路）であり、このフリップフロップ回路３１の一方の入力端に第１の発振回路１からの周波数ｆ１の周波数信号が入力され、他方の入力端に第２の発振回路２から周波数ｆ２の周波数信号が入力され、第１の発振回路１からの周波数ｆ１の周波数信号により第２の発振回路２からの周波数ｆ２の周波数信号をラッチする。以下において記載の冗長を避けるために、ｆ１、ｆ２は、周波数あるいは周波数信号そのものを表しているとして取り扱う。フリップフロップ回路３１は、ｆ１とｆ２との周波数差に対応する値である（ｆ２−ｆ１の周波数をもつ信号が出力される。

フリップフロップ回路３１の後段には、ワンショット回路３２が設けられ、ワンショット回路３２では、フリップフロップ回路３１から得られたパルス信号における立ち上がりにてワンショットのパルスを出力する。図３はここまでの一連の信号を示したタイムチャートである。
ワンショット回路３２の後段にはＰＬＬ（Phase Locked Loop）が設けられ、このＰＬＬは、ラッチ回路３３、積分機能を有する第１のループフィルタ３４、加算部３５及びＤＤＳ回路部３６により構成されている。

ラッチ回路３３はＤＤＳ回路部３６から出力された鋸波をワンショット回路３２から出力されるパルスによりラッチするためのものであり、ラッチ回路３３の出力は、前記パルスが出力されるタイミングにおける前記鋸波の信号レベルである。ループフィルタ３４は、この信号レベルである直流電圧を積分し、第１の加算部３５はこの直流電圧とΔｆｒ（基準温度例えば２５℃におけるｆ１とｆ２との差分）に対応する直流電圧と加算する。Δｆｒに対応する直流電圧のデータは図２に示すメモリ３０に格納されている。

この例では第１の加算部３５における符号は、Δｆｒに対応する直流電圧の入力側が「＋」であり、第１のループフィルタ３４の出力電圧の入力側が「−」となっている。ＤＤＳ回路部３６には、第１の加算部３５にて演算された直流電圧、即ちΔｆｒに対応する直流電圧からループフィルタ３４の出力電圧を差し引いた電圧が入力され、この電圧値に応じた周波数の鋸波が出力される。ＰＬＬの動作の理解を容易にするために図４に極めて模式的に各部の出力の様子を示し、かつ直感的に把握できるようにするために極めて模式的な説明をしておく。装置の立ち上げ時には、Δｆｒに対応する直流電圧が第１の加算部３５を通じてＤＤＳ回路部３６に入力され、例えばΔｆｒが５ＭＨｚであるとすると、この周波数に応じた周波数の鋸波がＤＤＳ３６から出力される。

前記鋸波がラッチ回路３３により（ｆ２−ｆ１）に対応する周波数のパルスでラッチされるが、（ｆ２−ｆ１）が例えば６ＭＨｚであるとすると、鋸波よりもラッチ用のパルスの周期が短いことから、鋸波のラッチポイントは図４（ａ）に示すように徐々に下がっていき、ラッチ回路３３の出力及び第１のループフィルタ３４の出力は図４（ｂ）、（ｃ）に示すように−側に徐々に下がっていく。第１の加算部３５におけるループフィルタ３４の出力側の符号が「−」であることから、第１の加算部３５からＤＤＳ回路部３６に入力される直流電圧が上昇する。このためＤＤＳ回路部３６から出力される鋸波の周波数が高くなり、ＤＤＳ回路部３６に６ＭＨｚに対応する直流電圧が入力されたときに、鋸波の周波数が６ＭＨｚとなって図５（ａ）〜（ｃ）に示すようにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝−１ＭＨｚに対応した値となる。つまりループフィルタ３４の積分値は、５ＭＨｚから６ＭＨｚへ鋸波が変化するときの１ＭＨｚの変化分の積分値に相当するということができる。

この例とは逆に、Δｆｒが６ＭＨｚ、（ｆ２−ｆ１）が５ＭＨｚの場合には、鋸波よりもラッチ用のパルスの周期が長いためにことから、図４（ａ）に示すラッチポイントは徐々に高くなり、これに伴い、ラッチ回路３３の出力及びループフィルタ３４の出力も上昇する。このため加算部３５において差し引かれる値が大きくなるので、鋸波の周波数が徐々に下がり、やがて（ｆ２−ｆ１）と同じ５ＭＨｚとなったときにＰＬＬがロックされる。このときにループフィルタ３４から出力される直流電圧は、Δｆｒ−（ｆ２−ｆ１）＝１ＭＨｚに対応した値となる。なお、図６は実測データであり、この例では時刻ｔ０にてＰＬＬがロックしている。

ところで既述のように実際には周波数差検出部３の出力は、｛（ｆ２−ｆ１）／ｆ１｝−｛（ｆ２ｒ−ｆ１ｒ）／ｆ１ｒ｝の値を３４ビットのディジタル値で表した値である。−５０℃付近から１００℃付近までのこの値の集合は、（ｆ１−ｆ１ｒ）／ｆ１ｒ＝ＯＳＣ１（単位はｐｐｍあるいはｐｐｂ）、（ｆ２−ｆ２ｒ）／ｆ２ｒ＝ＯＳＣ２（単位はｐｐｍあるいはｐｐｂ）とすると、温度に対する変化はＯＳＣ２−ＯＳＣ１と実質同じカーブとなる。従って周波数差検出部３の出力は、ＯＳＣ２−ＯＳＣ１＝温度データとして取り扱うことができる。

またフリップフロップ３１においてｆ２をｆ１によりラッチする動作は非同期であることから、メタステーブル（入力データをクロックのエッジでラッチする際、ラッチするエッジの前後一定時間は入力データを保持する必要があるが、クロックと入力データとがほぼ同時に変化することで出力が不安定になる状態）など不定区間が生じる可能性もあり、ループフィルタ３４の出力には瞬間誤差が含まれる可能性がある。このため図２に示すように、ループフィルタ３４の出力側に、予め設定した時間において入力値を平均化する累積平均化回路３７を設け、前記瞬間誤差が生じても取り除くようにしている。累積平均化回路３７を設けることにより、最終的に変動温度分の周波数ずれ情報を高精度に取得することができる。

図７は累積平均化回路３７を詳細に示す回路図である。第１のループフィルタ３４の出力（ディジタル値）は加算部７１に一方の入力値として入力され、当該加算部７１にて他方の入力値と加算される。加算部７１からの出力は、遅延回路７２及び論理回路であるゲート７３を介して前記加算部７１に他方の入力値として入力される。遅延回路７２は、取り込まれたディジタル値を１クロック分だけ遅延させて出力する。つまり遅延回路７２にクロックに基づいて入力された加算値は、次のクロックにて出力される。

従ってｋ番目のクロックにて加算部７１に入力されたループフィルタ３４の出力値をＡｋとすると、ｎ番目のクロックにより加算部７１からは、Ａ１〜Ａｎまでの加算値が出力されることになる。ゲート７３は、累積クリア信号の入力により、加算値７１におけるループフィルタ３４の出力値の累積数（加算する出力ディジタル値の個数）を設定値に制限するためのものである。ゲート７３の一方の入力端には、遅延回路７２の出力値が入力され、他方の入力端には、累積制御信号生成部７４からの累積クリア信号が入力される。図７では、ゲート７３は１ビット分だけ記載されているが、実際にはディジタル値のビット数分だけ設けられている。累積クリア信号はこの例では論理「１」の信号であり、累積クリア信号が発生していないときには、ゲート７３の他方の入力端は論理「０」であるから、遅延回路７２からの出力信号がそのまま加算部７１に送られる。累積クリア信号が発生しているときには、ゲート７３の他方の入力端は論理「１」であるから、ゲート７３の出力は論理「０」となり、累積加算値がクリアされる。

累積数の設定値を例えば「２^３」（便宜上の数値である）に設定すると、累積制御信号生成部７４はクロックを８個カウントする度毎に、累積クリア信号を出力する。従ってこの場合には、ループフィルタ３４からの出力値が８回連続してサンプリングされて加算され、その後この加算値がクリアされて再び次の第１個目のクロックから同様にして８回連続してサンプリングされて加算されることになる。

一方、遅延回路７２の後段には、丸め処理（２^−ｍを乗算する処理（ｍは自然数））を行うための丸め処理部７５が設けられている。丸め処理部７５は、遅延回路７２からの出力であるディジタル値に対して、設定された丸め量に応じて丸め処理がされる。丸め量が例えば「２^−３」であるとすると、上述の例では１０進値で言えば、８回目のクロックにより、ループフィルタ３４からの出力値が８回累積された値に対して８で除算されたことになる。まるめ処理部７５の後段には、ラッチ回路７６が設けられており、このラッチ回路７６は既述の累積クリア信号の入力によりラッチしているディジタル値が出力されることになる。従って累積クリア信号の発生により、ループフィルタ３４からの出力値に対してそれまでの累積した値をクリアし、そしてラッチ回路７６からそれまでの累積した値を出力するという動作が行われることになる。

累積数としては、例えば２^９から２^１２の値が設定され、丸め量としては、例えば２ ^−１０から２ ^−１３の値が設定される。累積数の設定については、周波数シンセサイザに備えられている例えばコントローラからなる制御部７７から累積制御信号生成部７４に累積数指定パラメータが入力される。累積制御信号生成部７４は例えばカウンタからなり、累積数指定パラメータに相当する、カウントアップのためのクロックのカウント数の指定値が入力されることにより、クロック数のカウント値が指定された数になる度毎に既述の累積クリア信号を出力する。

丸め量についても前記制御部７７から丸め量指定パラメータが丸め処理部７５に入力されることにより設定される。丸め量指定パラメータは、例えば丸め量の値そのものに相当する。この例では、制御部７７は、周波数シンセサイザに備えられている信号ポートを介して外部の制御部である外部コンピュータ７８に接続される。外部コンピュータ７８への接続は、周波数シンセサイザの製造時に各種のパラメータを制御部７７のメモリに書き込むときや、周波数シンセサイザをメンテナンスするとき、あるいはユーザが一部のパラメータの変更を行うときに行われる。

このため、累積平均化処理部３７における累積数及び丸め量についても、例えば外部コンピュータ７８から制御部７７のメモリに書き込まれ、周波数シンセサイザの電源を入れたときにメモリから読みだされて、累積制御信号生成部７４及び丸め処理部７５に入力されることになる。累積数及び丸め量は、各々独自に（一方が他方に拘束されることなく）外部コンピュータ７８により設定できる。外部コンピュータ７８及び制御部７７は、この例では累積数指定部及びまるめ量指定部に相当する。なお、累積数及び丸め量は外部コンピュータ７８に頼らずに、周波数シンセサイザ側で制御部７７を用いて、互いに独立して設定できるように構成してもよい。

ここでＰＬＬのループフィルタ３４にて得られた変動温度分の周波数ずれ情報であるＯＳＣ２−ＯＳＣ１に関して図８から図１１を参照して説明する。図８は、ｆ１及びｆ２を基準温度で正規化し、温度と周波数との関係を示す特性図である。ここでいう正規化とは、例えば２５℃を基準温度とし、温度と周波数との関係について基準温度における周波数をゼロとし、基準温度における周波数からの周波数のずれ分と温度との関係を求めることを意味している。第１の発振回路１における２５℃のときの周波数をｆ１ｒ、第２の発振回路２における２５℃のときの周波数をｆ２ｒとすると、つまり２５℃におけるｆ１、ｆ２の値を夫々ｆ１ｒ、ｆ２ｒとすると、図７の縦軸の値は（ｆ１−ｆ１ｒ）及び（ｆ２−ｆ２ｒ）ということになる。

また図９は、図８に示した各温度の周波数について、基準温度（２５℃）における周波数に対する変化率を表わしている。従って図９の縦軸の値は、（ｆ１−ｆ１ｒ）／ｆ１ｒ及び（ｆ２−ｆ２ｒ）／ｆ２ｒであり、即ち既述のようにＯＳＣ１及びＯＳＣ２である。なお図９の縦軸の値の単位はｐｐｍである。

図１０は、ＯＳＣ１と温度との関係（図９と同じである）、及び（ＯＳＣ２−ＯＳＣ１）と温度との関係を示しており、（ＯＳＣ２−ＯＳＣ１）が温度に対して直線関係にあることが分かる。従って（ＯＳＣ２−ＯＳＣ１）は基準温度からの温度変動ずれ分に対応していることが分かる。そして一般的には水晶振動子の周波数温度特性は３次関数で表わされると言われていることから、この３次関数による周波数変動分を相殺する周波数補正値と（ＯＳＣ２−ＯＳＣ１）との関係を求めておけば、（ＯＳＣ２−ＯＳＣ１）の検出値に基づいて周波数補正値が求まることになる。
また図１１は周波数差検出部３の出力信号である３４ビットのディジタル値と温度との関係を示している。従って（ＯＳＣ２−ＯＳＣ１）は基準温度からの温度変動ずれ分に対応していることが分かる。

図１に説明を戻すと、周波数差検出部３の出力値は、既述のように実質（ＯＳＣ２−ＯＳＣ１）として取り扱うことができ、この値は図１０に示したように水晶振動子１０、２０が置かれている温度検出値ということができる。そこで周波数差検出部３の後段に第２の加算部（偏差分取り出し回路）６を設け、ディジタル信号である温度設定値（設定温度におけるＯＳＣ２−ＯＳＣ１の３４ビットのディジタル値）と周波数差検出部３の出力であるＯＳＣ２−ＯＳＣ１との差分を取り出すようにしている。温度設定値は、水晶発振器の出力を得るための第１の水晶振動子１０に対応するＯＳＣ１の値が温度変化により変動しにくい温度を選択することが好ましい。この温度は図８に示すＯＳＣ１と温度との関係カーブにおいて例えばボトム部分に対応する５０℃が選択される。なお、ＯＳＣ１の値が温度変化により変動しにくい温度という観点では１０度を設定温度としてもよく、この場合には室温よりも低い場合もあるので、加熱部及びペルチェ素子などの冷却部と組み合わせた温調部を設けることになる。
そして第２の加算部６の後段には、積分回路部に相当する第２のループフィルタ６１が設けられている。

ループフィルタ６１の後段には、Ｄ／Ａ（ディジタル／アナログ）変換部６２が設けられている。Ｄ／Ａ変換部６２の後段には、加熱部に相当するヒータ回路５が設けられている。この例では、加算部６、ループフィルタ６１、Ｄ／Ａ（ディジタル／アナログ）変換部６２は、加熱制御部に相当する。

[ＴＣＸＯの機能に関する構成部分の説明]
またこの実施の形態に係る発振装置は、既述のようにＴＣＸＯの機能を備えている。この機能は、制御回路部２００に入力される基準クロックの温度補償を行う機能である。具体的には、ＰＬＬのループフィルタ３４にて得られた変動温度分の周波数ずれ情報は、図１に示す補正値取得部である補正値演算部４に入力され、ここで周波数の補正値が演算される。変動温度分の周波数ずれ情報とは、水晶振動子１０が基準温度におかれたときの第１の発振回路１の発振周波数と、水晶振動子１０の雰囲気温度（水晶振動子１０を収納している容器内の温度）における第１の発振回路１の発振周波数と、の差分に対応する値である。

この例では、発振装置はＯＣＸＯの機能を備えているので、当該差分に対応する値は、通常は一定値であるが、発振装置が設置されている環境温度が予想を越えて変動した場合には、ＴＣＸＯの機能が発揮されてくる。

この実施形態の発振装置は、既述のように第１の発振回路１から得られる周波数信号（ｆ１）を図１に示す制御回路部２００の基準クロックとして用いており、この基準クロックに周波数温度特性が存在することから、基準クロックの周波数に対して温度補正を行おうとしている。このため先ず基準温度で正規化した、温度とｆ１との関係を示す関数を予め求めておき、この関数によるｆ１の周波数変動分を相殺するための関数を求めている。そして周波数差検出部３にて得られた温度検出信号と前記関数とに基づいて、周波数変動分を相殺するための補正信号を補正値演算部４にて求めている。この点について更に記載を加えておく。

図１に示すように第１の水晶振動子１０及び第２の水晶振動子２０は共通の水晶片Ｘｂを用いて構成され、互いに熱的に結合されていることから、発振回路１、２の周波数差は、環境温度に極めて正確に対応した値であり、従って周波数差検出部３の出力は、環境温度と基準温度（この例では２５℃）との温度差情報である。第１の発振回路１の出力される周波数信号ｆ１は制御部２００のメインクロックとして使用されるものであることから、補正値演算部４にて得られた補正値は、温度が２５℃からずれたことによるｆ１の周波数ずれ分に基づく制御部２００の動作への影響を相殺するために制御部２００の動作を補償するための信号として用いられる。この結果、本実施形態の発振装置１の出力である電圧制御発振器１００の出力周波数が温度変動にかかわらず安定したものとなる。

[実施形態の全体の動作]
次に上述の実施の形態の全体の動作についてまとめる。この発振装置の水晶発振器に着目すると、水晶発振器の出力は第１の発振回路１から出力される周波数信号に相当する。そしてヒータ回路５により水晶振動子１０、２０の置かれる雰囲気が目標温度になるように加熱されている。第１の水晶振動子１０及び第１の発振回路１は、水晶発振器の出力である周波数信号を生成するものであるが、第２の水晶振動子２０及び第２の発振回路２と共に温度検出部としての役割を持っている。これら発振回路１、２から各々得られる周波数信号の周波数差に対応する値ＯＳＣ２−ＯＳＣ１は、既述のように温度に対応し、加算部６にて温度設定値（例えば５０℃におけるＯＳＣ２−ＯＳＣ１の値）との差分が取り出される。

周波数差に対応する値ＯＳＣ２−ＯＳＣ１は、周波数検出部３における図２に示す回路により、既に詳述した動作に基づいて取り出される。そしてループフィルタ３４から得られるディジタル値は、図７に示す累積平均化処理部３１にて、設定されたサンプリング回数だけ累積され、そして設定された丸め量により丸め処理される（２^−ｍが乗算される）。
図１２は、図７に示す累積平均化処理部３７における各部の信号を示すタイムチャートであり、（ａ）はクロックパルス、（ｂ）は累積クリア信号、（ｃ）はループフィルタ３４からの出力、（ｄ）は遅延回路７２からの出力値、（ｅ）は丸め処理部７５の出力、（ｆ）はラッチ回路７６の出力である。この例では、累積数及び丸め量をいずれも便宜的に「８」としている。累積平均化処理部３１から図１に示す加算部６及補正値演算部４には、累積クリア信号が論理「１」になっているときの丸め処理部７５の出力値がラッチ回路７６を介して出力される。
累積平均化処理部３７は、既述のようにループフィルタ３４の出力に含まれる瞬間誤差を取り除く役割があるが、累積数と丸め量とを互いに独立して調整することにより、温度と既述のＯＳＣ２−ＯＳＣ１の値との対応関係を調整することができる。

図１３は、丸め量をパラメータとして、累積平均化処理部３７の入力値と出力値との対応関係を示すものである。図１３において、ａは丸め量を「２^−１０」に設定し、ｂは丸め量を「２^−１１」に設定し、ｃは丸め量を「２^−１２」に設定しており、累積数はいずれも「２^１０」である。この図からも温度と既述のＯＳＣ２−ＯＳＣ１の値との対応関係を調整することができることがわかる。

[実施形態の効果]
以上のように上述実施の形態は、水晶振動子が置かれる雰囲気の温度を一定にする水晶発振器（ＯＣＸＯ）であって、２つの水晶振動子１０、２０の発振周波数の差分に対応する値を温度検出値として取り扱っている。そして温度検出値を累積して平均化（まるめ処理）した値に基づいて加熱部の制御を行うにあたって、温度検出値の累積数とまるめ量とが互いに独立して指定できるように構成されている。このため、水晶片のカットの違いや、水晶片のロット間のばらつきにより、温度の変化分に対する発振周波数の変化分の比率（温度の検出感度）が水晶片の間で異なる場合であっても、まるめ量を選択することにより、温度の検出感度のばらつきを少なくすることができる。この結果温度制御を行うための回路の規模を適切化することができる。またヒータ制御を適切に行うことができ、ヒータ制御の誤動作を防止することができる。このことは、別の観点から言えば、使用できる水晶片の選択の自由度が大きいということでもある。

[その他の説明]
更にまた上述の例では第１の水晶振動子１０及び第２の水晶振動子２０とは共通の水晶片Ｘｂを用いているが、水晶片Ｘｂが共通化されていなくてもよい。この場合、例えば共通の筐体の中に第１の水晶振動子１０及び第２の水晶振動子２０を配置する例を挙げることができる。このような構成によれば、実質同一の温度雰囲気下に置かれるため、同様の効果が得られる。

周波数差検出部３のＤＤＳ回路部３６の出力信号は、鋸波に限ることなく、時間と共に信号値が増加、減少を繰り返す周波数信号であればよく、例えば正弦波であってもよい。また周波数差検出部３としては、ｆ１とｆ２とをカウンタによりカウントし、そのカウント値の差分値からΔｆｒに相当する値を差し引いて、得られたカウント値に対応する値を出力するようにしてもよい。
以上の実施の形態では、第１の水晶振動子１０及び第１の発振回路１は温度検出値を取り出す役割と水晶発振器の出力を作成する役割とを持っている。即ち発振回路１は温度検出のための発振回路と、水晶発振器の出力用の発振回路とを共用している。しかし本発明は、例えば水晶振動子を３個用意すると共に発振回路を３個用意し、例えば図１の構成において、第３の水晶振動子と当該水晶振動子に接続された第３の発振回路とを用意し、第３の発振回路の出力を水晶発振器の出力とし、残りの第１の発振回路及び第２の発振回路の発振出力を周波数差検出部に入力し温度検出値を得るようにしてもよい。この場合、ＯＣＸＯとＴＣＸＯとを組み合わせたものとするならば、第３の水晶発振回路の出力がＤＤＳ２０１のクロックとして使用されることになる。

図１及び図１５に示す発振装置である周波数シンセサイザは、水晶振動子１０、２０、発振回路１、２、周波数差検出部３、加算部６〜ヒータ回路５に至る部分からなる、本発明の実施形態である水晶発振器を利用して構成されている。しかし、本発明は、周波数シンセサイザとして構成することに限られず、第１の発振回路１の発振出力を、本発明の水晶発振器の出力とする構成、つまり制御回路部２００を用いない構成としてもよい。

１第１の発振回路
２第２の発振回路
１０第１の水晶振動子
２０第２の水晶振動子
３周波数差検出部
３１フリップフロップ回路
３２ワンショット回路
３３ラッチ回路
３４ループフィルタ
３５加算部
３６ＤＤＳ回路部
３７累積平均化処理部
４補正値演算部（補正値取得部）
５ヒータ回路
６加算部
７１加算部
７２遅延回路
７３ゲート
７４ラッチ回路
７５丸め処理部
１００電圧制御発振器
２００制御回路部

Claims

発振器出力用の水晶振動子に接続された発振器出力用の発振回路と、
温度検出用の第１の水晶振動子及び第２の水晶振動子に夫々接続された第１の発振回路及び第２の発振回路と、
前記各水晶振動子が置かれる雰囲気の温度の一定化を図るための加熱部と、
第１の発振回路の発振周波数をｆ１、基準温度における第１の発振回路の発振周波数をｆ１ｒ、第２の発振回路の発振周波数をｆ２、基準温度における第２の発振回路の発振周波数をｆ２ｒとすると、ｆ１とｆ１ｒとの差分に対応する値と、ｆ２とｆ２ｒとの差分に対応する値と、の差分値に対応するディジタル値を温度検出値として求める周波数差検出部と、
前記周波数差検出部にて得られた温度検出値を、指定された累積数に応じて累積する累積部と、
前記累積部にて累積された温度検出値に対して、前記累積数の指定とは独立してまるめ量が指定され、指定されたまるめ量に応じてまるめ処理を行うまるめ処理部と、
前記まるめ処理部にてまるめ処理された温度検出値に基づいて加熱部に供給される電力を制御する加熱制御部と、を備えたことを特徴とする水晶発振器。
前記累積数を前記累積部に指定するための累積数指定部と、
前記まるめ量を前記まるめ処理部に指定するためのまるめ量指定部と、を備えたことを特徴とする請求項１記載の水晶発振器。
請求項１に記載した水晶発振器と、この水晶発振器の発振出力をクロック信号とし、ＰＬＬを含む発振装置の本体回路部と、を備えたことを特徴とする発振装置。