JPH07118629B2 - フィルタ時定数可変のアナログ入力装置 - Google Patents
フィルタ時定数可変のアナログ入力装置Info
- Publication number
- JPH07118629B2 JPH07118629B2 JP63293926A JP29392688A JPH07118629B2 JP H07118629 B2 JPH07118629 B2 JP H07118629B2 JP 63293926 A JP63293926 A JP 63293926A JP 29392688 A JP29392688 A JP 29392688A JP H07118629 B2 JPH07118629 B2 JP H07118629B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- original
- analog input
- analog
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
本発明は上記計算機との間でデータ交信等を行なうシス
テムバスとアナログ信号入力ラインとの間に設けられ、
アナログ信号入力ラインからのアナログ入力データを前
記のシステムバスに伝達するアナログ入力装置に関する
もので、 特に入力フィルタの時定数の変更をデジタル処理によっ
て容易としたアナログ入力装置に関する。 なお、以下各図において、同一符号は同一もしくは相当
部分を示す。
テムバスとアナログ信号入力ラインとの間に設けられ、
アナログ信号入力ラインからのアナログ入力データを前
記のシステムバスに伝達するアナログ入力装置に関する
もので、 特に入力フィルタの時定数の変更をデジタル処理によっ
て容易としたアナログ入力装置に関する。 なお、以下各図において、同一符号は同一もしくは相当
部分を示す。
【従来の技術】 第４図は、従来のこの種の装置の構成例を示すブロック
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバス１と、アナロ
グ信号の入力ライン９との間に接続される。 アナログ入力装置２は、A/D変換器７と、容量値Ｃのコ
ンデンサ8a及び抵抗値Ｒの抵抗8bよりなる入力フィルタ
８とにより構成される。アナログ信号入力ライン９より
入力されたアナログ入力データEin（Ａ）は入力フィル
タ８に入り、電気ノイズが低減されて、アナログ出力デ
ータEout（Ａ）となる。このアナログ出力データEout
（Ａ）は、A/D変換器７でデジタルデータに変換され、
アナログ入力装置２のディジタル出力データEout（Ｄ）
として、システムバス１に出力される。 ここで、入力フィルタ８の電気ノイズを低減する原理に
ついて説明する。第５図は入力フィルタ８の動作を説明
するための回路図である。アナログ入力データEin
（Ａ）は入力端子8c−8d間に入力され、アナログ出力デ
ータEout（Ａ）は出力端子8e−8f間から出力される。ま
ず、この入力フィルタ８の周波数特性を見るために、入
力端子8c−8d間に、アナログ入力データEin（Ａ）とし
て、 の交流電圧を印加すると、入力電流Iin（Ａ）は の電流が流れる。出力端子8e−8f間のアナログ出力デー
タEout（Ａ）は電流Iin（Ａ）とコンデンサ8aのインピ
ーダンスとの積として、 となる。 ここで はフィルタ８の減衰特性を示しており、抵抗8bの抵抗値
Ｒとコンデンサ8aの容量Ｃとの積RC,すなわち時定数Ｔ
と、角速度ωの増大で、減衰率は大きくなる。 次に、このフィルタ８の過度応答を見るために、入力端
子8c−8d間に、アナログ入力データEin（Ａ）として、 のステップ電圧を印加すると、入力電流Iin（Ａ）は、 （但しｅは指数函数） の電流が流れる。出力端子8e−8f間のアナログ出力デー
タEout（Ａ）は、電流Iin（Ａ）がコンデンサ8aを充電
し、その端子間電圧として、 となる。 ここでEout（Ａ）は、フィルタ８で電気ノイズが低減さ
れたフィルタの出力であるが、フィルタ８の減衰率は前
記（１）式の通り、ωの増大で大きくなる。通常、問題
とする電気ノイズはω，すなわち周波数が高く、このよ
うなフィルタで電気ノイズを低減できることを示してい
る。これとともに（１）式は、Ｒ・Ｃすなわち時定数Ｔ
＝Ｒ・Ｃの増大によって減衰率を高めることができるこ
とを示している。しかしながら前記（２）式によって明
らかなように、時定数Ｔの増大によって、アナログ出力
データEout（Ａ）は遅れを生じ応答度が低くなる。 入力フィルタ８の適用に際しては、第４図に示すアナロ
グ信号入力ライン９の電気ノイズの含有程度によって、
必要最低限の減衰率になるよう入力フィルタ８の時定数
を定め、できるだけ応答度を高めるようにして使用す
る。 なお、前記の説明では、コンデンサ8a,抵抗8bが各々１
ヶで構成される一段型フィルタを示したが、この段数を
増加し、第６図に示すような多段型フィルタにすれば、
更にフィルタの減衰率と応答度を高めることができる。
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバス１と、アナロ
グ信号の入力ライン９との間に接続される。 アナログ入力装置２は、A/D変換器７と、容量値Ｃのコ
ンデンサ8a及び抵抗値Ｒの抵抗8bよりなる入力フィルタ
８とにより構成される。アナログ信号入力ライン９より
入力されたアナログ入力データEin（Ａ）は入力フィル
タ８に入り、電気ノイズが低減されて、アナログ出力デ
ータEout（Ａ）となる。このアナログ出力データEout
（Ａ）は、A/D変換器７でデジタルデータに変換され、
アナログ入力装置２のディジタル出力データEout（Ｄ）
として、システムバス１に出力される。 ここで、入力フィルタ８の電気ノイズを低減する原理に
ついて説明する。第５図は入力フィルタ８の動作を説明
するための回路図である。アナログ入力データEin
（Ａ）は入力端子8c−8d間に入力され、アナログ出力デ
ータEout（Ａ）は出力端子8e−8f間から出力される。ま
ず、この入力フィルタ８の周波数特性を見るために、入
力端子8c−8d間に、アナログ入力データEin（Ａ）とし
て、 の交流電圧を印加すると、入力電流Iin（Ａ）は の電流が流れる。出力端子8e−8f間のアナログ出力デー
タEout（Ａ）は電流Iin（Ａ）とコンデンサ8aのインピ
ーダンスとの積として、 となる。 ここで はフィルタ８の減衰特性を示しており、抵抗8bの抵抗値
Ｒとコンデンサ8aの容量Ｃとの積RC,すなわち時定数Ｔ
と、角速度ωの増大で、減衰率は大きくなる。 次に、このフィルタ８の過度応答を見るために、入力端
子8c−8d間に、アナログ入力データEin（Ａ）として、 のステップ電圧を印加すると、入力電流Iin（Ａ）は、 （但しｅは指数函数） の電流が流れる。出力端子8e−8f間のアナログ出力デー
タEout（Ａ）は、電流Iin（Ａ）がコンデンサ8aを充電
し、その端子間電圧として、 となる。 ここでEout（Ａ）は、フィルタ８で電気ノイズが低減さ
れたフィルタの出力であるが、フィルタ８の減衰率は前
記（１）式の通り、ωの増大で大きくなる。通常、問題
とする電気ノイズはω，すなわち周波数が高く、このよ
うなフィルタで電気ノイズを低減できることを示してい
る。これとともに（１）式は、Ｒ・Ｃすなわち時定数Ｔ
＝Ｒ・Ｃの増大によって減衰率を高めることができるこ
とを示している。しかしながら前記（２）式によって明
らかなように、時定数Ｔの増大によって、アナログ出力
データEout（Ａ）は遅れを生じ応答度が低くなる。 入力フィルタ８の適用に際しては、第４図に示すアナロ
グ信号入力ライン９の電気ノイズの含有程度によって、
必要最低限の減衰率になるよう入力フィルタ８の時定数
を定め、できるだけ応答度を高めるようにして使用す
る。 なお、前記の説明では、コンデンサ8a,抵抗8bが各々１
ヶで構成される一段型フィルタを示したが、この段数を
増加し、第６図に示すような多段型フィルタにすれば、
更にフィルタの減衰率と応答度を高めることができる。
しかしながら、前述の装置においては、コンデンサある
いは抵抗に個別素子を使用しているため、入力フィルタ
の時定数を実際のアナログ信号入力ラインの電子ノイズ
の含有程度に合わせて調整する場合、簡単に変更できな
い欠点があった。 そこで、本発明の課題は、デジタル処理によって、入力
フィルタの時定数を容易に可変できるようにしたアナロ
グ入力装置を提供することにある。
いは抵抗に個別素子を使用しているため、入力フィルタ
の時定数を実際のアナログ信号入力ラインの電子ノイズ
の含有程度に合わせて調整する場合、簡単に変更できな
い欠点があった。 そこで、本発明の課題は、デジタル処理によって、入力
フィルタの時定数を容易に可変できるようにしたアナロ
グ入力装置を提供することにある。
前記の課題を解決するために、本発明のアナログ入力装
置においては、 『システムバス（１など）とアナログ信号入力ライン
（９など）との間に設けられ、このアナログ信号入力ラ
インからのアナログ入力データを前記システムバスに伝
達するアナログ入力装置において、 前記アナログ入力データ（Ein（Ａ）など）を所定のサ
ンプリング周期でデジタルデータ（Ein（Ｄ）など、以
下A/D変換データという）に変換するA/D変換器（７な
ど）と、 この原A/D変換データをその生成のつど、アドレス順に
格納するバッファ（原A/D変換データバッファ３など）
と、 前記システムバスを介して移動平均回数が設定される移
動平均回数設定レジスタ（４など）と、 前記原A/D変換データの生成のつど、前記バッファ内の
前記原A/D変換データのうち、最新のデータを含んで時
系列に並ぶデータであって、前記移動平均回数に等しい
個数分の原A/D変換データについての平均値を求め、こ
の平均値を（デジタル出力データEout（Ｄ）などとし
て）前記システムバス側に与える手段（図外のCPU,積算
データバッファ6,移動平均値レジスタ５など）と、を備
えた』ものとする。
置においては、 『システムバス（１など）とアナログ信号入力ライン
（９など）との間に設けられ、このアナログ信号入力ラ
インからのアナログ入力データを前記システムバスに伝
達するアナログ入力装置において、 前記アナログ入力データ（Ein（Ａ）など）を所定のサ
ンプリング周期でデジタルデータ（Ein（Ｄ）など、以
下A/D変換データという）に変換するA/D変換器（７な
ど）と、 この原A/D変換データをその生成のつど、アドレス順に
格納するバッファ（原A/D変換データバッファ３など）
と、 前記システムバスを介して移動平均回数が設定される移
動平均回数設定レジスタ（４など）と、 前記原A/D変換データの生成のつど、前記バッファ内の
前記原A/D変換データのうち、最新のデータを含んで時
系列に並ぶデータであって、前記移動平均回数に等しい
個数分の原A/D変換データについての平均値を求め、こ
の平均値を（デジタル出力データEout（Ｄ）などとし
て）前記システムバス側に与える手段（図外のCPU,積算
データバッファ6,移動平均値レジスタ５など）と、を備
えた』ものとする。
第２図及び第３図によって、本発明のアナログ入力装置
が、時定数を変更できる原理を説明すると次のようにな
る。第２図（イ）はアナログ信号入力ライン９から取込
まれるアナログデータEin（Ａ）として、ｔ＝ｏにEoな
るステップ電圧が印加された場合の波形を示している。
この電圧Eoは、後述のA/D変換器７（第１図）によっ
て、所定のサンプリング周期Tsごとにサンプルされて、
デジタルデータに変換され、後述のアナログ入力バッフ
ァ３（第１図）に入れられる。このバッファ３内のデー
タ群のうち時系列に並ぶ所定数のデータであって、新し
いデータを取込み古いデータを掃き出したデータ群につ
いての平均をとる移動平均が行われる。第２図（ロ）
は、その状態を示し、ここでは前記の所定数としての移
動平均回数が４回の場合を示している。デジタル出力デ
ータEout（Ｄ）は、サンプリング周期Tsごとに増加し、
４×Ts時間で電圧Eoに達する。この場合の時定数は、大
略 になる（注、最終到達値の に達した時間を時定数として）。 第３図は、第２図と同様の波形であるが、移動平均回数
８回の場合を示している。この場合デジタル出力データ
Eout（Ｄ）が電圧Eoに達するのに８×Ts時間かかり、時
定数は大略 となる。 以上の例から明らかなように、アナログ入力データの移
動平均をとり、その移動平均回数を変えることによりフ
ィルタの時定数を変更することができる。
が、時定数を変更できる原理を説明すると次のようにな
る。第２図（イ）はアナログ信号入力ライン９から取込
まれるアナログデータEin（Ａ）として、ｔ＝ｏにEoな
るステップ電圧が印加された場合の波形を示している。
この電圧Eoは、後述のA/D変換器７（第１図）によっ
て、所定のサンプリング周期Tsごとにサンプルされて、
デジタルデータに変換され、後述のアナログ入力バッフ
ァ３（第１図）に入れられる。このバッファ３内のデー
タ群のうち時系列に並ぶ所定数のデータであって、新し
いデータを取込み古いデータを掃き出したデータ群につ
いての平均をとる移動平均が行われる。第２図（ロ）
は、その状態を示し、ここでは前記の所定数としての移
動平均回数が４回の場合を示している。デジタル出力デ
ータEout（Ｄ）は、サンプリング周期Tsごとに増加し、
４×Ts時間で電圧Eoに達する。この場合の時定数は、大
略 になる（注、最終到達値の に達した時間を時定数として）。 第３図は、第２図と同様の波形であるが、移動平均回数
８回の場合を示している。この場合デジタル出力データ
Eout（Ｄ）が電圧Eoに達するのに８×Ts時間かかり、時
定数は大略 となる。 以上の例から明らかなように、アナログ入力データの移
動平均をとり、その移動平均回数を変えることによりフ
ィルタの時定数を変更することができる。
第１図は、本発明の実施例としての構成を示すブロック
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバス１とアナログ
信号入力ライン９との間に設けられている。そしてこの
アナログ入力装置２は、前記アナログ信号入力ライン９
を介して入力されるアナログ入力データEin（Ａ）を所
定のサンプリング周期でデジタルデータ（以下便宜上原
A/D変換データという）Ein（Ｄ）に変換するA/D変換器
７と、この原A/D変換データEin（Ｄ）をその生成のつど
アドレス順に格納する原A/D変換データバッファ３と、
バス１を介して上位計算機から移動平均回数が設定され
る移動平均回数設定レジスタ４と、前記原A/D変換デー
タバッファ３及び前記移動平均回数設定レジスタ４に接
続され、この移動平均回数設定レジスタ４に設定された
移動平均回数分の個数の前記バッファ３内の格納データ
の積算値を格納する積算データバッファ６と、この積算
データバッファ６と前記システムバス１に接続され、前
記積算値より求められた移動平均値を格納するレジスタ
であって、前記システムバスを介し上位計算機からアク
セスされる移動平均値レジスタ５と、図外のCPUとを備
えている。 アナログ信号入力ライン９から入力されたアナログ入力
データEin（Ａ）は、A/D変換器７によって、所定のサン
プリング周期でデジタルデータ（原A/D変換データ）Ein
（Ｄ）に変換され、この原A/D変換データEin（Ｄ）は、
原A/D変換データバッファ３に、そのアドレス順に、か
つアドレスの末尾に至ったときは、再びアドレスの先頭
から繰返す順序で、旧格納データを更新しつつ格納され
る。このバッファ３に格納された原A/D変換データEin
（Ｄ）のうち、移動平均回数設定レジスタ４に設定され
た移動平均回数に等しい個数分のデータであって、最新
の原A/D変換データを含んで時系列に並ぶ原A/D変換デー
タが、このアナログ入力装置２内の図外のCPUによって
取出されて積算され、この積算値が積算データバッファ
６に格納される。この格納された積算値は前記CPUによ
って前記の移動平均回数で割られ、移動平均値が算出さ
れる。そしてこの移動平均値が移動平均値レジスタ５に
格納される。さらにこのレジスタ５内の移動平均値は上
位計算機からアナログ入力装置２のデジタル出力データ
Eout（Ｄ）としてシステムバス１を介し読み込まれる。
従って本発明では移動平均回数設定レジスタ４に設定す
る移動平均回数を変えることにより、入力フィルタの時
定数を変えることができるが、この原理については前記
の
図である。アナログ入力装置２は、図外の上位計算機と
データの交信等を行うためのシステムバス１とアナログ
信号入力ライン９との間に設けられている。そしてこの
アナログ入力装置２は、前記アナログ信号入力ライン９
を介して入力されるアナログ入力データEin（Ａ）を所
定のサンプリング周期でデジタルデータ（以下便宜上原
A/D変換データという）Ein（Ｄ）に変換するA/D変換器
７と、この原A/D変換データEin（Ｄ）をその生成のつど
アドレス順に格納する原A/D変換データバッファ３と、
バス１を介して上位計算機から移動平均回数が設定され
る移動平均回数設定レジスタ４と、前記原A/D変換デー
タバッファ３及び前記移動平均回数設定レジスタ４に接
続され、この移動平均回数設定レジスタ４に設定された
移動平均回数分の個数の前記バッファ３内の格納データ
の積算値を格納する積算データバッファ６と、この積算
データバッファ６と前記システムバス１に接続され、前
記積算値より求められた移動平均値を格納するレジスタ
であって、前記システムバスを介し上位計算機からアク
セスされる移動平均値レジスタ５と、図外のCPUとを備
えている。 アナログ信号入力ライン９から入力されたアナログ入力
データEin（Ａ）は、A/D変換器７によって、所定のサン
プリング周期でデジタルデータ（原A/D変換データ）Ein
（Ｄ）に変換され、この原A/D変換データEin（Ｄ）は、
原A/D変換データバッファ３に、そのアドレス順に、か
つアドレスの末尾に至ったときは、再びアドレスの先頭
から繰返す順序で、旧格納データを更新しつつ格納され
る。このバッファ３に格納された原A/D変換データEin
（Ｄ）のうち、移動平均回数設定レジスタ４に設定され
た移動平均回数に等しい個数分のデータであって、最新
の原A/D変換データを含んで時系列に並ぶ原A/D変換デー
タが、このアナログ入力装置２内の図外のCPUによって
取出されて積算され、この積算値が積算データバッファ
６に格納される。この格納された積算値は前記CPUによ
って前記の移動平均回数で割られ、移動平均値が算出さ
れる。そしてこの移動平均値が移動平均値レジスタ５に
格納される。さらにこのレジスタ５内の移動平均値は上
位計算機からアナログ入力装置２のデジタル出力データ
Eout（Ｄ）としてシステムバス１を介し読み込まれる。
従って本発明では移動平均回数設定レジスタ４に設定す
る移動平均回数を変えることにより、入力フィルタの時
定数を変えることができるが、この原理については前記
の
【作 用】の項で述べた通りである。
本発明によれば、アナログ入力データのA/D変換値の移
動平均値をとり、その移動平均回数を変えることによ
り、アナログ入力装置の入力フィルタの時定数を変えら
れるようにしたので、従来装置のように個別素子をその
都度取換えることなく、入力フィルタ時定数の変更が可
能となった。入力フィルタ時定数の変更は、通常現地で
アナログ信号入力ラインの電気ノイズの含有の程度に合
わせて調整するため、従来のように現地でその都度個別
素子を変換することは、交換の作業工数ならびに変換の
ための各種の抵抗値の抵抗，各種の容量のコンデンサの
準備を必要とするので非常に煩わしく、このことを考え
ると本発明の効果は非常に大きい。
動平均値をとり、その移動平均回数を変えることによ
り、アナログ入力装置の入力フィルタの時定数を変えら
れるようにしたので、従来装置のように個別素子をその
都度取換えることなく、入力フィルタ時定数の変更が可
能となった。入力フィルタ時定数の変更は、通常現地で
アナログ信号入力ラインの電気ノイズの含有の程度に合
わせて調整するため、従来のように現地でその都度個別
素子を変換することは、交換の作業工数ならびに変換の
ための各種の抵抗値の抵抗，各種の容量のコンデンサの
準備を必要とするので非常に煩わしく、このことを考え
ると本発明の効果は非常に大きい。
第１図は本発明の実施例としての構成を示すブロック回
路図、第２図及び第３図は本発明の原理を示す動作説明
図、第４図は従来装置の構成例を示すブロック回路図、
第５図及び第６図は従来装置の入力フィルタの原理を説
明するための回路図である。 1:バス、2:アナログ入力装置、3:原A/D変換データバッ
ファ、4:移動平均回数設定レジスタ、5:移動平均値レジ
スタ、6:積算データバッファ、7:A/D変換器、9:アナロ
グ信号入力ライン、Ein（Ａ）：アナログ入力データ、E
in（Ｄ）：原A/D変換データ、Eout（Ｄ）：デジタル出
力データ。
路図、第２図及び第３図は本発明の原理を示す動作説明
図、第４図は従来装置の構成例を示すブロック回路図、
第５図及び第６図は従来装置の入力フィルタの原理を説
明するための回路図である。 1:バス、2:アナログ入力装置、3:原A/D変換データバッ
ファ、4:移動平均回数設定レジスタ、5:移動平均値レジ
スタ、6:積算データバッファ、7:A/D変換器、9:アナロ
グ信号入力ライン、Ein（Ａ）：アナログ入力データ、E
in（Ｄ）：原A/D変換データ、Eout（Ｄ）：デジタル出
力データ。
Claims (1)
- 【請求項１】システムバスとアナログ信号入力ラインと
の間に設けられ、このアナログ信号入力ラインからのア
ナログ入力データを前記システムバスに伝達するアナロ
グ入力装置において、前記アナログ入力データを所定の
サンプリング周期でデジタルデータ（以下原A/D変換デ
ータという）に変換するA/D変換器と、 この原A/D変換データをその生成のつど、アドレス順に
格納するバッファと、 前記システムバスを介して移動平均回数が設定される移
動平均回数設定レジスタと、 前記原A/D変換データの生成のつど、前記バッファ内の
前記原A/D変換データのうち、最新のデータを含んで時
系列に並ぶデータであって、前記移動平均回数に等しい
個数分の原A/D変換データについての平均値を求め、こ
の平均値を前記システムバス側に与える手段と、を備え
たことを特徴とするフィルタ時定数可変のアナログ入力
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293926A JPH07118629B2 (ja) | 1988-11-21 | 1988-11-21 | フィルタ時定数可変のアナログ入力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63293926A JPH07118629B2 (ja) | 1988-11-21 | 1988-11-21 | フィルタ時定数可変のアナログ入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02141015A JPH02141015A (ja) | 1990-05-30 |
| JPH07118629B2 true JPH07118629B2 (ja) | 1995-12-18 |
Family
ID=17800951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63293926A Expired - Lifetime JPH07118629B2 (ja) | 1988-11-21 | 1988-11-21 | フィルタ時定数可変のアナログ入力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07118629B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3169646B2 (ja) * | 1991-09-25 | 2001-05-28 | 日本電気株式会社 | 交差偏波干渉補償器 |
| JP5958127B2 (ja) * | 2012-07-11 | 2016-07-27 | 富士電機株式会社 | アナログ入力装置 |
| JP6048049B2 (ja) * | 2012-10-04 | 2016-12-21 | 富士通株式会社 | デジタルコヒーレント光受信器、その制御方法、及び伝送装置 |
| JP6055708B2 (ja) * | 2013-03-29 | 2016-12-27 | 日本電波工業株式会社 | 水晶発振器及び発振装置 |
| JP6259428B2 (ja) | 2015-07-31 | 2018-01-10 | ファナック株式会社 | 機械指令に応じたフィルタを学習する機械学習装置、機械学習装置を備えたモータ駆動装置及びモータ駆動システム並びに機械学習方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145627Y2 (ja) * | 1980-03-25 | 1986-12-22 | ||
| JPS5829218A (ja) * | 1981-08-13 | 1983-02-21 | Olympus Optical Co Ltd | 信号検出方式 |
| JPS60120611A (ja) * | 1983-12-05 | 1985-06-28 | Fuji Electric Co Ltd | デイジタルフイルタ |
| JPS60190016A (ja) * | 1984-03-12 | 1985-09-27 | Mitsubishi Electric Corp | 移動平均フイルタ |
| JPH0683018B2 (ja) * | 1986-03-10 | 1994-10-19 | 株式会社東芝 | 過渡変化追従型デイジタルフイルタ |
-
1988
- 1988-11-21 JP JP63293926A patent/JPH07118629B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02141015A (ja) | 1990-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5245262A (en) | Hybrid control law servo co-processor integrated circuit | |
| JPH07118629B2 (ja) | フィルタ時定数可変のアナログ入力装置 | |
| EP0109612A2 (en) | Switched capacitor filter circuit | |
| JPH088465B2 (ja) | スイッチトキャパシタ回路 | |
| CA1162995A (en) | Switched capacitor bilinear resistors | |
| RU2019023C1 (ru) | Активный rc-фильтр | |
| JP3172046B2 (ja) | サンプリングレートコンバータ | |
| SU1187241A1 (ru) | Активный @ -фильтр нижних частот | |
| JP3232856B2 (ja) | アナログフィルタ | |
| CN115694499A (zh) | 电压采集电路、系统、方法及电子设备 | |
| CN107655586B (zh) | 测温电路及其检测方法 | |
| JPH0614506Y2 (ja) | アクティブフィルタ回路 | |
| JPS637488B2 (ja) | ||
| JP2550943Y2 (ja) | 二重積分回路 | |
| Moniri | /spl beta/-operator: an adaptive discrete-time operator model for high sampling rate recursive digital filters | |
| JPH01177708A (ja) | プログラマブルアナログフィルタ | |
| JP2590291B2 (ja) | 切換型ｉｉｒフィルタ | |
| SU440767A1 (ru) | Активный с-фильтр | |
| JPS6336574B2 (ja) | ||
| RU22332U1 (ru) | Фильтр постоянной составляющей | |
| JPH08307205A (ja) | 複数入力フィルタ回路 | |
| SU980104A1 (ru) | Четырехквадрантный умножитель сигналов посто нного тока | |
| JPH0229534Y2 (ja) | ||
| JPH0514572Y2 (ja) | ||
| JPS60103714A (ja) | 自動等化器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071218 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081218 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |