JPS637488B2 - - Google Patents
Info
- Publication number
- JPS637488B2 JPS637488B2 JP55164072A JP16407280A JPS637488B2 JP S637488 B2 JPS637488 B2 JP S637488B2 JP 55164072 A JP55164072 A JP 55164072A JP 16407280 A JP16407280 A JP 16407280A JP S637488 B2 JPS637488 B2 JP S637488B2
- Authority
- JP
- Japan
- Prior art keywords
- integrator
- value
- capacitor
- switched capacitor
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000003990 capacitor Substances 0.000 claims description 41
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H19/00—Networks using time-varying elements, e.g. N-path filters
- H03H19/004—Switched capacitor networks
Description
【発明の詳細な説明】
本発明は、MOS構造の集積回路（以下、ICと
略記する。）で形成されているスイツチト・キヤ
パシタ・フイルタ（以下、SCFと略記する。）に
関する。
略記する。）で形成されているスイツチト・キヤ
パシタ・フイルタ（以下、SCFと略記する。）に
関する。
本発明の目的は、MOSICで形成されたリープ
フロツグ型SCFにおいて、低域通過フイルタ（以
下、LPF）及び高域通過フイルタ（以下、HPF）
のカツトオフ周波数を変化させる、あるいは帯域
通過フイルタ（以下、BPF）の中心周波数や帯
域幅を変化させるなどの可変フイルタを実現する
ことにある。SCFで可変フイルタを実現する場
合、従来、クロツク周波数fSを変える方法が行な
われている。例としてはBPFを考えよう。一般
に、所望の特性を有するLCラダーフイルタを設
計する際、フイルタを構成する各リアクタンス素
子の素子値は、基準LPFの素子値に周波数変換
を施すことにより得られる。例えば、LPF→
BPFの周波数変換は、次式で与えられる。
フロツグ型SCFにおいて、低域通過フイルタ（以
下、LPF）及び高域通過フイルタ（以下、HPF）
のカツトオフ周波数を変化させる、あるいは帯域
通過フイルタ（以下、BPF）の中心周波数や帯
域幅を変化させるなどの可変フイルタを実現する
ことにある。SCFで可変フイルタを実現する場
合、従来、クロツク周波数fSを変える方法が行な
われている。例としてはBPFを考えよう。一般
に、所望の特性を有するLCラダーフイルタを設
計する際、フイルタを構成する各リアクタンス素
子の素子値は、基準LPFの素子値に周波数変換
を施すことにより得られる。例えば、LPF→
BPFの周波数変換は、次式で与えられる。
La＝１／2πfb・aR (1)
Ca＝fb／2πf0 2・１／aR (2)
Lb＝fb／2πf0 2・Ｒ／ｂ (3)
Cb＝１／2πfb・ｂ／Ｒ (4)
ここで、ａは基準LPFのインダクタ値、ｂは
基準LPFのキヤパシタ値、La及びCaはLPF→
BPF変換によりインダクタａより変換されたイ
ンダクタ値及びキヤパシタ値、Lb及びCbはキヤ
パシタｂより変換されたインダクタ値及びキヤパ
シタ値であり、fb及びf0は設計すべきBPFの帯域
幅及び中心周波数である。また、基準LPFの終
端抗値をＲとする。一方、リープフロツグ型SCF
の主たる構成要素であるスイツチト・キヤパシタ
積分器（以下、SC積分器と略記）の積分係数は、
スイツチングに用いるクロツク信号の周波数を
fS、スイツチングされているキヤパシタ（以下、
スイツチトキヤパシタと略記）の値をCA、演算
増幅器の帰還容量の値をCBとすると、fSCA／CBで与 えられる。リープフロツグ型SCFは、SC積分器
を用いて、所望の仕様を満たすLCラダーフイル
タをシミユレートすることにより構成されるもの
であるが、このとき、原LCラダーフイルタの各
素子値とSC積分器の積分係数との間には、次の
関係が成り立つ。
基準LPFのキヤパシタ値、La及びCaはLPF→
BPF変換によりインダクタａより変換されたイ
ンダクタ値及びキヤパシタ値、Lb及びCbはキヤ
パシタｂより変換されたインダクタ値及びキヤパ
シタ値であり、fb及びf0は設計すべきBPFの帯域
幅及び中心周波数である。また、基準LPFの終
端抗値をＲとする。一方、リープフロツグ型SCF
の主たる構成要素であるスイツチト・キヤパシタ
積分器（以下、SC積分器と略記）の積分係数は、
スイツチングに用いるクロツク信号の周波数を
fS、スイツチングされているキヤパシタ（以下、
スイツチトキヤパシタと略記）の値をCA、演算
増幅器の帰還容量の値をCBとすると、fSCA／CBで与 えられる。リープフロツグ型SCFは、SC積分器
を用いて、所望の仕様を満たすLCラダーフイル
タをシミユレートすることにより構成されるもの
であるが、このとき、原LCラダーフイルタの各
素子値とSC積分器の積分係数との間には、次の
関係が成り立つ。
Ｒ／Ｌ＝fSCA／CB (5)
１／RC＝fSCA／CB (6)
ここで、Ｌ、Ｃはそれぞれ原LCラダーフイル
タのインダクタ値、キヤパシタ値であり、Ｒは終
端抵抗値である。すなわち原LCラダーフイルタ
のインダクタ値Ｌ、キヤパシタ値Ｃは、各々一個
のSC積分器の積分係数に一対一に対応する。
タのインダクタ値、キヤパシタ値であり、Ｒは終
端抵抗値である。すなわち原LCラダーフイルタ
のインダクタ値Ｌ、キヤパシタ値Ｃは、各々一個
のSC積分器の積分係数に一対一に対応する。
第１図ａ，ｂに、従来用いられているSC積分
器の構成例を示す。同図ａは負の積分係数を有す
るSC積分器、同図ｂは正の積分係数を有するSC
積分器である。１０１，１１１は反転入力端子と
非反転入力端子を有する演算増幅器である。１０
２，１１２は容量値CAを有するスイツチト・キ
ヤパシタであり、SC積分器の入力端子１０６，
１１８からの入力信号をサンプリングして電荷を
蓄え、この電荷が演算増幅器の反転入力端子に印
加される。第１図ａにおけるスイツチトキヤパシ
タの制御力は、１０４のMOS電界効果トランジ
スタ（以下MOSFETと略記。）のゲートに入力
されるクロツク信号CL1と、１０５のMOSFET
のゲートに入力されるクロツク信号CL2によつて
行われる。CL1とCL2は互いに逆相を成す、周波
数fSのクロツク信号である。また、第１図ｂにお
けるスイツチトキヤパシタの制御は、１１４及び
１１６のMOSFETゲートに入力される前記クロ
ツク信号CL1と、１１５及び１１７のMOSFET
のゲートに入力される前記クロツクCL2によつて
行われる。さらに演算増幅器１０１，１１１は出
力端子と反転入力端子の間に接続した帰還容量
（容量値はCB）を有し、出力端子はSC積分器の出
力端子１０７，１１９に接続され、非反転入力端
子は１０８，１２０の接地端子に接続されてい
る。
器の構成例を示す。同図ａは負の積分係数を有す
るSC積分器、同図ｂは正の積分係数を有するSC
積分器である。１０１，１１１は反転入力端子と
非反転入力端子を有する演算増幅器である。１０
２，１１２は容量値CAを有するスイツチト・キ
ヤパシタであり、SC積分器の入力端子１０６，
１１８からの入力信号をサンプリングして電荷を
蓄え、この電荷が演算増幅器の反転入力端子に印
加される。第１図ａにおけるスイツチトキヤパシ
タの制御力は、１０４のMOS電界効果トランジ
スタ（以下MOSFETと略記。）のゲートに入力
されるクロツク信号CL1と、１０５のMOSFET
のゲートに入力されるクロツク信号CL2によつて
行われる。CL1とCL2は互いに逆相を成す、周波
数fSのクロツク信号である。また、第１図ｂにお
けるスイツチトキヤパシタの制御は、１１４及び
１１６のMOSFETゲートに入力される前記クロ
ツク信号CL1と、１１５及び１１７のMOSFET
のゲートに入力される前記クロツクCL2によつて
行われる。さらに演算増幅器１０１，１１１は出
力端子と反転入力端子の間に接続した帰還容量
（容量値はCB）を有し、出力端子はSC積分器の出
力端子１０７，１１９に接続され、非反転入力端
子は１０８，１２０の接地端子に接続されてい
る。
従来行なわれているクロツク周波数fSを変える
方法によりfSをｋ倍とすること、即ち、fS→kfSと
変えることは、式(5)、(6)よりわかるように、Ｌ及
びＣの値が1/k倍されることは相当する。このこ
とは、式(1)、(2)、(3)、(4)より、帯域幅fb及び中心
周波数f0がｋ倍されることと等価である。従つ
て、fSを変えることによりfbとf0とを独立に変え
ることはできない。言い換えれば、フイルタのＱ
（Ｑ＝f0／fb）を変えることはできない。SCFを MODEM等の通信用システムの受信回路に適用
する場合、fbを一定とし、f0のみを変えたいとい
う要求がしばしば生ずる。また、fb及びf0を独立
に変えることができれば、可変フイルタとしての
応用範囲が広まる。本発明によると、このような
帯域幅及び中心周波数、更に通過域リツプル等の
フイルタ特性を独立に変え得るフイルタを
MOSICで容易に実現することができる。
方法によりfSをｋ倍とすること、即ち、fS→kfSと
変えることは、式(5)、(6)よりわかるように、Ｌ及
びＣの値が1/k倍されることは相当する。このこ
とは、式(1)、(2)、(3)、(4)より、帯域幅fb及び中心
周波数f0がｋ倍されることと等価である。従つ
て、fSを変えることによりfbとf0とを独立に変え
ることはできない。言い換えれば、フイルタのＱ
（Ｑ＝f0／fb）を変えることはできない。SCFを MODEM等の通信用システムの受信回路に適用
する場合、fbを一定とし、f0のみを変えたいとい
う要求がしばしば生ずる。また、fb及びf0を独立
に変えることができれば、可変フイルタとしての
応用範囲が広まる。本発明によると、このような
帯域幅及び中心周波数、更に通過域リツプル等の
フイルタ特性を独立に変え得るフイルタを
MOSICで容易に実現することができる。
以下、本発明を詳細に説明する。
第２図ａ，ｂに、本発明によるSC積分器を示
す。同図ａは負の積分係数を有するSC積分器で
あり、同図ｂは正の積分係数を有するSC積分器
である。同図において、２０２及び２１２は、そ
の容量値を外部からの制御により変え得るスイツ
チトキヤパシタを示す。２０２，２１２の容量値
をCAと表わす。第２図ａ，ｂで、その他の記号
１０１，１０３〜１０８，１１１，１１３〜１２
０は、第１図ａ，ｂの同一記号のものと同じもの
を表わす。SCFを構成している各SC積分器のス
イツチトキヤパシタの容量値CAを外部からの制
御によつて変えることにより、式(5)、(6)よりわか
るように、原LCラダーフイルタのインダクタ値
Ｌ及びキヤパシタ値Ｃを独立に変えるのと等価の
操作を施すことができる。この操作により、帯域
幅や中心周波数及び通過域リツプル等のフイルタ
特性を任意に設定することが可能である。例え
ば、帯域幅fbを一定に保つたまま中心周波数f0を
ｋ倍したいという場合には、式(1)〜(6)に示される
関係より、積分係数１／RCaおよび積分係数Ｒ／Lbを実 現しているSC積分器のスイツチトキヤパシタの
容量値をK2倍することにより要求が満たされる。
す。同図ａは負の積分係数を有するSC積分器で
あり、同図ｂは正の積分係数を有するSC積分器
である。同図において、２０２及び２１２は、そ
の容量値を外部からの制御により変え得るスイツ
チトキヤパシタを示す。２０２，２１２の容量値
をCAと表わす。第２図ａ，ｂで、その他の記号
１０１，１０３〜１０８，１１１，１１３〜１２
０は、第１図ａ，ｂの同一記号のものと同じもの
を表わす。SCFを構成している各SC積分器のス
イツチトキヤパシタの容量値CAを外部からの制
御によつて変えることにより、式(5)、(6)よりわか
るように、原LCラダーフイルタのインダクタ値
Ｌ及びキヤパシタ値Ｃを独立に変えるのと等価の
操作を施すことができる。この操作により、帯域
幅や中心周波数及び通過域リツプル等のフイルタ
特性を任意に設定することが可能である。例え
ば、帯域幅fbを一定に保つたまま中心周波数f0を
ｋ倍したいという場合には、式(1)〜(6)に示される
関係より、積分係数１／RCaおよび積分係数Ｒ／Lbを実 現しているSC積分器のスイツチトキヤパシタの
容量値をK2倍することにより要求が満たされる。
なお、第１図ａ，ｂに示すSC積分器において、
スイツチトキヤパシタ１０２，１１２の容量値、
即ちCAは固定とし、帰還容量の容量値、即ちCB
を変えることによつても、該SC積分器の積分係
数を変えることはできる。しかしながら、この方
法によると、該SC積分器を構成している演算増
幅器が多入力として用いられている場合、即ち前
記スイツチトキヤパシタ１０２又は１１２以外の
キヤパシタが同時に前記演算増幅器の反転入力端
子に接続されている場合には、変える必要のない
積分係数をも変えてしまう結果となり、好ましく
ない。次に、MOSICで形成されたSCFにおいて、
外部からの制御によつて容量値を変え得る可変ス
イツチトキヤパシタ（第２図における２０２及び
２１２）を構成する方法を述べる。
スイツチトキヤパシタ１０２，１１２の容量値、
即ちCAは固定とし、帰還容量の容量値、即ちCB
を変えることによつても、該SC積分器の積分係
数を変えることはできる。しかしながら、この方
法によると、該SC積分器を構成している演算増
幅器が多入力として用いられている場合、即ち前
記スイツチトキヤパシタ１０２又は１１２以外の
キヤパシタが同時に前記演算増幅器の反転入力端
子に接続されている場合には、変える必要のない
積分係数をも変えてしまう結果となり、好ましく
ない。次に、MOSICで形成されたSCFにおいて、
外部からの制御によつて容量値を変え得る可変ス
イツチトキヤパシタ（第２図における２０２及び
２１２）を構成する方法を述べる。
前記可変スイツチトキヤパシタの構成例を第３
図ａに示す。同図において、３０１，３０２，３
０３，３０４は、集積化されたキヤパシタ、３０
５，３０６，３０７，３０８はMOSFET、３０
９はデコーダ、３１０，３１１はICの外部入力
端子である。キヤパシタ３０１，３０４は、それ
ぞれ所望の積分係数を与えるべき容量値をもつて
おり、外部入力端子３１０，３１１に外部から入
力される信号に応じて、３０１〜３０４のうちい
ずれか１個が選択される。デコーダ３０９の一構
成例を第３図ｂに示す。同図において、３２１，
３２２は外部入力端子、３２３は負電源端子、３
２４，３２５はインバータ、３２６乃至３３３は
ＮチヤネルMOSFET、３３４乃至３３７は集積
化された抵抗、３３８は正電源端子、３３９乃至
３４２はデコーダ出力端子である。ここで、抵抗
３３４乃至３３７は、MOSFET３２６乃至３３
３のオン抵抗に比べて十分に大きな抵抗値をもつ
ており、プルアツプ抵抗の役割を果たす。可変ス
イツチトキヤパシタは、第３図ａに示す構成の代
わりに、デコーダを用いることなしに、第３図ｃ
に示すごとく構成してもよい。第３図ｃにおい
て、３５１乃至３５４は集積化された抵抗、３５
５は正電源端子、３５６乃至３５９は外部入力端
子である。３０１乃至３０４，３０５乃至３０８
は、第３図ａの同一記号のものと同じものを示
す。第３図ｃに示す例の場合、３０５乃至３０８
はＰチヤネルMOSFETで構成され、３５１乃至
３５４はプルアツプ抵抗を成す。
図ａに示す。同図において、３０１，３０２，３
０３，３０４は、集積化されたキヤパシタ、３０
５，３０６，３０７，３０８はMOSFET、３０
９はデコーダ、３１０，３１１はICの外部入力
端子である。キヤパシタ３０１，３０４は、それ
ぞれ所望の積分係数を与えるべき容量値をもつて
おり、外部入力端子３１０，３１１に外部から入
力される信号に応じて、３０１〜３０４のうちい
ずれか１個が選択される。デコーダ３０９の一構
成例を第３図ｂに示す。同図において、３２１，
３２２は外部入力端子、３２３は負電源端子、３
２４，３２５はインバータ、３２６乃至３３３は
ＮチヤネルMOSFET、３３４乃至３３７は集積
化された抵抗、３３８は正電源端子、３３９乃至
３４２はデコーダ出力端子である。ここで、抵抗
３３４乃至３３７は、MOSFET３２６乃至３３
３のオン抵抗に比べて十分に大きな抵抗値をもつ
ており、プルアツプ抵抗の役割を果たす。可変ス
イツチトキヤパシタは、第３図ａに示す構成の代
わりに、デコーダを用いることなしに、第３図ｃ
に示すごとく構成してもよい。第３図ｃにおい
て、３５１乃至３５４は集積化された抵抗、３５
５は正電源端子、３５６乃至３５９は外部入力端
子である。３０１乃至３０４，３０５乃至３０８
は、第３図ａの同一記号のものと同じものを示
す。第３図ｃに示す例の場合、３０５乃至３０８
はＰチヤネルMOSFETで構成され、３５１乃至
３５４はプルアツプ抵抗を成す。
以上述べたように、本発明は、SC積分器を構
成するスイツチトキヤパシタの容量値を制御によ
り変え得るように構成することにより、SCFのカ
ツトオフ周波数、帯域幅及び中心周波数、通過域
リツプル等を要求される値に変えられる効果を有
する。これにより得られるSCFは、可変フイルタ
としての自由度が大きく、通信システムへの広い
応用が期待できる。
成するスイツチトキヤパシタの容量値を制御によ
り変え得るように構成することにより、SCFのカ
ツトオフ周波数、帯域幅及び中心周波数、通過域
リツプル等を要求される値に変えられる効果を有
する。これにより得られるSCFは、可変フイルタ
としての自由度が大きく、通信システムへの広い
応用が期待できる。
第１図ａ，ｂは、従来用いられているSC積分
器。第２図ａ，ｂは、本発明による可変SC積分
器。第３図ａ，ｃは、本発明による可変スイツチ
トキヤパシタの構成例。第３図ｂは、第３図ａの
可変スイツチトキヤパシタの構成に用いられるデ
コーダの一構成例。
器。第２図ａ，ｂは、本発明による可変SC積分
器。第３図ａ，ｃは、本発明による可変スイツチ
トキヤパシタの構成例。第３図ｂは、第３図ａの
可変スイツチトキヤパシタの構成に用いられるデ
コーダの一構成例。
Claims (1)
- １ スイツチト・キヤパシタ積分器を用いて構成
されたリープフロツグ型のスイツチト・キヤパシ
タ・フイルタにおいて、前記スイツチト・キヤパ
シタ積分器は少なくとも、第１の入力端子を接地
した演算増幅器と、入力信号をクロツク信号によ
りサンプリングして蓄えた電荷を前記演算増幅器
の第２の入力端子に印加するスイツチト・キヤパ
シタと、前記演算増幅器の出力端子と前記第２の
入力端子との間に接続される帰還容量とを具備
し、前記スイツチト・キヤパシタは互いに並列な
複数のキヤパシタより成り、該スイツチト・キヤ
パシタの容量値を可変とするために任意の前記キ
ヤパシタを選択する選択手段を有することを特徴
とするスイツチト・キヤパシタ・フイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16407280A JPS5787618A (en) | 1980-11-21 | 1980-11-21 | Switched capacitor filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16407280A JPS5787618A (en) | 1980-11-21 | 1980-11-21 | Switched capacitor filter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5787618A JPS5787618A (en) | 1982-06-01 |
| JPS637488B2 true JPS637488B2 (ja) | 1988-02-17 |
Family
ID=15786241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16407280A Granted JPS5787618A (en) | 1980-11-21 | 1980-11-21 | Switched capacitor filter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5787618A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5840909A (ja) * | 1981-09-03 | 1983-03-10 | Fujitsu Ten Ltd | 利得制御回路 |
| JPS59132218A (ja) * | 1983-01-19 | 1984-07-30 | Oki Electric Ind Co Ltd | スイツチト・キヤパシタ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4982250A (ja) * | 1972-12-11 | 1974-08-08 | ||
| JPS553291A (en) * | 1978-04-03 | 1980-01-11 | Northern Telecom Ltd | Integrator and secondary order filter |
-
1980
- 1980-11-21 JP JP16407280A patent/JPS5787618A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4982250A (ja) * | 1972-12-11 | 1974-08-08 | ||
| JPS553291A (en) * | 1978-04-03 | 1980-01-11 | Northern Telecom Ltd | Integrator and secondary order filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5787618A (en) | 1982-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Temes et al. | Switched-capacitor filter design using the bilinear z-transform | |
| US4498063A (en) | Switched capacitor filter having a reduced capacitance | |
| US4338571A (en) | Low sensitivity switched-capacitor ladder filter using monolithic MOS chip | |
| US4405899A (en) | High pass filter and method of making same | |
| US4785250A (en) | Electrical component simulator | |
| CA1233890A (en) | Decimating filter | |
| US4988952A (en) | High Q switched capacitor filter having internal thin-film resistors | |
| JPS637488B2 (ja) | ||
| US4001735A (en) | Single amplifier immittance network | |
| Sagbas et al. | Voltage-mode three-input single-output multifunction filters employing minimum number of components | |
| CA1149478A (en) | Bandstop filters | |
| JPS6362133B2 (ja) | ||
| US4920325A (en) | Integrated active electronic switched capacitor filter having extremely low sensitivity to variations of the components | |
| JP2664675B2 (ja) | バンドパスフイルタ | |
| CA1162995A (en) | Switched capacitor bilinear resistors | |
| US4423394A (en) | Multiple pole bandpass filter having monolithic crystal elements | |
| JPH0758883B2 (ja) | 第二種フイルタ回路 | |
| Pereira et al. | Optimum design and implementation of IIR SC filters using small-order FIR cells | |
| Petraglia et al. | A switched-capacitor filter having very low sensitivity to capacitance ratio errors and to finite amplifier gains | |
| JPS639683B2 (ja) | ||
| JP2539301B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Dumawipata et al. | Cascadable current-mode multifunction filter with two inputs and three outputs using CDTAs | |
| Hsu et al. | Structural generation of current-mode filters using tunable multiple-output OTAs and grounded capacitors | |
| Martins et al. | Infinite impulse response Switched-Capacitor interpolators with optimum implementation | |
| JPH10327036A (ja) | Ｄ／ａ変換器用出力回路 |