JPS60103714A - 自動等化器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、ディソタル伝送において伝送線路の状況に適
応して自動的に線路等化を行う自動等化器に関するもの
である。

（従来技術） ディジタル有線伝送全行う場合、伝送線路の種類、長さ
等により異なる伝送線路の特性を可変機能を有する自動
等化器によシ等化する必要がある。

従来、この種の自動等化器としては第１図に示す構成の
ものが多用されている。第１図において、１は等化量入
力端子、２は遅延回路、３は乗算回路、４は加算回路、
５は等化器出力端子、６はテ゛−タ識別判定回路、７ｄ
−識別データ出力端子、８は電圧重み制御回路であり、
Ｗｏ　＋　ＷＨ＋　Ｗ２　１・・・、　ｗＭは電圧重み
である。伝送線路を通り歪を生じた信号は、０からＭ個
の遅延回路２を通り、それぞれ電圧重みＷ。ｒ　Ｗ　１
　＋　Ｗ　２　＋・・・、　ｗＭを乗算された後加え合
わされる。このとき、電圧重み制御回路８で等化器出力
における符号量干渉が最小となるように電圧重みＷ　Ｏ
＋　Ｗ　Ｉ　ｒ　Ｗ　２　＋・・・。

ＷＭ　ｆ制御することによシ等化が行われる。

しかし、第１図に示すような回路を用いて加入者線路の
ような比較的損失の大きい伝送線路の特性を等化する場
合、必要な次数Ｍすなわち遅延回路２の数が太きくなシ
９．その結果、回路規模が犬きくなり消費電力の増加や
ＬＳＩ化時のチップ面積の増加を招くという欠点があっ
た。

（発明の目的） 本発明は、これらの欠点を除去するため、加入者線路の
伝送特性によく整合した伝送関数を有し、低次数の簡単
な構成で十分々等化性能を得る自動等化器全実現するも
のである。

（発明の構成） 本発明の構成は、一つまたは複数の指数関数的インパル
ス応答を有する回路と該回路出力に電圧重みを乗じ振幅
を変化させる乗算回路とからなる回路網と、前記一つま
たは複数の回路網の各出力と自動等化器の入力を加算す
る加算回路あるいは前記複数の回路網の各出力のみを加
算する加算回路より構成され、符号１渉が小さくなるよ
うに前記各指数関数的イン・々ルス応答を有する回路の
時定数に関する量および前記各電圧重みを制御すること
を特徴とする自動等化器である。

以下本発明の実施例を図にしたがって詳細に説明する。

（実施例） 第２図は本発明の自動等化器の第１の実施例である。第
２図において、９１＋９２＋・・・＋９Ｍはそれぞ一β
Ｉｔ　−β２ｔ１．　嘱す れインパルス応答βＩｅ　Ｉβ２°　＋　、１βＭｅを
有する回路、１０．．１０□、・・、１０Ｍは該各回路
の出力端子、１１は回路９１＋９２＋・・・＋９Ｍの時
定数の逆数βｌ、β２．・・・、βＭおよび電圧重みＷ
ｌ、ｗ２＋・・、　ｗＭｆｆ制御する制御回路であり、
その他の記号は第１図におけるそれと同一の記号と同義
である。

伝送線路全通シ歪を生じた信号は、それぞれ指数関数的
インパルス応答を有する回路９□、９２．・・。

９Ｍを通シ電圧重みｗＩｒｗ、・・、ｗＭを乗算された
信号と加え合される。このとき、制御回路１ノで等化器
出力における符号量干渉が最小となるように回路９Ｌｒ
９２＋・・・＋９Ｍの時定数の逆数β１．β２゜・・・
、βＭおよび電圧重みＷ、、Ｗ２．・・・、ｗＭを制御
することによ９等化が行われる。

第３図に、指数関数的インパルス応答を有する回路９１
の構成方法を示す。第３図において、Ｒ１は抵抗、Ｃ１
は静電容量であシ、他の記号は第１図。

第２図におけるそれと同一の記号と同義である。

第３図は、代表として１段目の回路９１について示して
いるが、他の回路９！、９□、・・・＋　９４−１　＋
　９□＋１゜・・・＋　９Ｍについても同様である。第
３図の回路のインパルス応答は、 であるから、 とすることにより、第３図の回路は回路９、と等価であ
ることがわかる。制御回路１１で回路９１の時定数の逆
数β１を制御するため、回路９□はβ１を変えられるよ
う、すなわち、第３図の回路のＣＲ時定数を変えられる
よう構成する必要がある。第４図に、このことを考慮し
た回路９□の具体的構成例を示す。第４図において、１
２はスイッチ、Ｒ１□ｌＲｉ□、・・・ｒ　Ｒ１Ｌｕ抵
抗、Ｃｉｌ　＋　Ｃ４２、・・Ｉ　ＣｉＬは静電容量で
あシ、他の記号は第１図、第２図、第３図におけるそれ
と同一の記号と同義である。また、第４図は、代表とし
て１段目の回路９□について示しているが、他の回路９
１゜９２、・・・＋９ｉ−ｔ＋４７□＋１．・・、　９
Ｍについても同様である。第４図（ａ）　、　（ｂ）は
非線形素子を用いる例であり、第４図（ｃ）はあらかじ
め複数の異なった時定数を有する第３図の形の回路を用
意しておきそれをスイッチ１２で切シ替える例であり、
第４図（ｄ）　、　（、）はそれぞれ複数の抵抗、静電
容量を用意しておき接続方法をスイッチ１２で切り替え
る例である。

回路９１，９２．・・・２ｇＭの時定数の逆数β１．β
２゜・・・、βＭおよび電圧重みＷ、　、Ｗ２．・２ｗ
Ｍの制御アルゴリズムとしては、最大傾斜アルゴリズム
がよく用いられる。次に、これを説明する。

等化器入力信号１　、（１）、各回路９１　＋　９２　
＋　”’　＋　９Ｍの出力信号′ｆ：ｑ＋（ｔ）　、　
ｑ２（Ｌ）　＋・・・ｔｑｕ（ｔ）　とすれば、等什器
出力信号ｙ（ｔ）は、 ｙ（ｔ）−Ｘ（ｔ）十ΣＷ１・ｑｔ（Ｌ）　（３）】＝
１ と表せる。ここで、 である。通常、符号量干渉を評価する量としては、デー
タ識別判定時点における二乗誤差がよく用いられる。デ
ータ識別判定時点ｋｎＴ：ｎ−・・・、−２゜−１，０
，ｉ、２．・・・とすれば、符号量干渉は、Ｅ−Σ　（
ｙ（ｎＴ）　ｇ（ｎＴ））２（５）−−００ と表せる。ここで、ｇ（ｔ）は識別デー４４６号、すな
わち、送信データ信号の推定量全表している。最大傾斜
アルゴリズムでは、評価量Ｅの小さくなる方向へその変
数に対する測微係数に比例した量だけ変数を動かす。

まず、電圧重みＷ、　、Ｗ２．・・・、ｗＭに対しては
、δＥ　ω 〒＝ｎ見ｚ−（ｙ（ｎＴ）−ｇ（ｎＴ）　）・ｑｌ（ｔ
）＝Σ２・ｅ（ｎＴ）ｑ４（ｎＴ）　（６）ｎ−一■ となる・但し１Ｗｉ（ｖ））ｊ：　Ｖ回目の重み更新後
の電圧重みＷｌの値を表している。オた、ΔＷは電圧重
み更新係数であり、アルゴリズムが収束するためには十
分小さく選ぶ必要がある。また、ｅ（ｔ）は誤差信号で
あり、 ｅ（ｔ）　＝　ｙ（ｔ）　−ｇ（ｔ）　（８）と定義し
ている。

一方、回路９１，９２．・・・＋９Ｍの時定数の逆数β
１゜β２．・、βＭに対しては、 となる。ここで、 である。したがって、最大傾斜アルゴリズムは、Ｗｌ　
″ β・０“゛）−β・（“）−Δβ・２−。シ（・Ｔ）・
（ｑ・（・Ｔ）ゴｉ（ｎ路、数である。Δβもまたアル
ゴリズムが収束するためには十分小さく選ぶ必要がある
。

第５図は制御回路１）の具体的構成例を示すものである
。第５図において、１３は等化器構成部分、１４はデー
タ識別点における値を加算する累積加算回路、１５はβ
１．β２．・・・、βＭおよびＷ１＋　Ｗ２　＋・・・
　、ｗＭを更新する周期Ｔ。の遅延時間をもつ遅延回路
、１６は逆数計算回路、β１．β２．・・・、βＭは回
路９１＋９２＋・・・＋９Ｍのそれぞれ時定数の逆数、
ΔＷは電圧重みＷ１１Ｗ２１・・・、ｗＭの更新係数、
Δβは時定数の逆数β１．β２．・・、βＭの更新係数
であり、他の記号は第１図、第２図におけるそれと同一
の記号と同義である。まず、電圧重みＷｔ、Ｗ２．・・
・、ｗＭに関しては、第５図は式（７）を機能ブロック
でその−ｉｔ実現したものであるが、式（７）のｎに対
する累積加算は一ωからＣＩＯまで行うことは現実的に
は不可能であるため、累積加算回路１４では重み更新周
期Ｔ。内のＴ。７１個の信号サンプル値に対してのみ加
算することになる。ここで、データ識別周期をＴと仮定
している。一方、回路９１＋９２＋・・・、９Ｍの時定
数の逆数βｌ、β２．　、βＭに関しては、まず信号γ
、（１）　、γｚ（ｔ）　、・・・、γＭ（１）を作る
必要がある。信号γ１（Ｌ）は、弐００）に示される如
く、インパルス応答β１２・ｌｅ−β１ｔを与える回路
へ等化器入力信号ｘ（ｔ）を入力したときの出力信号で
与えられる。インパルス応答β１２・ｔ−ｅ−β１ｔを
与える回路の周波数応答は、これをフーリエ変換して、
βｉ２／（ｊω＋βｌ）２である。

一方、インパルス応答βｌ・ｅ−βｉｌｌ与える回路９
１の周波数応答はβ１／（Ｊω十β１）であるから、信
号γ１（Ｌ）は回路９１を二段縦続接続した回路へ等右
詰大力信号ｘ（ｔ）　ｋ入力したときの出力信号として
作ることができる。すなわち、信号γ、（１）は、回路
９Ｉへ端子１θｉからの出力信号ｑ　＋（ｔＪ　＜入力
したときの出力信号となる。以上の如くして信号γ１（
Ｌ）が得られたため、電圧重みＷｌのときと同様にして
、第５図に示す如く・弐αつのアルゴリズムを実現する
ことができる。但し、この場合、電圧重みＷｌのときと
較べてさらにＷｌの乗算とβｌの除算回路が必要である
。

第５図ではこ算を逆数計算回路１６と乗算回路３を用い
て逆数を乗する操作として実現している。

なお・第５図は機能ブロックとして表現しているため用
いていないが、回路９１ｒ９２＋・・・＋９Ｍを第３図
、第４図に示すようなＲＣ回路で実現する場合、端子”
１ｒ１０２．・・、ＩＯＭの前の回路９１＋　９２１・
・・＋９Ｍと後の回路９Ｌ　＋　９２　＋・・・＋９Ｍ
の間の相互干渉による影響を除くため、端子１０１ｒ　
ｌ　Ｏ２＋・・・。

１０Ｍの後にそれぞれバッファ回路が必要である。

第６図は、本発明の自動等右詰のシミュレーション結果
である。第６図は孤立波応答を示しておシ、点線は等右
詰入力信号、実線は等右詰出力信号を表している。また
、縦軸は効果を見易くするためピーク値で規格化してお
シ、横軸はデータ識別周期Ｔで規格化している。シミュ
レーション条件は、第１表のとおりである。

第　１　表 第６図よシ、本発明の自動等化器を用いれば、Ｍ＝１と
いう小さい次数のときでさえ、大きな損失を与え孤立波
応答が長く尾を引くような加入者線路に対しても、良好
な等化性能を得ることができることがわかる。これは、
加入者線路のインパルス応答が指数関数的性質を強く有
してお′シ、このため、本発明の自動等化器は加入者線
路とよく整合するためと考えられる。したがって、本発
明の自動等化器を用いれば、次数が小さくてすむため回
路規模を小さくすることが可能であシ、消費電力の低減
、ＬＳＩ化時のチップ面積の縮小を計ることがで′きる
利点がある。

第７図は本発明の自動等化器の第２の実施例を表してい
る。記号は第１図、第２図におけるそれと同一の記号と
同義である。第７図に示す自動等化器は、第２図に示す
自動等化器において等止器入力端子ｌから加算回路４へ
直接信号が流れる直接経路を取シ除いたものである。こ
の場合においても、Ｂｌ＞Ｂ２＞・・＞ＢＭと仮定する
とき最も大きい時定数の逆数βｘｆ：もつ回路９１ヲ含
む経路があたかも直接経路の如くふるまうことにより、
第２図の自動等化器と同様の効果を得ることができる。

この場合、制御回路１１には何ら影響を及ぼさず、第５
図の構成をそのまま用いることができる。

（発明の効果） 本発明は、１つあるいは複数の指数関数的イン・やルス
応答を有する回路の線形和で構成した自動等化器であシ
、加入者線路との整合性が良く、小さな次数で良好な等
化特性を得ることができるため、回路規模の小型化、低
消費電力化、ＬＳＩ化時のチップ面積の低減を計ること
ができるという利点がある。

【図面の簡単な説明】

第１図は従来多用されている自動等化器の構成図、第２
図は本発明の自動等化器の第１の実施例の構成図、第３
図は指数関数的インパルス応答を有する回路の構成方法
を示す図、第４図は指数関数的インパルス応答を有する
回路の具体的構成図、第５図は制御回路の具体的構成図
、第６図は本発明の自動等化器の効果を表すシミュレー
ション結果の図、第７図は本発明の自動等化器の第２の
実施例の構成図である。 １・・・等止器入力端子、２・・・遅延回路、３・・・
乗算回路、４・・・加算回路、５・・・等右詰出力端子
、６・・・データ識別判定回路、７・・・識別データ出
力端子・８・・・電圧重み制御回路、９１．９２．・・
＋９Ｍ・・それぞ−βｔ　−β２す れ指数関数的インパルス応答βＩＱ　１　、β２ｅ　ｒ
・・・、βｙｅ−陥を有する回路、１０＋　＋　１０２
＋・・＋　１０Ｍ・・・出力端子、１１・・・制御回路
、１２・・・スイッチ、１３・・・等右詰構成部分、１
４・・・累積加算回路、１５・・・遅延回路、１６・・
・逆数計算回路、Ｗ６　ＨＷＨ＋Ｗ２．・・・＋　ＷＭ
・・・電圧重み、β１．β２．・・・、βＭ・・・指数
関数的インパルス応答の時定数の逆数、ｑｌ＋ｑ２＋・
・＋ｑＭ・・・信号、Ｒ１＋　Ｒｉｉ　ｒ　Ｒｉｚ　ｒ
・・・＋Ｒ４Ｌ・・・抵抗、Ｃｉ　＋　ＣＩ　＋　ＣＩ
□、・・・ＩＣ１Ｌ・・・静電容量、ΔＷ・・・電圧重
み更新係数、Δβ・・・電圧重みの逆数の更新係数、Ｔ
ｏ・・・更新周期。 特許出願人　沖電気工業株式会社 第１図 第３図 第４図 ＋（１１ｆｔ＋１ ”’Ｉ　ＩＣ１２Ｌ：：Ｉ“

Claims (1)

【特許請求の範囲】
1. 一つまたは複数の指数関数的インパルス応答を有する回
   路と該回路出方に電圧重みを乗じ振幅を変化させる乗算
   回路とからなる回路網と、前記一つまたは複数の回路網
   の各出方と自動等化器の入力を加算する加算回路あるい
   は前記複数の回路網の各出力のみを加算する加算回路に
   ょシ構成され、符号間）が小さくなるように前記各指数
   関数的イン・ぞルス応答を有する回路の時定数に関する
   量および前記各電圧重みを制御することを特徴とする自
   動等化器。