JPH077376A - 有極型リ−プフロッグ・フィルタ - Google Patents
有極型リ−プフロッグ・フィルタInfo
- Publication number
- JPH077376A JPH077376A JP3103513A JP10351391A JPH077376A JP H077376 A JPH077376 A JP H077376A JP 3103513 A JP3103513 A JP 3103513A JP 10351391 A JP10351391 A JP 10351391A JP H077376 A JPH077376 A JP H077376A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- differentiator
- circuit
- polar
- integrator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0444—Simulation of ladder networks
- H03H11/045—Leapfrog structures
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】有極フィルタを半導体集積回路化できるように
すること。 【構成】入出力端子を有する演算増幅器と、この演算増
幅器に負帰還をかける第１のコンデンサと第１の可変コ
ンダクタンス増幅器からなる第１の積分器とで構成され
た微分器と、前記第１の積分器に負帰還をかける第２の
コンデンサと第２の可変コンダクタンス増幅器からなる
第２の積分器とで構成された有極回路網を少なくとも１
つ具備している。また入力段および出力段にそれぞれ微
分器が設けられ、上記有極回路網を２つ以上具備してい
る場合には、それらの有極回路網間に微分器が設けられ
ている。この場合、これら全ての回路の合計個数が奇数
でありかつ前記フイルタの次数に等しく選定されてお
り、かつ各隣接回路がそれらの間にリ−プフロッグ型負
帰還が施されるように接続されて有極型リ−プフロッグ
・フィルタが構成される。
すること。 【構成】入出力端子を有する演算増幅器と、この演算増
幅器に負帰還をかける第１のコンデンサと第１の可変コ
ンダクタンス増幅器からなる第１の積分器とで構成され
た微分器と、前記第１の積分器に負帰還をかける第２の
コンデンサと第２の可変コンダクタンス増幅器からなる
第２の積分器とで構成された有極回路網を少なくとも１
つ具備している。また入力段および出力段にそれぞれ微
分器が設けられ、上記有極回路網を２つ以上具備してい
る場合には、それらの有極回路網間に微分器が設けられ
ている。この場合、これら全ての回路の合計個数が奇数
でありかつ前記フイルタの次数に等しく選定されてお
り、かつ各隣接回路がそれらの間にリ−プフロッグ型負
帰還が施されるように接続されて有極型リ−プフロッグ
・フィルタが構成される。
Description
【０００１】
【産業上の利用分野】本発明はアクティブフィルタとし
て構成し得る有極型リ−プフロッグ・フィルタに関し、
特に奇数次ハイパスフィルタとして構成された有極型リ
−プフロッグ・フィルタに関するものである。
て構成し得る有極型リ−プフロッグ・フィルタに関し、
特に奇数次ハイパスフィルタとして構成された有極型リ
−プフロッグ・フィルタに関するものである。
【０００２】
【従来技術】従来、図４Ａおよび図７Ａにそれぞれ示さ
れているようなパッシブフィルタが広く用いられている
が、周辺回路の半導体集積回路化に伴い、このようなパ
ッシブフィルタに代えて、いわゆるアクティブフィルタ
が用いられるようになってきている。一般に、アクティ
ブフィルタは、各構成要素が抵抗およびコンデンサと演
算増幅器で構成されており、これらの演算増幅器を組合
せて、サレンキ−回路、バイカッド回路あるいはＦＤＮ
Ｒ(Frequency-Dependent Negative Resistance）フィル
タを構成して、アクティブフィルタを形成するか、これ
らの回路を単位として所定のフィルタを形成している。
フィルタ特性を変えたい場合には、バイカッド回路等で
は、抵抗やコンデンサの定数を変えることによって調整
しなければならない。また、ＦＤＮＲフィルタは、通常
数段に接続されており、フィルタ特性を調整するには、
それに使用される素子の定数をすべて変えなければなら
ず、ＦＤＮＲフィルタでは、フィルタ特性を調整するこ
とは困難である。また、他のフィルタ回路でも、フィル
タ特性を可変型とする場合には、可変抵抗器が用いられ
ているものもあり、混成集積回路として構成せざるを得
ない。あるいはまた、所定の抵抗値のチップ部品を予め
選択してプリント基板に実装しなければならないため、
形状が大きくなる欠点がある。勿論、これらのアクティ
ブフィルタは、演算増幅器、抵抗およびコンデンサで形
成されており、半導体集積回路化が図られているが、可
変抵抗器を必要とするものや、チップ部品を選択してフ
ィルタ特性を調整するのもにあっては、上述のようにプ
リント基板に実装して混成集積回路としてフィルタを構
成しなければならないので、モノリシック集積回路化を
図ることができないという難点がある。
れているようなパッシブフィルタが広く用いられている
が、周辺回路の半導体集積回路化に伴い、このようなパ
ッシブフィルタに代えて、いわゆるアクティブフィルタ
が用いられるようになってきている。一般に、アクティ
ブフィルタは、各構成要素が抵抗およびコンデンサと演
算増幅器で構成されており、これらの演算増幅器を組合
せて、サレンキ−回路、バイカッド回路あるいはＦＤＮ
Ｒ(Frequency-Dependent Negative Resistance）フィル
タを構成して、アクティブフィルタを形成するか、これ
らの回路を単位として所定のフィルタを形成している。
フィルタ特性を変えたい場合には、バイカッド回路等で
は、抵抗やコンデンサの定数を変えることによって調整
しなければならない。また、ＦＤＮＲフィルタは、通常
数段に接続されており、フィルタ特性を調整するには、
それに使用される素子の定数をすべて変えなければなら
ず、ＦＤＮＲフィルタでは、フィルタ特性を調整するこ
とは困難である。また、他のフィルタ回路でも、フィル
タ特性を可変型とする場合には、可変抵抗器が用いられ
ているものもあり、混成集積回路として構成せざるを得
ない。あるいはまた、所定の抵抗値のチップ部品を予め
選択してプリント基板に実装しなければならないため、
形状が大きくなる欠点がある。勿論、これらのアクティ
ブフィルタは、演算増幅器、抵抗およびコンデンサで形
成されており、半導体集積回路化が図られているが、可
変抵抗器を必要とするものや、チップ部品を選択してフ
ィルタ特性を調整するのもにあっては、上述のようにプ
リント基板に実装して混成集積回路としてフィルタを構
成しなければならないので、モノリシック集積回路化を
図ることができないという難点がある。
【０００３】
【本発明が解決しようとする課題】連立チエビシェフ型
のフィルタを形成する場合や所望のフィルタ特性を実現
し得るためには、フィルタが減衰極、所謂、有限周波数
に零点を有する有極型として構成される必要があるとと
もに、上述した従来提案されている構成でそれを実現し
ようとすると、部品点数が多く回路構成が複雑となった
り、あるいはバイカッド回路の場合のように偶数次の構
成はできても奇数次の構成が容易でないというよな問題
があった。また、プリント基板に多数の部品が実装され
た混成集積回路にあっては形状も大きく、フィルタ特性
の調整も困難なものが多い欠点がある。本発明は、リ−
プフロッグ・シミュレ−ション技法に着目し（1985年3
月25日株式会社産業報知センタ−発行「アナログフィル
タの設計」（M. E. VAN VALKENBURG著、柳沢健監訳・金
井元他訳を参照されたい）、この技法を用いて、このよ
うな問題を完全に克服した有極型のリ−プフロッグ・フ
ィルタを提供することを目的とする。
のフィルタを形成する場合や所望のフィルタ特性を実現
し得るためには、フィルタが減衰極、所謂、有限周波数
に零点を有する有極型として構成される必要があるとと
もに、上述した従来提案されている構成でそれを実現し
ようとすると、部品点数が多く回路構成が複雑となった
り、あるいはバイカッド回路の場合のように偶数次の構
成はできても奇数次の構成が容易でないというよな問題
があった。また、プリント基板に多数の部品が実装され
た混成集積回路にあっては形状も大きく、フィルタ特性
の調整も困難なものが多い欠点がある。本発明は、リ−
プフロッグ・シミュレ−ション技法に着目し（1985年3
月25日株式会社産業報知センタ−発行「アナログフィル
タの設計」（M. E. VAN VALKENBURG著、柳沢健監訳・金
井元他訳を参照されたい）、この技法を用いて、このよ
うな問題を完全に克服した有極型のリ−プフロッグ・フ
ィルタを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上述のよう
に、リ−プフロッグ・シミュレ−ション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平2-333166号に開示された発明を基礎とするものであ
る。図１は上記特許出願に係る発明の１つの実施例の回
路図、図２Ａ〜２Ｄは図１の有極回路網を形成する過程
について説明するためのブロック図、そして図３はこの
有極回路網の周波数特性を示す図である。これらの図に
示された事項は本発明においてその構成要素として用い
られる。従って、まずこれらの事項について図１〜３を
参照して説明する。
に、リ−プフロッグ・シミュレ−ション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平2-333166号に開示された発明を基礎とするものであ
る。図１は上記特許出願に係る発明の１つの実施例の回
路図、図２Ａ〜２Ｄは図１の有極回路網を形成する過程
について説明するためのブロック図、そして図３はこの
有極回路網の周波数特性を示す図である。これらの図に
示された事項は本発明においてその構成要素として用い
られる。従って、まずこれらの事項について図１〜３を
参照して説明する。
【０００５】図１において、入力端子１は、略無限大の
利得をもつ演算増幅器Ａ1の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ1の出
力端子は可変コンダクタンス増幅器Ａ2の正相入力端子
に接続され、その出力端子はコンデンサＣ1が接続され
て演算増幅器Ａ1の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ2は、コンデンサＣ1とによっ
て積分器１１を構成し、演算増幅器Ａ1は、積分器１１
によって負帰還が掛るようになされて、演算増幅器Ａ1
は、積分器１１とによって微分器１３を形成している。
また、可変コンダクタンス増幅器Ａ2の出力端子は、可
変コンダクタンス増幅器Ａ3の正相入力端子に接続さ
れ、可変コンダクタンス増幅器Ａ3の出力端子にコンデ
ンサＣ2が接続されるとともに、可変コンダクタンス増
幅器Ａ2の逆相入力端子に接続されている。可変コンダ
クタンス増幅器Ａ3とコンデンサＣ2とによって積分器１
２を形成している。可変コンダクタンス増幅器Ａ3の逆
相入力端子は接地されている。
利得をもつ演算増幅器Ａ1の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ1の出
力端子は可変コンダクタンス増幅器Ａ2の正相入力端子
に接続され、その出力端子はコンデンサＣ1が接続され
て演算増幅器Ａ1の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ2は、コンデンサＣ1とによっ
て積分器１１を構成し、演算増幅器Ａ1は、積分器１１
によって負帰還が掛るようになされて、演算増幅器Ａ1
は、積分器１１とによって微分器１３を形成している。
また、可変コンダクタンス増幅器Ａ2の出力端子は、可
変コンダクタンス増幅器Ａ3の正相入力端子に接続さ
れ、可変コンダクタンス増幅器Ａ3の出力端子にコンデ
ンサＣ2が接続されるとともに、可変コンダクタンス増
幅器Ａ2の逆相入力端子に接続されている。可変コンダ
クタンス増幅器Ａ3とコンデンサＣ2とによって積分器１
２を形成している。可変コンダクタンス増幅器Ａ3の逆
相入力端子は接地されている。
【０００６】以上の説明から分るように、図１の回路
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
（伝送零）を有するものである。このように、図１に示
された回路は減衰極を有する有極型の回路であるから、
本明細書では、便宜上、図１の回路を有極回路網と呼ぶ
ことにする。
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
（伝送零）を有するものである。このように、図１に示
された回路は減衰極を有する有極型の回路であるから、
本明細書では、便宜上、図１の回路を有極回路網と呼ぶ
ことにする。
【０００７】図１の有極回路網は、図３に示されている
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ1、Ａ2の夫々の相互コンダクタンスｇｍ1、ｇｍ2を設
定するべく動作電流を調整することによって減衰極の移
動ができる。例えば、積分器１２を形成する可変コンダ
クタンス増幅器Ａ3の動作電流を調整することで、周波
数ｆ0にあるＰ1をｆ1にあるＰ2に移動させることができ
る。また、積分器１１、１２を構成する可変コンダクタ
ンス増幅器Ａ2、Ａ3の動作電流を同時に同一方向に調整
することで、所定の周波数ｆ0で減衰極を移動させるこ
となく、減衰量のみを変動させることができる。
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ1、Ａ2の夫々の相互コンダクタンスｇｍ1、ｇｍ2を設
定するべく動作電流を調整することによって減衰極の移
動ができる。例えば、積分器１２を形成する可変コンダ
クタンス増幅器Ａ3の動作電流を調整することで、周波
数ｆ0にあるＰ1をｆ1にあるＰ2に移動させることができ
る。また、積分器１１、１２を構成する可変コンダクタ
ンス増幅器Ａ2、Ａ3の動作電流を同時に同一方向に調整
することで、所定の周波数ｆ0で減衰極を移動させるこ
となく、減衰量のみを変動させることができる。
【０００８】図２Ｄのブロック図は図１の有極回路網に
対応するもであり、従って図２Ｄのブロックから図１の
有極回路網が直接変換されて形成され得るもであること
について説明しておく。上述のように図１の有極回路網
は積分器１２と微分器１３とを組合せた負帰還回路であ
るから、伝達関数は積分器１２と微分器１３の伝達関数
を加算したものとなる。即ち、微分器の伝達関数をsC1/
gm1、積分器の伝達関数をgm2/sC2とすると、図１の伝達
関数は下記の数１のように表わされる。但し、V1は入力
電圧、V2は出力電圧、gm1、gm2は夫々可変コンダクタン
ス増幅器Ａ1、Ａ2の相互コンダクタンスである。
対応するもであり、従って図２Ｄのブロックから図１の
有極回路網が直接変換されて形成され得るもであること
について説明しておく。上述のように図１の有極回路網
は積分器１２と微分器１３とを組合せた負帰還回路であ
るから、伝達関数は積分器１２と微分器１３の伝達関数
を加算したものとなる。即ち、微分器の伝達関数をsC1/
gm1、積分器の伝達関数をgm2/sC2とすると、図１の伝達
関数は下記の数１のように表わされる。但し、V1は入力
電圧、V2は出力電圧、gm1、gm2は夫々可変コンダクタン
ス増幅器Ａ1、Ａ2の相互コンダクタンスである。
【数１】
【０００９】図２Ａは一般的な負帰還回路のブロック図
であって、加算器３とブロック４、５から構成されてい
る。図２Ｂは図２Ａのブロック４、５に対応するブロッ
ク７、８に、夫々所定の伝達関数を有する積分器を用い
て構成したブロック図を示している。また図２Ｃのブロ
ック１４は図２Ａのブロック４、５に対応するブロック
１０、１４に、夫々無限大の利得を有する演算増幅器と
所定の伝達関数を有するブロックで構成している。図２
Ｄは、図２Ｂと図２Ｃのブロック図から構成された上記
有極回路網のブロック図を示している。図２Ｄのブロッ
クから図１の有極回路網が直接変換によって得られる。
であって、加算器３とブロック４、５から構成されてい
る。図２Ｂは図２Ａのブロック４、５に対応するブロッ
ク７、８に、夫々所定の伝達関数を有する積分器を用い
て構成したブロック図を示している。また図２Ｃのブロ
ック１４は図２Ａのブロック４、５に対応するブロック
１０、１４に、夫々無限大の利得を有する演算増幅器と
所定の伝達関数を有するブロックで構成している。図２
Ｄは、図２Ｂと図２Ｃのブロック図から構成された上記
有極回路網のブロック図を示している。図２Ｄのブロッ
クから図１の有極回路網が直接変換によって得られる。
【００１０】ここで、数１の伝達関数を求めておく。図
２Ａの伝達関数は、基本帰還系と呼ばれる負帰還回路の
ブロックであるので、数２のように表わされる。但し、
αはブロック４の変数であり、βはブロック５の変数で
ある。
２Ａの伝達関数は、基本帰還系と呼ばれる負帰還回路の
ブロックであるので、数２のように表わされる。但し、
αはブロック４の変数であり、βはブロック５の変数で
ある。
【数２】
【００１１】従って、数２から図２Ａのブロック図の伝
達関数は、数３で表わされる。
達関数は、数３で表わされる。
【数３】
【００１２】図２Ａのブロック図において、ブロック
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
【数４】
【００１３】すると図２Ａのブロック図は、図２Ｂのよ
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
【数５】
【００１４】また、図２Ａのブロック図において、ブロ
ック４、５の変数α、βを数６のように置き換える。
ック４、５の変数α、βを数６のように置き換える。
【数６】
【００１５】そのブロック図は図２Ｃに示すようなブロ
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
【数７】
【００１６】即ち、数７の結果から図２Ｃのブロック図
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
【００１７】ここで、図２Ｃのブロック１４の伝達関数
は、[ 1/(sC1/gm1 + gm2/sC2)]であるので、そのブロッ
クは、数５で示した伝達関数と同じである。
は、[ 1/(sC1/gm1 + gm2/sC2)]であるので、そのブロッ
クは、数５で示した伝達関数と同じである。
【００１８】従って、図２Ｂと図２Ｃのブロック図を組
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
【００１９】本発明によれば、以上図１〜図３に関して
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器を
設けられ、前記有極回路網を２つ以上具備している場合
には、それらの有極回路網間にさらに他の微分器を設け
られ、これら全ての回路の合計個数が奇数でありかつ前
記フイルタの次数に等しく選定されており、各隣接回路
がそれら間にリ−プフロッグ型負帰還が施されるように
接続されている有極型リ−プフロッグ・フィルタが提供
される。
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器を
設けられ、前記有極回路網を２つ以上具備している場合
には、それらの有極回路網間にさらに他の微分器を設け
られ、これら全ての回路の合計個数が奇数でありかつ前
記フイルタの次数に等しく選定されており、各隣接回路
がそれら間にリ−プフロッグ型負帰還が施されるように
接続されている有極型リ−プフロッグ・フィルタが提供
される。
【００２０】
【実施例】図４Ａは従来から用いられている奇数次パッ
シブＨＰＦ（ハイパスフィルタ）であり、この場合には
終端抵抗は無い。なお、ｎは３以上の奇数である。図４
Ａのパッシブフィルタを冒頭で述べたリ−プフロッグ・
シミュレ−ション技法によってアクティブフィルタに変
換して得られた本発明の１つの実施例による有極型リ−
プフロッグ・フィルタが図６に示されている。
シブＨＰＦ（ハイパスフィルタ）であり、この場合には
終端抵抗は無い。なお、ｎは３以上の奇数である。図４
Ａのパッシブフィルタを冒頭で述べたリ−プフロッグ・
シミュレ−ション技法によってアクティブフィルタに変
換して得られた本発明の１つの実施例による有極型リ−
プフロッグ・フィルタが図６に示されている。
【００２１】以下において、図４Ａのパッシブフィルタ
と等価な図６のアクティブフィルタをリ−プフロッグの
手法を用いて設計する過程について説明する。
と等価な図６のアクティブフィルタをリ−プフロッグの
手法を用いて設計する過程について説明する。
【００２２】まず図４Ａのパッシブフィルタを構成する
抵抗、コンデンサおよびコイルをR'、C'およびL'とし、
抵抗を１に、遮断周波数ω0を1 rad/secにスケ−リング
した抵抗、コンデンサおよびコイルをR"、C"およびL"と
し、そしてコイルをコンデンサと同一視し、R"が１Ω、
遮断周波数がもとの値になるように再度、素子値および
周波数をスケ−リングする。スケ−リング後の抵抗、コ
ンデンサおよびコイルの素子値をそれぞれR'''、C'''お
よびL'''とすると、これらは数８で与えられる。
抵抗、コンデンサおよびコイルをR'、C'およびL'とし、
抵抗を１に、遮断周波数ω0を1 rad/secにスケ−リング
した抵抗、コンデンサおよびコイルをR"、C"およびL"と
し、そしてコイルをコンデンサと同一視し、R"が１Ω、
遮断周波数がもとの値になるように再度、素子値および
周波数をスケ−リングする。スケ−リング後の抵抗、コ
ンデンサおよびコイルの素子値をそれぞれR'''、C'''お
よびL'''とすると、これらは数８で与えられる。
【数８】
【００２３】図４Ｂのブロック図からアドミタンスＹと
インピ−ダンスＺは数９のように表される。
インピ−ダンスＺは数９のように表される。
【数９】
【００２４】図４Ｂにおいて、アドミタンスとインピ−
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
【数１０】
【００２５】ここで、冒頭で引用した「アナログフィル
タの設計」に開示されているリ−プフロッグ・シミュレ
−ション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフロ−に展開され得る。図５Ａにおいて、ブロックの
中の文字は数８の式に対応した伝達関数であり、丸い記
号は加算器を表している。
タの設計」に開示されているリ−プフロッグ・シミュレ
−ション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフロ−に展開され得る。図５Ａにおいて、ブロックの
中の文字は数８の式に対応した伝達関数であり、丸い記
号は加算器を表している。
【００２６】図５Ａの各ブロックに数１０の式を代入す
ると、図５Ｂとなる。ここで、上述したように図２Ｃを
図２Ｄに書換えることができることを想起して、その関
係を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換
えることができる。
ると、図５Ｂとなる。ここで、上述したように図２Ｃを
図２Ｄに書換えることができることを想起して、その関
係を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換
えることができる。
【００２７】さらにまた、上述した図２Ｄのブロックか
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２４は微分回路であり、ブロック２１、２３
は有極回路網である。この回路が図４Ａと等価な本発明
のこの実施例による奇数次の有極型リ−プフロッグ・フ
ィルタである。図６において、１２および１３で示され
ている回路は図１において１２および１３で示された積
分器および微分器に対応するものであり、従ってこれら
の積分器１２と微分回器１３よりなる回路２１、２３は
図１について上述した有極回路網に対応するものである
ことは容易に明らかであろう。また、図６において、Ｇ
1、Ｇi、Ｇnはそれぞれ可変コンダクタンス増幅器であ
ってそれらの端子にコンデサＬ1、ＬI、Ｌnが接続され
て積分回路を構成し、これらの積分回路は演算増幅器Ｅ
1、Ｅi、Ｅnとともに微分器２０、２２、２４を構成し
ている。これらの微分器は微分器１３に対応した微分器
であり、入力段の微分器２０のみが自己負帰還型に構成
されている。さらに、出力段の微分器２４から有極回路
網２３に、その有極回路網２３から前段の微分器２２
に、その微分器２２から前段の有極回路網２１に、そし
てその有極回路網２１から入力段の微分器２０にそれぞ
れリ−プフロッグ様式で負帰還が施されている。なお、
この場合、微分器と有極回路網の個数の和は奇数であり
かつこのフィルタの次数に等しく、点線で接続された有
極回路網２１と微分器２２の組合せを直列に追加するこ
とにより、高次の有極型リ−プフロッグ・フィルタを形
成することができる。
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２４は微分回路であり、ブロック２１、２３
は有極回路網である。この回路が図４Ａと等価な本発明
のこの実施例による奇数次の有極型リ−プフロッグ・フ
ィルタである。図６において、１２および１３で示され
ている回路は図１において１２および１３で示された積
分器および微分器に対応するものであり、従ってこれら
の積分器１２と微分回器１３よりなる回路２１、２３は
図１について上述した有極回路網に対応するものである
ことは容易に明らかであろう。また、図６において、Ｇ
1、Ｇi、Ｇnはそれぞれ可変コンダクタンス増幅器であ
ってそれらの端子にコンデサＬ1、ＬI、Ｌnが接続され
て積分回路を構成し、これらの積分回路は演算増幅器Ｅ
1、Ｅi、Ｅnとともに微分器２０、２２、２４を構成し
ている。これらの微分器は微分器１３に対応した微分器
であり、入力段の微分器２０のみが自己負帰還型に構成
されている。さらに、出力段の微分器２４から有極回路
網２３に、その有極回路網２３から前段の微分器２２
に、その微分器２２から前段の有極回路網２１に、そし
てその有極回路網２１から入力段の微分器２０にそれぞ
れリ−プフロッグ様式で負帰還が施されている。なお、
この場合、微分器と有極回路網の個数の和は奇数であり
かつこのフィルタの次数に等しく、点線で接続された有
極回路網２１と微分器２２の組合せを直列に追加するこ
とにより、高次の有極型リ−プフロッグ・フィルタを形
成することができる。
【００２８】図７Ａは従来から用いられている奇数次パ
ッシブＨＰＦ（ハイパスフィルタ）であり、この場合に
は終端抵抗が有る。すなわち、終端抵抗が有るという点
だけで図４Ａと相異しており、その他の点では全て同一
であり、図７Ａのパッシブフィルタを図４Ａの場合と同
様にリ−プフロッグ・シミュレ−ション技法によってア
クティブフィルタに変換して得られた本発明の他の実施
例による有極型リ−プフロッグ・フィルタが図９に示さ
れている回路である。
ッシブＨＰＦ（ハイパスフィルタ）であり、この場合に
は終端抵抗が有る。すなわち、終端抵抗が有るという点
だけで図４Ａと相異しており、その他の点では全て同一
であり、図７Ａのパッシブフィルタを図４Ａの場合と同
様にリ−プフロッグ・シミュレ−ション技法によってア
クティブフィルタに変換して得られた本発明の他の実施
例による有極型リ−プフロッグ・フィルタが図９に示さ
れている回路である。
【００２９】図７Ａに対しても図４Ａの場合と同様にス
ケ−リング行った後、フロ−ティング素子をアドミタン
スＹ、接地された素子をインピ−ダンスＺで表すと、図
７Ｂのようになる。この場合、アドミタンスとインピ−
ダンスは数１１のように表される。
ケ−リング行った後、フロ−ティング素子をアドミタン
スＹ、接地された素子をインピ−ダンスＺで表すと、図
７Ｂのようになる。この場合、アドミタンスとインピ−
ダンスは数１１のように表される。
【数１１】
【００３０】図７Ｂにおいて、アドミタンスとインピ−
ダンスを伝達関数とみなし得るので、伝達関数は数１２
で与えられる。
ダンスを伝達関数とみなし得るので、伝達関数は数１２
で与えられる。
【数１２】
【００３１】ここでも、冒頭で引用した「アナログフィ
ルタの設計」に開示されているリ−プフロッグ・シミュ
レ−ション技法に従って、図７Ｂは図８Ａのようなシグ
ナルフロ−に展開され得る。図８Ａにおいて、ブロック
の中の文字は数１２に対応した伝達関数である。丸い記
号は加算器を表している。
ルタの設計」に開示されているリ−プフロッグ・シミュ
レ−ション技法に従って、図７Ｂは図８Ａのようなシグ
ナルフロ−に展開され得る。図８Ａにおいて、ブロック
の中の文字は数１２に対応した伝達関数である。丸い記
号は加算器を表している。
【００３２】図８Ａの各ブロックに数１２の関係式を代
入すると、図８Ｂとなる。ここでも、上述したように図
２Ｃを図２Ｄに書換えることができることを想起して、
その関係を図８Ｂに入れ込むと、図８Ｂは図８Ｃのよう
に書換えることができる。図６に示された実施例の場合
と同様にして、図８Ｃは図９の回路に変換される。この
図９の回路が、図７Ａと等価な本発明の他の実施例によ
る奇数次ハイパスフィルタとして構成された有極型リ−
プフロッグ・フィルタである。図９の実施例は、図７Ａ
のフィルタが終端抵抗を有していたことに対応して出力
段の微分器２４が自己負帰還型に構成されている点にお
いてのみ、図６の実施例と相異してるにすぎない。それ
ぞれ
入すると、図８Ｂとなる。ここでも、上述したように図
２Ｃを図２Ｄに書換えることができることを想起して、
その関係を図８Ｂに入れ込むと、図８Ｂは図８Ｃのよう
に書換えることができる。図６に示された実施例の場合
と同様にして、図８Ｃは図９の回路に変換される。この
図９の回路が、図７Ａと等価な本発明の他の実施例によ
る奇数次ハイパスフィルタとして構成された有極型リ−
プフロッグ・フィルタである。図９の実施例は、図７Ａ
のフィルタが終端抵抗を有していたことに対応して出力
段の微分器２４が自己負帰還型に構成されている点にお
いてのみ、図６の実施例と相異してるにすぎない。それ
ぞれ
【００３３】図１０は図６および図９の有極型リ−プフ
ロッグ・フィルタの周波数特性の傾向を示す図であり、
積分器の可変コンダクタンス増幅器のトランジスタ差動
対に流されている作動電流を可変して、その増幅器のコ
ンダクタンスgmが例えば1、0.5および2mS（ジ−メンス
またはモ−）と可変されることによって、それぞれ
（イ）、（ロ）、（ハ）のように通過周波数帯域が変動
する。
ロッグ・フィルタの周波数特性の傾向を示す図であり、
積分器の可変コンダクタンス増幅器のトランジスタ差動
対に流されている作動電流を可変して、その増幅器のコ
ンダクタンスgmが例えば1、0.5および2mS（ジ−メンス
またはモ−）と可変されることによって、それぞれ
（イ）、（ロ）、（ハ）のように通過周波数帯域が変動
する。
【００３４】
【効果】本発明の有極型リ−プフロッグ・フィルタによ
れば、奇数次の連立チエビシェフ型アクティブ・フィル
タを極めて容易に形成できる極めて効果的なものであ
り、しかも、高次のフィルタを容易に形成し得る利点が
ある。また、このようなフィルタの構成要素が積分器に
よって負帰還を掛けられた微分器を主としており、半導
体集積回路化が極めて容易であり、従って、部品点数を
少なくすることが可能であり、かつ形状を小型化するこ
とができる。
れば、奇数次の連立チエビシェフ型アクティブ・フィル
タを極めて容易に形成できる極めて効果的なものであ
り、しかも、高次のフィルタを容易に形成し得る利点が
ある。また、このようなフィルタの構成要素が積分器に
よって負帰還を掛けられた微分器を主としており、半導
体集積回路化が極めて容易であり、従って、部品点数を
少なくすることが可能であり、かつ形状を小型化するこ
とができる。
【００３５】一方、本発明の有極型リ−プフロッグ・フ
ィルタは、主に可変コンダクタンス増幅器からなる積分
器によって構成されており、フィルタ特性は、これらの
可変コンダクタンス増幅器のトランジスタ差動対に供給
される電流を調整することによって、その内部抵抗が可
変されることにより、極めて容易に通過帯域幅の調整が
できる利点がある。
ィルタは、主に可変コンダクタンス増幅器からなる積分
器によって構成されており、フィルタ特性は、これらの
可変コンダクタンス増幅器のトランジスタ差動対に供給
される電流を調整することによって、その内部抵抗が可
変されることにより、極めて容易に通過帯域幅の調整が
できる利点がある。
【図１】本発明の有極型リ−プフロッグ・フィルタの構
成要素として使用される有極回路網の一例を示す回路
図。
成要素として使用される有極回路網の一例を示す回路
図。
【図２Ａ】図１を説明するためのブロック図である。
【図２Ｂ】図１を説明するためのブロック図である。
【図２Ｃ】図１を説明するためのブロック図である。
【図２Ｄ】図１を説明するためのブロック図である。
【図３】図１の有極回路網の周波数特性を示す図であ
る。
る。
【図４Ａ】奇数次のパッシブ・ハイパスフィルタの一例
を示す図である。
を示す図である。
【図４Ｂ】図４Ａをスケ−リングした後でアドミタンス
とインピ−ダンスで表した図である。
とインピ−ダンスで表した図である。
【図５Ａ】図４Ｂをリ−プフロッグ・シミュレ−ション
技法に従って展開したシグナルフロ−を示す図である。
技法に従って展開したシグナルフロ−を示す図である。
【図５Ｂ】図５Ａを書換えた図である。
【図５Ｃ】図５Ｂをさらに書換えた図である。
【図６】図４Ａのパッシブフィルタを変換して得られた
本発明による有極型リ−プフロッグ・フィルタの１つの
実施例を示す回路図である。
本発明による有極型リ−プフロッグ・フィルタの１つの
実施例を示す回路図である。
【図７Ａ】奇数次のパッシブ・ハイパスフィルタの他の
例を示す図である。
例を示す図である。
【図７Ｂ】図７Ａをスケ−リングした後でアドミタンス
とインピ−ダンスで表した図である。
とインピ−ダンスで表した図である。
【図８Ａ】図７Ｂをリ−プフロッグ・シミュレ−ション
技法に従って展開したシグナルフロ−を示す図である。
技法に従って展開したシグナルフロ−を示す図である。
【図８Ｂ】図８Ａを書換えた図である。
【図８Ｃ】図８Ｂをさらに書換えた図である。
【図９】図７Ａのパッシブフィルタを変換して得られた
本発明による有極型リ−プフロッグ・フィルタの他の実
施例を示す回路図である。
本発明による有極型リ−プフロッグ・フィルタの他の実
施例を示す回路図である。
【図１０】図６および図９に示された本発明の実施例の
周波数特性の傾向を示す図である。
周波数特性の傾向を示す図である。
１２ 積分器 １３ 微分器 ２１、２３ 有極回路網 ２０、２２、２４ 微分器
【手続補正書】
【提出日】平成３年５月２４日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項２
【補正方法】変更
【補正内容】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項３
【補正方法】変更
【補正内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来技術】従来、図４Ａおよび図７Ａにそれぞれ示さ
れているようなパッシブフィルタが広く用いられている
が、周辺回路の半導体集積回路化に伴い、このようなパ
ッシブフィルタに代えて、いわゆるアクティブフィルタ
が用いられるようになってきている。一般に、アクティ
ブフィルタは、各構成要素が抵抗およびコンデンサと演
算増幅器で構成されており、これらの演算増幅器を組合
せて、サレンキー回路、バイカッド回路あるいはＦＤＮ
Ｒ（Ｆｒｅｑｕｅｎｃｙ−ＤｅｐｅｎｄｅｎｔＮｅｇａ
ｔｉｖｅ Ｒｅｓｉｓｔａｎｃｅ）フィルタを構成し
て、アクティブフィルタを形成するか、これらの回路を
単位として所定のフィルタを形成している。フィルタ特
性を変えたい場合には、バイカッド回路等では、抵抗や
コンデンサの定数を変えることによって調整しなければ
ならない。また、ＦＤＮＲフィルタは、通常数段に接続
されており、フィルタ特性を調整するには、それに使用
される素子の定数をすべて変えなければならず、ＦＤＮ
Ｒフィルタでは、フィルタ特性を調整することは困難で
ある。また、他のフィルタ回路でも、フィルタ特性を可
変型とする場合には、可変抵抗器が用いられているもの
もあり、混成集積回路として構成せざるを得ない。ある
いはまた、所定の抵抗値のチップ部品を予め選択してプ
リント基板に実装しなければならないため、形状が大き
くなる欠点がある。勿論、これらのアクティブフィルタ
は、演算増幅器、抵抗およびコンデンサで形成されてお
り、半導体集積回路化が図られているが、可変抵抗器を
必要とするものや、チップ部品を選択してフィルタ特性
を調整するものにあっては、上述のようにプリント基板
に実装して混成集積回路としてフィルタを構成しなけれ
ばならないので、モノリシック集積回路化をることがで
きないという難点がある。
れているようなパッシブフィルタが広く用いられている
が、周辺回路の半導体集積回路化に伴い、このようなパ
ッシブフィルタに代えて、いわゆるアクティブフィルタ
が用いられるようになってきている。一般に、アクティ
ブフィルタは、各構成要素が抵抗およびコンデンサと演
算増幅器で構成されており、これらの演算増幅器を組合
せて、サレンキー回路、バイカッド回路あるいはＦＤＮ
Ｒ（Ｆｒｅｑｕｅｎｃｙ−ＤｅｐｅｎｄｅｎｔＮｅｇａ
ｔｉｖｅ Ｒｅｓｉｓｔａｎｃｅ）フィルタを構成し
て、アクティブフィルタを形成するか、これらの回路を
単位として所定のフィルタを形成している。フィルタ特
性を変えたい場合には、バイカッド回路等では、抵抗や
コンデンサの定数を変えることによって調整しなければ
ならない。また、ＦＤＮＲフィルタは、通常数段に接続
されており、フィルタ特性を調整するには、それに使用
される素子の定数をすべて変えなければならず、ＦＤＮ
Ｒフィルタでは、フィルタ特性を調整することは困難で
ある。また、他のフィルタ回路でも、フィルタ特性を可
変型とする場合には、可変抵抗器が用いられているもの
もあり、混成集積回路として構成せざるを得ない。ある
いはまた、所定の抵抗値のチップ部品を予め選択してプ
リント基板に実装しなければならないため、形状が大き
くなる欠点がある。勿論、これらのアクティブフィルタ
は、演算増幅器、抵抗およびコンデンサで形成されてお
り、半導体集積回路化が図られているが、可変抵抗器を
必要とするものや、チップ部品を選択してフィルタ特性
を調整するものにあっては、上述のようにプリント基板
に実装して混成集積回路としてフィルタを構成しなけれ
ばならないので、モノリシック集積回路化をることがで
きないという難点がある。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】
【本発明が解決しようとする課題】連立チエビシェフ型
のフィルタを形成する場合や所望のフィルタ特性を実現
し得るためには、フィルタが減衰極、所謂、有限周波数
に零点を有する有極型として構成される必要があるとと
もに、上述した従来提案されている構成でそれを実現し
ようとすると、部品点数が多く回路構成が複雑となった
り、あるいはバイカッド回路の場合のように偶数次の構
成はできても奇数次の構成が容易でないというような問
題があった。また、プリント基板に多数の部品が実装さ
れた混成集積回路にあっては形状も大きく、フィルタ特
性の調整も困難なものが多い欠点がある。本発明は、リ
ープフロッグ・シミュレーション技法に着目し（１９８
５年３月２５日株式会社産業報知センター発行「アナロ
グフィルタの設計」（Ｍ．Ｅ．ＶＡＮ ＶＡＬＫＥＮＢ
ＵＲＧ著、柳沢健監訳・金井元他訳を参照されたい）、
この技法を用いて、このような問題を完全に克服した有
極型のリープフロッグ・フィルタを提供することを目的
とする。
のフィルタを形成する場合や所望のフィルタ特性を実現
し得るためには、フィルタが減衰極、所謂、有限周波数
に零点を有する有極型として構成される必要があるとと
もに、上述した従来提案されている構成でそれを実現し
ようとすると、部品点数が多く回路構成が複雑となった
り、あるいはバイカッド回路の場合のように偶数次の構
成はできても奇数次の構成が容易でないというような問
題があった。また、プリント基板に多数の部品が実装さ
れた混成集積回路にあっては形状も大きく、フィルタ特
性の調整も困難なものが多い欠点がある。本発明は、リ
ープフロッグ・シミュレーション技法に着目し（１９８
５年３月２５日株式会社産業報知センター発行「アナロ
グフィルタの設計」（Ｍ．Ｅ．ＶＡＮ ＶＡＬＫＥＮＢ
ＵＲＧ著、柳沢健監訳・金井元他訳を参照されたい）、
この技法を用いて、このような問題を完全に克服した有
極型のリープフロッグ・フィルタを提供することを目的
とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】図２Ｄのブロック図は図１の有極回路網に
対応するものであり、従って図２Ｄのブロックから図１
の有極回路網が直接変換されて形成され得るものである
ことについて説明しておく。上述のように図１の有極回
路網は積分器１２と微分器１３とを組合せた負帰還回路
であるから、伝達関数は積分器１２と微分器１３の伝達
関数を加算したものとなる。即ち、微分器の伝達関数を
ｓＣ１／ｇｍ１、積分器の伝達関数をｇｍ２／ｓＣ２と
すると、図１の伝達関数は下記の数１のように表わされ
る但し、Ｖ１は入力電圧、Ｖ２は出力電圧、ｇｍ１、ｇ
ｍ２は夫々可変コンダクタンス増幅器Ａ１、Ａ２の相互
コンダクタンスである。
対応するものであり、従って図２Ｄのブロックから図１
の有極回路網が直接変換されて形成され得るものである
ことについて説明しておく。上述のように図１の有極回
路網は積分器１２と微分器１３とを組合せた負帰還回路
であるから、伝達関数は積分器１２と微分器１３の伝達
関数を加算したものとなる。即ち、微分器の伝達関数を
ｓＣ１／ｇｍ１、積分器の伝達関数をｇｍ２／ｓＣ２と
すると、図１の伝達関数は下記の数１のように表わされ
る但し、Ｖ１は入力電圧、Ｖ２は出力電圧、ｇｍ１、ｇ
ｍ２は夫々可変コンダクタンス増幅器Ａ１、Ａ２の相互
コンダクタンスである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正内容】
【００２７】さらにまた、上述した図２Ｄのブロックか
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２４は微分回路であり、ブロック２１、２３
は有極回路網である。この回路が図４Ａと等価な本発明
のこの実施例による奇数次の有極型リープフロッグ・フ
ィルタである。図６において、１２および１３で示され
ている回路は図１において１２および１３で示された積
分器および微分器に対応するものであり、従ってこれら
の積分器１２と微分回器１３よりなる回路２１、２３は
図１について上述した有極回路網に対応するものである
ことは容易に明らかであろう。また、図６において、Ｇ
１、Ｇ１、Ｇｎはそれぞれ可変コンダクタンス増幅器で
あってそれらの端子にコンデンサＬ１、ＬＩ、Ｌｎが接
続されて積分回路を構成し、これらの積分回路は演算増
幅器Ｅ１、Ｅｉ、Ｅｎとともに微分器２０、２２、２４
を構成している。これらの微分器は微分器１３に対応し
た微分器であり、入力段の微分器２０のみが自己負帰還
型に構成されている。さらに、出力段の微分器２４から
有極回路網２３に、その有極回路網２３から前段の微分
器２２に、その微分器２２から前段の有極回路網２１
に、そしてその有極回路網２１から入力段の微分器２０
にそれぞれリープフロッグ様式で負帰還が施されてい
る。なお、この場合、微分器と有極回路網の個数の和は
奇数でありかつこのフィルタの次数に等しく、点線で接
続された有極回路網２１と微分器２２の組合せを直列に
追加することにより、高次の有極型リープフロッグ・フ
ィルタを形成することができる。
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。すなわち、ブロック２
０、２２、２４は微分回路であり、ブロック２１、２３
は有極回路網である。この回路が図４Ａと等価な本発明
のこの実施例による奇数次の有極型リープフロッグ・フ
ィルタである。図６において、１２および１３で示され
ている回路は図１において１２および１３で示された積
分器および微分器に対応するものであり、従ってこれら
の積分器１２と微分回器１３よりなる回路２１、２３は
図１について上述した有極回路網に対応するものである
ことは容易に明らかであろう。また、図６において、Ｇ
１、Ｇ１、Ｇｎはそれぞれ可変コンダクタンス増幅器で
あってそれらの端子にコンデンサＬ１、ＬＩ、Ｌｎが接
続されて積分回路を構成し、これらの積分回路は演算増
幅器Ｅ１、Ｅｉ、Ｅｎとともに微分器２０、２２、２４
を構成している。これらの微分器は微分器１３に対応し
た微分器であり、入力段の微分器２０のみが自己負帰還
型に構成されている。さらに、出力段の微分器２４から
有極回路網２３に、その有極回路網２３から前段の微分
器２２に、その微分器２２から前段の有極回路網２１
に、そしてその有極回路網２１から入力段の微分器２０
にそれぞれリープフロッグ様式で負帰還が施されてい
る。なお、この場合、微分器と有極回路網の個数の和は
奇数でありかつこのフィルタの次数に等しく、点線で接
続された有極回路網２１と微分器２２の組合せを直列に
追加することにより、高次の有極型リープフロッグ・フ
ィルタを形成することができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正内容】
【００３２】図８Ａの各ブロックに数１２の関係式を代
入すると、図８Ｂとなる。ここでも、上述したように図
２Ｃを図２Ｄに書換えることができることを想起して、
その関係を図８Ｂに入れ込むと、図８Ｂは図８Ｃのよう
に書換えることができる。図６に示された実施例の場合
と同様にして、図８Ｃは図９の回路に変換される。この
図９の回路が、図７Ａと等価な本発明の他の実施例によ
る奇数次ハイパスフィルタとして構成された有極型リー
プフロッグ・フィルタである。図９の実施例は、図７Ａ
のフィルタが終端抵抗を有していたことに対応して出力
段の微分器２４が自己負帰還型に構成されている点にお
いてのみ、図６の実施例と相違してるにすぎない。
入すると、図８Ｂとなる。ここでも、上述したように図
２Ｃを図２Ｄに書換えることができることを想起して、
その関係を図８Ｂに入れ込むと、図８Ｂは図８Ｃのよう
に書換えることができる。図６に示された実施例の場合
と同様にして、図８Ｃは図９の回路に変換される。この
図９の回路が、図７Ａと等価な本発明の他の実施例によ
る奇数次ハイパスフィルタとして構成された有極型リー
プフロッグ・フィルタである。図９の実施例は、図７Ａ
のフィルタが終端抵抗を有していたことに対応して出力
段の微分器２４が自己負帰還型に構成されている点にお
いてのみ、図６の実施例と相違してるにすぎない。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正内容】
【００３３】図１０は図６および図９の有極型リープフ
ロッグ・フィルタの周波数特性の傾向を示す図であり、
積分器の可変コンダクタンス増幅器のトランジスタ差動
対に流されている作動電流を可変して、その増幅器のコ
ンダクタンスｇｍが例えば１、０．５および２ｍＳ（ジ
ーメンスまたはモー）と可変されることによって、それ
ぞれ（イ）、（ロ）、（ハ）のように通過周波数帯域が
変動する。
ロッグ・フィルタの周波数特性の傾向を示す図であり、
積分器の可変コンダクタンス増幅器のトランジスタ差動
対に流されている作動電流を可変して、その増幅器のコ
ンダクタンスｇｍが例えば１、０．５および２ｍＳ（ジ
ーメンスまたはモー）と可変されることによって、それ
ぞれ（イ）、（ロ）、（ハ）のように通過周波数帯域が
変動する。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深井 功 埼玉県入間郡鶴ケ島町大字五味ヶ谷18番地 東光株式会社埼玉事業所内
Claims (3)
- 【請求項１】入出力端子を有する演算増幅器と、この演
算増幅器に負帰還をかける第１のコンデンサと第１の可
変コンダクタンス増幅器からなる第１の積分器とで構成
された微分器と、前記第１の積分器に負帰還をかける第
２のコンデンサと第２の可変コンダクタンス増幅器から
なる第２の積分器とで構成された有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ微分器が
設けられ、上記有極回路網を２つ以上具備している場合
には、それらの有極回路網間に微分器が設けられ、これ
ら全ての回路の合計個数が奇数でありかつ前記フイルタ
の次数に等しく選定されており、各隣接回路がそれらの
間にリ−プフロッグ型負帰還が施されるように接続され
た有極型リ−プフロッグ・フィルタ。 - 【請求項２】前記入力側の微分器が自己負帰還型に構成
されている請求項２の有極型リ−プフロッグ・フィル
タ。 - 【請求項３】前記入力側および出力側の微分器が両方と
も自己負帰還型に構成されている請求項２の有極型リ−
プフロッグ・フィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103513A JP2520055B2 (ja) | 1991-04-10 | 1991-04-10 | 有極型リ−プフロッグ・フィルタ |
| US07/863,205 US5182522A (en) | 1991-04-10 | 1992-04-03 | Polar leapfrog filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3103513A JP2520055B2 (ja) | 1991-04-10 | 1991-04-10 | 有極型リ−プフロッグ・フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH077376A true JPH077376A (ja) | 1995-01-10 |
| JP2520055B2 JP2520055B2 (ja) | 1996-07-31 |
Family
ID=14356041
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3103513A Expired - Fee Related JP2520055B2 (ja) | 1991-04-10 | 1991-04-10 | 有極型リ−プフロッグ・フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5182522A (ja) |
| JP (1) | JP2520055B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235540A (en) * | 1990-04-26 | 1993-08-10 | Silicon Systems, Inc. | Parasitic insensitive programmable biquadratic pulse slimming technique |
| JP2539300B2 (ja) * | 1991-03-29 | 1996-10-02 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| JP2539301B2 (ja) * | 1991-03-29 | 1996-10-02 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| JP2520056B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| US5311088A (en) * | 1992-07-23 | 1994-05-10 | At&T Bell Laboratories | Transconductance cell with improved linearity |
| US5661811A (en) * | 1994-08-25 | 1997-08-26 | Delco Electronics Corporation | Rear seat audio control with multiple media |
| US5699006A (en) * | 1996-07-12 | 1997-12-16 | Motorola, Inc. | DC blocking apparatus and technique for sampled data filters |
| US6340903B1 (en) | 2000-05-10 | 2002-01-22 | Zilog, Ind. | Auto-zero feedback sample-hold system |
| US6943619B1 (en) | 2003-05-21 | 2005-09-13 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Practical active capacitor filter |
| US7088985B2 (en) * | 2003-11-18 | 2006-08-08 | Skyworks Solutions, Inc. | Low-noise filter for a wireless receiver |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4509019A (en) * | 1983-01-27 | 1985-04-02 | At&T Bell Laboratories | Tunable active filter |
| US4560957A (en) * | 1983-09-29 | 1985-12-24 | Tektronix, Inc. | Oscillator fine tune circuit |
| JPH0648775B2 (ja) * | 1989-05-24 | 1994-06-22 | 東光株式会社 | リープフロッグ・フィルタ |
| US5001441A (en) * | 1989-10-30 | 1991-03-19 | Allied-Signal Inc. | Operational transconductance amplifier programmable filter |
-
1991
- 1991-04-10 JP JP3103513A patent/JP2520055B2/ja not_active Expired - Fee Related
-
1992
- 1992-04-03 US US07/863,205 patent/US5182522A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2520055B2 (ja) | 1996-07-31 |
| US5182522A (en) | 1993-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP2520056B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| US4417214A (en) | Monolithic IC general purpose active filter | |
| JP2539301B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP2539300B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JPS60814B2 (ja) | 能動フィルタ用−端子対回路網およびこれを使用した第３次低域フィルタ回路網 | |
| JP2573081Y2 (ja) | オールパス・フィルタ | |
| US5177382A (en) | Active filter circuit | |
| JPS6376515A (ja) | 遅延回路 | |
| JPH04148388A (ja) | 時定数可変形の微分器 | |
| JPS63232705A (ja) | 集積能動電子フィルタ | |
| JPH08506948A (ja) | スイッチド相互コンダクターを有する信号処理回路 | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| US4158824A (en) | Multi-node immittance network | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| Singh | CMOS realization of VDTA based electronically tunable wave active filter with minimum power consumption at low supply voltage±0.82 V | |
| US3990025A (en) | Network with a single amplifier for simulating an FDNR circuit | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| JP3181829B2 (ja) | アクティブフィルタ回路 | |
| US3999154A (en) | Network with single amplifier for simulating FDNR circuit | |
| JP3211859B2 (ja) | 能動フィルタ | |
| JP3151385B2 (ja) | アクティブフィルタ | |
| JPH10126214A (ja) | フィルタ回路 | |
| JPH0750555A (ja) | 適応フィルタ | |
| JPH04182785A (ja) | 時定数可変形の微分器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |