JPS60814B2 - 能動フィルタ用−端子対回路網およびこれを使用した第３次低域フィルタ回路網 - Google Patents
能動フィルタ用−端子対回路網およびこれを使用した第３次低域フィルタ回路網Info
- Publication number
- JPS60814B2 JPS60814B2 JP49008219A JP821974A JPS60814B2 JP S60814 B2 JPS60814 B2 JP S60814B2 JP 49008219 A JP49008219 A JP 49008219A JP 821974 A JP821974 A JP 821974A JP S60814 B2 JPS60814 B2 JP S60814B2
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- terminal
- input terminal
- output
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は能動フィルタ用の一端子対回路網に関するもの
である。
である。
かかる回路絹によれば、誘導性インピーダンスを得るた
めのィンダクタおよびコイルの使用をいよいよ避けられ
る。従来の技術とその問題点 たとえ ば、Ｌ．Ｔ．Ｂｒｏｔｏｎ “Ｎｏｎ− ｉｄ
ｅａｌｐｅＭｏｎｈａｎｃｅ ｏｆ ｔｗｏ −
ａｍｐｌｉｆｉｅｒ ｐｏｓｉｔｉｖｅＩｍｐｅ舷ｎ
ｃｅ ｃｏｎｖｅｎｅ笹‘‘ｌＥＥＥ Ｔｒａｎｓ ｏ
ｎｃｉｒｃｕｉｔｔｈｅｏひ ｖｏＩ ＣＴ−１７ ｐ
ｐ ５４１−５４９ Ｎｏｖｅｍｂｅｒｌ９７０に記載
されたようないわゆるジャィレータ回路網を設計するこ
とは公知であり、それはィンピ−ダンスがほとんど１／
ｓ２（または純粋なｓ「すなわち誘導性）だけに比例す
るような素子（ここでｓは複素周波数変数）を与えるよ
うに修正できるものである。
めのィンダクタおよびコイルの使用をいよいよ避けられ
る。従来の技術とその問題点 たとえ ば、Ｌ．Ｔ．Ｂｒｏｔｏｎ “Ｎｏｎ− ｉｄ
ｅａｌｐｅＭｏｎｈａｎｃｅ ｏｆ ｔｗｏ −
ａｍｐｌｉｆｉｅｒ ｐｏｓｉｔｉｖｅＩｍｐｅ舷ｎ
ｃｅ ｃｏｎｖｅｎｅ笹‘‘ｌＥＥＥ Ｔｒａｎｓ ｏ
ｎｃｉｒｃｕｉｔｔｈｅｏひ ｖｏＩ ＣＴ−１７ ｐ
ｐ ５４１−５４９ Ｎｏｖｅｍｂｅｒｌ９７０に記載
されたようないわゆるジャィレータ回路網を設計するこ
とは公知であり、それはィンピ−ダンスがほとんど１／
ｓ２（または純粋なｓ「すなわち誘導性）だけに比例す
るような素子（ここでｓは複素周波数変数）を与えるよ
うに修正できるものである。
だが、かかる回路はすべて演算増幅器のような増幅器を
少なくとも２つ使用している。１／ｓ２に等価な素子を
与える回路が周知であるという事実にもかかわらず、か
かる素子は不安定であり、したがって能動フィルタまた
ははしご型フィルタ回路にそれらを使用するということ
はなかつた。
少なくとも２つ使用している。１／ｓ２に等価な素子を
与える回路が周知であるという事実にもかかわらず、か
かる素子は不安定であり、したがって能動フィルタまた
ははしご型フィルタ回路にそれらを使用するということ
はなかつた。
発明の課題（および効果）
従って、本発明の目的の１つは安定した特性を持ち、等
価的に１／ｓ２のインピーダンスを示す一端子対回路網
の提供にある。
価的に１／ｓ２のインピーダンスを示す一端子対回路網
の提供にある。
又、本発明の他の目的は中程度の帯城幅を持つ廉価な増
幅器を用いて構成され、安定した特性を持ちかつ等価的
に１／ｓ２のインピーダンスを示す一端子対回路網を提
供することにある。
幅器を用いて構成され、安定した特性を持ちかつ等価的
に１／ｓ２のインピーダンスを示す一端子対回路網を提
供することにある。
又、本発明の更に他の目的は本発明による一端子対回路
網を構成要素として含み、この一端子対回路網が持つ有
用な特性をそのままいかすとともに、これを含むことに
より構成素子の値に対し隔適性のある、従って設計が容
易でかつ実用的で優れた第３次低減フィルタ回路網を提
供することにある。
網を構成要素として含み、この一端子対回路網が持つ有
用な特性をそのままいかすとともに、これを含むことに
より構成素子の値に対し隔適性のある、従って設計が容
易でかつ実用的で優れた第３次低減フィルタ回路網を提
供することにある。
問題点を解決するための手段
本発明の第１の態様によれば一つの入力端子と、一つの
基準端子と、前記一つの入力端子に接続された入力端子
および出力端子を備え、高入力インピーダンス、低出力
インピーダンスならびに利得が実質的に１なる特性を有
する一つの増幅器と、前記一つの入力端子と前記基準端
子との間に直列に接続された第１および第２の容量素子
と、前記の増幅器の出力端子と前記第１および第２の容
量素子の接続点との間に接続された抵抗性インピーダン
ス素子と、を有する構成で「前記一つの入力端子と前記
基準端子との間のインピーダンスが、ａおよびｂを定数
とし、ｓを複素周波数とした場合、１／（ａｓ２）で表
わされる複素インピーダンスを有する第１の素子と、１
／（ｂｓ）で表わされる複素ィンピ−ダンスを有する第
２の素子との直列接続インピーダンスに等価となる前記
能動フィルタ用一端子対回路網が提供される。
基準端子と、前記一つの入力端子に接続された入力端子
および出力端子を備え、高入力インピーダンス、低出力
インピーダンスならびに利得が実質的に１なる特性を有
する一つの増幅器と、前記一つの入力端子と前記基準端
子との間に直列に接続された第１および第２の容量素子
と、前記の増幅器の出力端子と前記第１および第２の容
量素子の接続点との間に接続された抵抗性インピーダン
ス素子と、を有する構成で「前記一つの入力端子と前記
基準端子との間のインピーダンスが、ａおよびｂを定数
とし、ｓを複素周波数とした場合、１／（ａｓ２）で表
わされる複素インピーダンスを有する第１の素子と、１
／（ｂｓ）で表わされる複素ィンピ−ダンスを有する第
２の素子との直列接続インピーダンスに等価となる前記
能動フィルタ用一端子対回路網が提供される。
又、本発明の別の態様によれば一つの入力端子と、一つ
の基準端子と、前記一つの入力端子に接続された入力端
子および出力端子及び出力端子を備え、高入力インピー
ダンス、低出力インピーダンスならびに利得が実質的に
１なる特性を有する一つの増幅器と、前記一つの入力端
子と前記基準端子との間に直列に接続された第１および
第２の容量素子と、前記の増幅器の出力端子と前記第１
および第２の容量素子の接続点との間に接続された抵抗
性インピーダンス素子と、前記抵抗性インピーダンス素
子に並列に接続された第３の容量素子と、を有し、前記
第３の容量素子と前記抵抗性インピーダンス素子との並
列に組合されたものの時定数が前記増幅器の利得一周波
数レスポンスの減衰領域に関連した実効時定数に実質的
に等しくなるように選ばれて、前記一つの入力端子と前
記基準端子との間のインピーダンスが、ａおよびｂを定
数とし、ｓを複素周波数とした場合、１／（ａｓ２）で
表わされる複素インピーダンスを有する第１の素子と１
／（ｂｓ）で表わされる榎素インピーダンスを有する第
２の素子との直列接続インピーダンスに等価となる能動
フィルタ用一端子対回路網が提供される。又、本発明の
更に別な態様によれば一つの入力端子と、一つの基準端
子と、前記一つの入力端子に接続された入力端子および
出力端子を備え、高入力インピーダンス、低出力インピ
ーダンスなら，びに利得が実質的に１なる特性を有する
一つの増幅器と、前記一つの入力端子と前記基準端子と
の間に直列に接続された第１および第２の容量素子と、
前記の増幅器の出力端子と前記第１および第２の容量素
子の接続点との間に接続された第１の抵抗性インピーダ
ンス素子と、、を有し、前記一つの入力端子と前記基準
端子との間のインピーダンスが、ａおよびｂを定数とし
、ｓを複秦周波数とした場合、１／（ａｓ２）で表わさ
れる複素インピーダンスを有する第１の素子（第２図の
８）と、１／（広）で表わされる榎素インピーダンスを
有する第２の素子（第２図の７）との直列接続インピー
ダンス（第２図）に等価となる能動フィルタ用一端子対
回路絹を含み、一端が前記一つの入力端子に接続された
第２の抵抗性インピーダンス素子と、前記第２の抵抗性
インピーダンス素子の他端に接続された直列接続の入力
抵抗およびコンデンサと、‐一端が前記第２の抵抗性イ
ンピーダンス素子の前記池端に接続された出力抵抗と、
入力端子が前記出力抵抗の池端に接続された出力増幅器
と、前記の出力増幅器の入力端子と前記基準様子との間
に腰続された出力コンデンサと、を備えた構成の第３次
低域フィルタ回路網が提供される。
の基準端子と、前記一つの入力端子に接続された入力端
子および出力端子及び出力端子を備え、高入力インピー
ダンス、低出力インピーダンスならびに利得が実質的に
１なる特性を有する一つの増幅器と、前記一つの入力端
子と前記基準端子との間に直列に接続された第１および
第２の容量素子と、前記の増幅器の出力端子と前記第１
および第２の容量素子の接続点との間に接続された抵抗
性インピーダンス素子と、前記抵抗性インピーダンス素
子に並列に接続された第３の容量素子と、を有し、前記
第３の容量素子と前記抵抗性インピーダンス素子との並
列に組合されたものの時定数が前記増幅器の利得一周波
数レスポンスの減衰領域に関連した実効時定数に実質的
に等しくなるように選ばれて、前記一つの入力端子と前
記基準端子との間のインピーダンスが、ａおよびｂを定
数とし、ｓを複素周波数とした場合、１／（ａｓ２）で
表わされる複素インピーダンスを有する第１の素子と１
／（ｂｓ）で表わされる榎素インピーダンスを有する第
２の素子との直列接続インピーダンスに等価となる能動
フィルタ用一端子対回路網が提供される。又、本発明の
更に別な態様によれば一つの入力端子と、一つの基準端
子と、前記一つの入力端子に接続された入力端子および
出力端子を備え、高入力インピーダンス、低出力インピ
ーダンスなら，びに利得が実質的に１なる特性を有する
一つの増幅器と、前記一つの入力端子と前記基準端子と
の間に直列に接続された第１および第２の容量素子と、
前記の増幅器の出力端子と前記第１および第２の容量素
子の接続点との間に接続された第１の抵抗性インピーダ
ンス素子と、、を有し、前記一つの入力端子と前記基準
端子との間のインピーダンスが、ａおよびｂを定数とし
、ｓを複秦周波数とした場合、１／（ａｓ２）で表わさ
れる複素インピーダンスを有する第１の素子（第２図の
８）と、１／（広）で表わされる榎素インピーダンスを
有する第２の素子（第２図の７）との直列接続インピー
ダンス（第２図）に等価となる能動フィルタ用一端子対
回路絹を含み、一端が前記一つの入力端子に接続された
第２の抵抗性インピーダンス素子と、前記第２の抵抗性
インピーダンス素子の他端に接続された直列接続の入力
抵抗およびコンデンサと、‐一端が前記第２の抵抗性イ
ンピーダンス素子の前記池端に接続された出力抵抗と、
入力端子が前記出力抵抗の池端に接続された出力増幅器
と、前記の出力増幅器の入力端子と前記基準様子との間
に腰続された出力コンデンサと、を備えた構成の第３次
低域フィルタ回路網が提供される。
実施例と効果
以下、図面にもとづいて本発明を詳細に説明する。
第１図に示された回路は一対の入力端子１と２とを備え
ている。
ている。
この端子間には一対の容量３および４が接続され、この
容量の接続点には抵抗５が接続されている。この抵抗の
池端は増幅器６の出力に接続されている。増幅器６の入
力は、端子１に直後に接続されている。第２図は第１図
の回路の等価回路を示すものであり、１／ｓ２素子８と
直列な１／ｓ素子７を備えている。第１図に示された回
路と第２図に示されたその等価回路において、入力イン
ピーダンスＺｈは次式で表わされる。
容量の接続点には抵抗５が接続されている。この抵抗の
池端は増幅器６の出力に接続されている。増幅器６の入
力は、端子１に直後に接続されている。第２図は第１図
の回路の等価回路を示すものであり、１／ｓ２素子８と
直列な１／ｓ素子７を備えている。第１図に示された回
路と第２図に示されたその等価回路において、入力イン
ピーダンスＺｈは次式で表わされる。
ｚｉｎ＝二（１′ｓＣ，）十○′ｓＣ２）十ＯＶｓ２Ｃ
，Ｃ２Ｒ３）１十（ １‐ Ｋ）（ １／ｓＣ２Ｒ３）
ここで、Ｃ，とＣ２は容量３および４の容量値であり、
Ｒ３は抵抗５の抵抗値であり、また増幅器の入力インピ
ーダンスが充分に大きく無視しうるものであり〜その出
力インピーダンスは非常に小さい無視しうるものであり
、さらに電圧利得がｋであるものとする。
，Ｃ２Ｒ３）１十（ １‐ Ｋ）（ １／ｓＣ２Ｒ３）
ここで、Ｃ，とＣ２は容量３および４の容量値であり、
Ｒ３は抵抗５の抵抗値であり、また増幅器の入力インピ
ーダンスが充分に大きく無視しうるものであり〜その出
力インピーダンスは非常に小さい無視しうるものであり
、さらに電圧利得がｋであるものとする。
ｓは複秦周波数変数である。もし、利得ｋが正確に１で
あるなら、入力インピーダンスが次式で表わされる。Ｚ
ｉｎ＝（１／ｓＣ，）＋（１／ｓＣ２）十（１／ｓ２Ｃ
，Ｃ２Ｒ３）これは一般式Ｚｄを有し、第２図で示すよ
うに等価回路の入力インピーダンスは、次式で表わされ
る。
あるなら、入力インピーダンスが次式で表わされる。Ｚ
ｉｎ＝（１／ｓＣ，）＋（１／ｓＣ２）十（１／ｓ２Ｃ
，Ｃ２Ｒ３）これは一般式Ｚｄを有し、第２図で示すよ
うに等価回路の入力インピーダンスは、次式で表わされ
る。
Ｚｄ＝（１／ｓＣ４）十（１／ｓ２Ｍ５）ここで「 Ｃ
４は容量７の容量値であり、Ｍ５は１ノｓ２素子８の容
量値である。
４は容量７の容量値であり、Ｍ５は１ノｓ２素子８の容
量値である。
上記の一般式で表わされるインピーダンスを有する回路
の一つの応用例は第３図に示されている。
の一つの応用例は第３図に示されている。
この回路にはいくつかの独特な特性があり、低感度の回
路の構成に特に有用である。たとえばもし、増幅器の特
性が理想的でないとしても、理想的なものからのずれに
よって生ずる幻の変化はたいたし、無視できる。増幅器
は一般に入力容量と出力抵抗とを有しているが、回路網
を解析する場合、この入力容量値は前述のＺｄを表わす
式中のＣ４値の一部として処理することができ、また出
力抵抗の値は前述のＺｍを表わす式中のＲ３いいかえる
とＺｄを表わす式中のＭ５の一部として処理することが
できる。さらに利得ｋが１から多少変動した場合（実際
上は１なし、し０．９９の範囲にある）、その影響とし
てＣ４とＭ５の値が少し変わりインピーダンスＺｄの中
に小さな値の項１／ｓ３が導入されるが、それは無視す
ることができる。上述してきたように第１図の回路によ
れば増幅器をただ１つ含み、等価的に１／ｓ２のインピ
ーダンスを示す一端子対回路網が実現される。
路の構成に特に有用である。たとえばもし、増幅器の特
性が理想的でないとしても、理想的なものからのずれに
よって生ずる幻の変化はたいたし、無視できる。増幅器
は一般に入力容量と出力抵抗とを有しているが、回路網
を解析する場合、この入力容量値は前述のＺｄを表わす
式中のＣ４値の一部として処理することができ、また出
力抵抗の値は前述のＺｍを表わす式中のＲ３いいかえる
とＺｄを表わす式中のＭ５の一部として処理することが
できる。さらに利得ｋが１から多少変動した場合（実際
上は１なし、し０．９９の範囲にある）、その影響とし
てＣ４とＭ５の値が少し変わりインピーダンスＺｄの中
に小さな値の項１／ｓ３が導入されるが、それは無視す
ることができる。上述してきたように第１図の回路によ
れば増幅器をただ１つ含み、等価的に１／ｓ２のインピ
ーダンスを示す一端子対回路網が実現される。
増幅器は従来のジャィレータ回路網の比し、１つで良い
ので、経済的である。又、上述したように増幅器の仕様
に対する要求が厳しくなく、設計が容易であるという効
果もある。すなわち、第１図の一端子対回路網の設計に
あたり、増幅器の使用を考慮に入れての他の構成素子の
値の修正が非常に簡単な方法で可能である。このことは
非常に重要なことである。入力インピーダンスＺｉｎを
与える式が複雑すぎる場合、１つの構成素子の値を修正
すればこれに伴い他の構成素子の値も修正されなければ
ならない場合がいよいよ現実であり、従って回路の調整
が困難という点から実用的でないし、又、全体としての
特性が個々の構成素子の正確な特性と素子値に依存した
ものとなってしまう。次に第３図を参照すると、フィル
タ回路は第１図に示されたものと実質的に同じ回路であ
り、この回路では第１図におけると同じ参照番号が付さ
れている。第３図には他にも直列関係の抵抗２８と容量
２９「並列関係の出力抵抗３０と容量３１、回路入力抵
抗３２および出力増幅器３３が含まれている。動作にお
いては、第３図の回路は低域三次フィル夕として動作し
各部品は下記の表１の値を有し、通過帯域リプルがｌｄ
Ｂであり、しや断周波数が３．４０ＫＨｚであり、阻止
帯城弁別（ｓのｐ−ｂａｎｄｄＳｃｒｉｍｉＭｔｉｏｎ
）は３比旧である。下記の表０‘こ示す素子の値でも、
１組の通過帯域リプルが０．１船である点を除いて上述
のパラメータが維持される。表１ Ｒ蟹＝８５．２９ＫＱ Ｃ２９＝１８４７ｐＦＲの＝１
４４．割ＫＱ Ｃ３ ＝１２．２２仮ＦＲ滋＝２０．０
０ＫＱ Ｃ４ ＝１２．２２蛇ＦＲ５ ＝１９１．９Ｋ
Ｏ Ｃ３，＝４６８．１ｐＦ表ロＲ蜜＝６３。
ので、経済的である。又、上述したように増幅器の仕様
に対する要求が厳しくなく、設計が容易であるという効
果もある。すなわち、第１図の一端子対回路網の設計に
あたり、増幅器の使用を考慮に入れての他の構成素子の
値の修正が非常に簡単な方法で可能である。このことは
非常に重要なことである。入力インピーダンスＺｉｎを
与える式が複雑すぎる場合、１つの構成素子の値を修正
すればこれに伴い他の構成素子の値も修正されなければ
ならない場合がいよいよ現実であり、従って回路の調整
が困難という点から実用的でないし、又、全体としての
特性が個々の構成素子の正確な特性と素子値に依存した
ものとなってしまう。次に第３図を参照すると、フィル
タ回路は第１図に示されたものと実質的に同じ回路であ
り、この回路では第１図におけると同じ参照番号が付さ
れている。第３図には他にも直列関係の抵抗２８と容量
２９「並列関係の出力抵抗３０と容量３１、回路入力抵
抗３２および出力増幅器３３が含まれている。動作にお
いては、第３図の回路は低域三次フィル夕として動作し
各部品は下記の表１の値を有し、通過帯域リプルがｌｄ
Ｂであり、しや断周波数が３．４０ＫＨｚであり、阻止
帯城弁別（ｓのｐ−ｂａｎｄｄＳｃｒｉｍｉＭｔｉｏｎ
）は３比旧である。下記の表０‘こ示す素子の値でも、
１組の通過帯域リプルが０．１船である点を除いて上述
のパラメータが維持される。表１ Ｒ蟹＝８５．２９ＫＱ Ｃ２９＝１８４７ｐＦＲの＝１
４４．割ＫＱ Ｃ３ ＝１２．２２仮ＦＲ滋＝２０．０
０ＫＱ Ｃ４ ＝１２．２２蛇ＦＲ５ ＝１９１．９Ｋ
Ｏ Ｃ３，＝４６８．１ｐＦ表ロＲ蜜＝６３。
６２ＫＱ Ｃ２９＝１２４６ｐＦＲ粉ニ７３，８９Ｋ
Ｑ Ｃ３ エー１．９５ｐＦＲ斑ニ１０．５２ＫＱ
Ｃ４ こ１１，９５ｐＦＲ５ ＝１９５‐母ＫＱ
Ｃ３．＝４６８‐１ｐＦこのように第１図の一端子対回
路網を利用した第３次低域フィルタ回路網はその構成素
子の値が変動しても所定の性能が維持され「構成素子値
に対し融通性があり、従って設計が容易であり、実用性
がある。
Ｑ Ｃ３ エー１．９５ｐＦＲ斑ニ１０．５２ＫＱ
Ｃ４ こ１１，９５ｐＦＲ５ ＝１９５‐母ＫＱ
Ｃ３．＝４６８‐１ｐＦこのように第１図の一端子対回
路網を利用した第３次低域フィルタ回路網はその構成素
子の値が変動しても所定の性能が維持され「構成素子値
に対し融通性があり、従って設計が容易であり、実用性
がある。
種々の目的に対して上記した第１図の回路は適合する。
しかし精密フィル夕に対しては、作動周波数が増大する
につれて実際上増幅器の利得が低下し回路の実際のイン
ピーダンスは所望のインピーダンスからずれるという欠
点がある。こうしてフィル夕の通過帯域は望ましくない
態様でひずんでしまう。より広い帯域幅をもったより高
価のフィル夕を用いることもできるが第４図に示された
回路は標準の増幅器を使用することを可能にし有限の帯
城幅の効果を経済的な方法で補償する。第４図を参照す
る。この図は、第１図と同様である。ただ異なる点は、
抵抗５と並列に容量５５を加えていることである。他の
素子は第１図のものと同じ参照番号が付されている。第
１図の回路のアドミッタンスは Ｙｈ＝寮事帯守豊き であり、ここでｋは増幅器６の実際の利得であり、Ｇ３
は抵抗５のコンダクタンスである。
につれて実際上増幅器の利得が低下し回路の実際のイン
ピーダンスは所望のインピーダンスからずれるという欠
点がある。こうしてフィル夕の通過帯域は望ましくない
態様でひずんでしまう。より広い帯域幅をもったより高
価のフィル夕を用いることもできるが第４図に示された
回路は標準の増幅器を使用することを可能にし有限の帯
城幅の効果を経済的な方法で補償する。第４図を参照す
る。この図は、第１図と同様である。ただ異なる点は、
抵抗５と並列に容量５５を加えていることである。他の
素子は第１図のものと同じ参照番号が付されている。第
１図の回路のアドミッタンスは Ｙｈ＝寮事帯守豊き であり、ここでｋは増幅器６の実際の利得であり、Ｇ３
は抵抗５のコンダクタンスである。
もし、ｋが１であるなら、入力インピーダンスは所望の
形をとり、１／ｓ２に比例したインピーダンスと直列で
ある容量からなる。実際には利得ｋは周波数に依存する
が次に説明するようにＧ３の値を適当に選ぶことによっ
てその補償が可能となり、アドミッタンスＹｉｎを利得
ｋに依存しないようにすることができる。一般に「利得
ｋの周波数依存性が実験的に下記の式で表わされる増幅
器がある。
形をとり、１／ｓ２に比例したインピーダンスと直列で
ある容量からなる。実際には利得ｋは周波数に依存する
が次に説明するようにＧ３の値を適当に選ぶことによっ
てその補償が可能となり、アドミッタンスＹｉｎを利得
ｋに依存しないようにすることができる。一般に「利得
ｋの周波数依存性が実験的に下記の式で表わされる増幅
器がある。
これらの増幅器は安価で容易に入手しうるものである。
貴＝・十でＳＴ． と幸菱亭？掌夢透き義勇軍藁周顔寮魯富雲裏遠周波での
開ループ利得であり、通常は１ぴ〜１の程度の値である
。
貴＝・十でＳＴ． と幸菱亭？掌夢透き義勇軍藁周顔寮魯富雲裏遠周波での
開ループ利得であり、通常は１ぴ〜１の程度の値である
。
このような増幅器を用いた場合上記Ｙｉｎはｋしたがっ
てＴ，に依存することになる。
てＴ，に依存することになる。
しかしＧ３を第４図に示すように容量値Ｃ４の容量５５
とコンダクタンスＧ５を有する抵抗５との並列回路で置
き換えることによってｋしたがってＴ，に依存しないＹ
ｉｎを得ることができる。次にこれを説明する。交流理
論によれば容量Ｃと抵抗Ｒを並列に接続したときアドミ
ツタンスＹはＹ＝Ｇ＋ＳＣ（Ｇ＝長、にも）となる。
とコンダクタンスＧ５を有する抵抗５との並列回路で置
き換えることによってｋしたがってＴ，に依存しないＹ
ｉｎを得ることができる。次にこれを説明する。交流理
論によれば容量Ｃと抵抗Ｒを並列に接続したときアドミ
ツタンスＹはＹ＝Ｇ＋ＳＣ（Ｇ＝長、にも）となる。
したがつて第４図の回路の場合、Ｇ３＝Ｇ５十ｓＣ４と
書ける。Ｃ４は容量５５の容量値を表わす。ここで、Ｇ
５、Ｃ４は次の式を満足するように選ばれる。Ｇ５十Ｓ
Ｃ４＝Ｇ５ザハ十点景＝・十支十ＳＴ・を用し、て上式
微形するとところでＹｉｎの分子の第２項（１一ｋ）ｓ
Ｃ，Ｇ３は○３＝Ｇ５十ｓＣ４であるから（１−ｋ）ｓ
ＣＣ３＝（１一ｋ）ｓＣ，（Ｇ５十ｓＣ４）ＧがＣ４＝
Ｇ６ザハ十（亨）を用いてｋを消去すると を用いて上式のＧ５ナｓＣ４を置き換えると、を用いて
変形するとこうしてＹｍの分子は次式で与えられる。
書ける。Ｃ４は容量５５の容量値を表わす。ここで、Ｇ
５、Ｃ４は次の式を満足するように選ばれる。Ｇ５十Ｓ
Ｃ４＝Ｇ５ザハ十点景＝・十支十ＳＴ・を用し、て上式
微形するとところでＹｉｎの分子の第２項（１一ｋ）ｓ
Ｃ，Ｇ３は○３＝Ｇ５十ｓＣ４であるから（１−ｋ）ｓ
ＣＣ３＝（１一ｋ）ｓＣ，（Ｇ５十ｓＣ４）ＧがＣ４＝
Ｇ６ザハ十（亨）を用いてｋを消去すると を用いて上式のＧ５ナｓＣ４を置き換えると、を用いて
変形するとこうしてＹｍの分子は次式で与えられる。
Ｓ２Ｃ・（Ｃ２〜）＋き嶺
望まれていない項はＫｏを含む項であり、Ｋは先に述べ
たように１ぴ〜１びであるから、この項は実際上無視で
きる。
たように１ぴ〜１びであるから、この項は実際上無視で
きる。
Ｙｉｎは第４図の回路において、舵述べた岸＝１で十叫
従うような利得を有する安価で容易に入手しうる増幅器
を用いた場合においてもげこ依存しないことがわかる。
従うような利得を有する安価で容易に入手しうる増幅器
を用いた場合においてもげこ依存しないことがわかる。
それ故、第４図のインピーダンスは実際上次の式で表わ
される。Ｚｉｎ＝Ｓ式券＋計＋Ｓ２ｃ，（ｃ；ｃＪＲ５
すなわち、第５図に示すように、容量３に等しし、容量
値Ｃ，を有する容量５６は二つの容量５７および５８の
並列な組合せと直列で、これら二つの容量は容量値Ｃ２
、Ｃ４を持ち、それぞれ容量４および５５の容量値に等
しい。
される。Ｚｉｎ＝Ｓ式券＋計＋Ｓ２ｃ，（ｃ；ｃＪＲ５
すなわち、第５図に示すように、容量３に等しし、容量
値Ｃ，を有する容量５６は二つの容量５７および５８の
並列な組合せと直列で、これら二つの容量は容量値Ｃ２
、Ｃ４を持ち、それぞれ容量４および５５の容量値に等
しい。
これらの容量４および５５はＣ，（Ｃ２十Ｃ４）Ｒ５に
等しい値を持つ１／ｓ２素子５９と直列になっている。
この結果は、実際上は次の周波数範囲にわたって保持さ
れる。
等しい値を持つ１／ｓ２素子５９と直列になっている。
この結果は、実際上は次の周波数範囲にわたって保持さ
れる。
つまり、増幅荊織塙周波で式Ｒ＝日（支）十ＳＴ・縦う
周波数鋼、計凝るなら利得が皮旧パーオクターブで減衰
する範囲である。
周波数鋼、計凝るなら利得が皮旧パーオクターブで減衰
する範囲である。
容易に入手可能な集積回路演算増幅器に対し、この範囲
は通常１００Ｈｚから１００ＫＨｚである。
は通常１００Ｈｚから１００ＫＨｚである。
上記の結果は、抵抗５と容量５５の並列な組合せの時定
数を増幅器の利得周波数レスポンスの減衰領域のパーオ
クターブ的Ｂと関連した実効時定数に等しくするように
構成することによって得られる。すなわち、Ｒ５Ｃ４＝
Ｔ，／〔１十（１／Ｋ）〕≦Ｔ，第４図の回路によれば
、中程度の帯城幅を有する安価な増幅器が精密なフィル
夕回路に使用されうる。
数を増幅器の利得周波数レスポンスの減衰領域のパーオ
クターブ的Ｂと関連した実効時定数に等しくするように
構成することによって得られる。すなわち、Ｒ５Ｃ４＝
Ｔ，／〔１十（１／Ｋ）〕≦Ｔ，第４図の回路によれば
、中程度の帯城幅を有する安価な増幅器が精密なフィル
夕回路に使用されうる。
この回路を用いなければ、広帯域にさらに高価な増幅器
を用いなければならず、１００Ｈｚから１００ＫＨｚの
高周波領域では特にそうである。
を用いなければならず、１００Ｈｚから１００ＫＨｚの
高周波領域では特にそうである。
【図面の簡単な説明】
第１図は本発明による第１の回路であり「第２図は第１
図の等価回路であり、第３図は第１図の回路を組込んだ
低域三次フィル夕であり「第４図は第１図に示される回
路を修正したものでありへさらに第５図は第４図の等価
回路である。 科函 セ館 才う図 字４図 ギざ図
図の等価回路であり、第３図は第１図の回路を組込んだ
低域三次フィル夕であり「第４図は第１図に示される回
路を修正したものでありへさらに第５図は第４図の等価
回路である。 科函 セ館 才う図 字４図 ギざ図
Claims (1)
- 【特許請求の範囲】 １ 能動フイルタ用一端子対回路網（第１図、第２図）
であって： 一つの入力端子１と、 一つの基準端子２と、 前記一つの入力端子に接続された入力端子と出力端子
とを備え、高入力インピーダンス、低出力インピーダン
スならびに利得が実質的に１なる特性を有する一つの増
幅器６と、 前記一つの入力端子と前記基準端子との間
に直列に接続された第１および第２の容量素子３，４と
、 前記の増幅器の出力端子と前記第１および第２の容
量素子の接続点との間に接続された抵抗性インピーダン
ス素子５と、を有するととももに； 前記一つの入力端
子と前記基準端子との間のインピーダンスが、ａおよび
ｂを定数とし、ｓを複素周波数とした場合、１／（ａｓ
＾２）で表わされる複素インピーダンスを有する第１の
素子８と、１／（ｂｓ）で表わされる複素インピーダン
スを有する第２の素子７との直列接続インピーダンスに
等価となること；を特徴とする前記能動フイルタ用一端
子対回路網。 ２ 能動フイルタ用一端子対回路網（第４図、第５図）
であって： 一つの入力端子１と、 一つの基準端子２と、 前記一つの入力端子に接続された入力端子と出力端子
とを備え、高入力インピーダンス、低出力インピーダン
スならびに利得が実質的に１なる特性を有する一つの増
幅器６と、 前記一つの入力端子と前記基準端子との間
に直列に接続された第１および第２の容量素子３，４と
、 前記の増幅器の出力端子と前記第１および第２の容
量素子の接続点との間に接続された抵抗性インピーダン
ス素子５と、 前記抵抗性インピーダンス素子に並列に
接続された第３の容量素子５５にして、前記第３の容量
素子と前記抵抗性インピーダンス素子との並列に組合さ
れたものの時定数が前記増幅器の利得−周波数レスポン
スの減衰領域に関連した実効時定数に実質的に等しい前
記第３の容量素子と、を有するとともに： 前記一つの
入力端子と前記基準端子との間のインピーダンスが、ａ
およびｂを定数とし、ｓを複素周波数とした場合、１／
（ａｓ＾２）で表わされる複素インピーダンスを有する
第１の素子５９と、１／（ｂｓ）で表わされる複素イン
ピーダンスを有する第２の素子５６，５７，５８との直
列接続インピーダンスに等価となること：を特徴とする
前記能動フイルタ用一端子対回路網。 ３ 第３次低域フイルタ回路網（第３図）であって；
一つの入力端子と、 一つの基準端子と、 前記一つの入力端子に接続された入力端子と出力端子
とを備え、高入力インピーダンス、低出力インピーダン
スならびに利得が実質的に１なる特性を有する一つの増
幅器６と、 前記一つの入力端子と前記基準端子との間
に直列に接続された第１および第２の容量素子３，４と
、 前記の増幅器の出力端子と前記第１および第２の容
量素子の接続点との間に接続された第１の抵抗性インピ
ーダンス素子５と、を有し 前記一つの入力端子と前記
基準端子との間のインピーダンスが、ａおよびｂを定数
とし、ｓを複素数とした場合、１／（ａｓ＾２）で表わ
される複素インピーダンスを有する第１の素子と、１／
（ｂｓ）で表わされる複素インピーダンスを有する第２
の素子との直列接続インピーダンスに等価となる能動フ
イルタ用一端子対回路網を含み、更に 一端が前記一つ
の入力端子に接続された第２の抵抗性インピーダンス素
子３２と、 前記第２の抵抗性インピーダンス素子の他
端に接続された直列接続の入力抵抗２８およびコンデン
サ２９と、 一端が前記第２の抵抗性インピーダンス素
子の前記他端に接続された出力抵抗３０と、 入力端子
が前記出力抵抗の他端に接続された出力増幅器３３と、
前記の出力増幅器の入力端子と前記基準端子との間に
接続された出力コンデンサ３１と、を具備することを特
徴とする前記第３次低域フイルタ回路網。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB248273A GB1413721A (en) | 1973-01-17 | 1973-01-17 | Subnetworks for filter ladder networks |
| GB2482/73 | 1973-01-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5041449A JPS5041449A (ja) | 1975-04-15 |
| JPS60814B2 true JPS60814B2 (ja) | 1985-01-10 |
Family
ID=9740343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49008219A Expired JPS60814B2 (ja) | 1973-01-17 | 1974-01-17 | 能動フィルタ用−端子対回路網およびこれを使用した第３次低域フィルタ回路網 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3895309A (ja) |
| JP (1) | JPS60814B2 (ja) |
| CA (1) | CA1029822A (ja) |
| FR (1) | FR2214198B1 (ja) |
| GB (1) | GB1413721A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4078205A (en) * | 1975-11-03 | 1978-03-07 | Sundstrand Data Control, Inc. | Electronic filter circuit |
| US3996539A (en) * | 1975-12-24 | 1976-12-07 | Gte Automatic Electric Laboratories Incorporated | Single amplifier network for simulating a super-inductor circuit |
| US3996538A (en) * | 1975-12-24 | 1976-12-07 | Gte Automatic Electric Laboratories Incorporated | Single amplifier network for simulating an FDNR circuit |
| US3990025A (en) * | 1975-12-24 | 1976-11-02 | Gte Automatic Electric Laboratories Incorporated | Network with a single amplifier for simulating an FDNR circuit |
| US3999154A (en) * | 1975-12-24 | 1976-12-21 | Gte Automatic Electric Laboratories Incorporated | Network with single amplifier for simulating FDNR circuit |
| US3993968A (en) * | 1975-12-24 | 1976-11-23 | Gte Automatic Electric Laboratories Incorporated | Single amplifier network for simulating an inductor |
| US4046960A (en) * | 1975-12-31 | 1977-09-06 | Veale John R | Audio fidelity frequency equalizer system |
| FR2514168B1 (fr) * | 1981-10-02 | 1986-01-31 | Efcis | Integrateur symetrique et application a un filtre |
| GB8417159D0 (en) * | 1984-07-05 | 1984-08-08 | British Telecomm | Active filters |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564441A (en) * | 1968-03-04 | 1971-02-16 | United Control Corp | Low-pass active filter |
| US3501709A (en) * | 1968-08-14 | 1970-03-17 | Baldwin Co D H | Transistor r-c filters |
| US3701952A (en) * | 1970-08-20 | 1972-10-31 | Itt | Densitometer |
-
1973
- 1973-01-17 GB GB248273A patent/GB1413721A/en not_active Expired
-
1974
- 1974-01-10 US US432176A patent/US3895309A/en not_active Expired - Lifetime
- 1974-01-17 CA CA190,345A patent/CA1029822A/en not_active Expired
- 1974-01-17 JP JP49008219A patent/JPS60814B2/ja not_active Expired
- 1974-01-17 FR FR7401633A patent/FR2214198B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE2402185A1 (de) | 1974-07-25 |
| CA1029822A (en) | 1978-04-18 |
| US3895309A (en) | 1975-07-15 |
| JPS5041449A (ja) | 1975-04-15 |
| DE2402185B2 (de) | 1977-04-07 |
| GB1413721A (en) | 1975-11-12 |
| FR2214198B1 (ja) | 1978-05-19 |
| FR2214198A1 (ja) | 1974-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60813B2 (ja) | フイルタ回路網 | |
| JPS60814B2 (ja) | 能動フィルタ用−端子対回路網およびこれを使用した第３次低域フィルタ回路網 | |
| JPH04330817A (ja) | 集積フィルタ回路 | |
| JP3304359B2 (ja) | 周波数依存抵抗器 | |
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Pyara et al. | Identification and design of single amplifier single resistance controlled oscillators | |
| Foster | Active low-pass filter design | |
| WO1999050958A2 (en) | Switchable response active filter | |
| JPWO1997032396A1 (ja) | 周波数依存抵抗器 | |
| US10382011B2 (en) | Grounded capacitance multipliers with electronic tuning possibility using single current feedback amplifier | |
| JPH0758883B2 (ja) | 第二種フイルタ回路 | |
| JPS6120171B2 (ja) | ||
| JPS63244922A (ja) | キヤパシタンス回路 | |
| JP3308352B2 (ja) | 可変遅延回路 | |
| JPS6117369B2 (ja) | ||
| JPS6177408A (ja) | 有極形ロ−パスフイルタ | |
| JP3150806B2 (ja) | マイクロ波フィルタ回路 | |
| US3996539A (en) | Single amplifier network for simulating a super-inductor circuit | |
| US4767998A (en) | Active filter using low gain amplification stages | |
| EP1176711A2 (en) | Apparatus and method for electrical signal amplification | |
| JP4761851B2 (ja) | 帰還形信号処理回路 | |
| JPH0621758A (ja) | バイカッドｏｔａ−ｃフィルタ | |
| JPH0653777A (ja) | 有極型リ−プフロッグ・フィルタ | |
| US3999154A (en) | Network with single amplifier for simulating FDNR circuit | |
| JPH022328B2 (ja) |