JPH0653777A - 有極型リ−プフロッグ・フィルタ - Google Patents
有極型リ−プフロッグ・フィルタInfo
- Publication number
- JPH0653777A JPH0653777A JP3089440A JP8944091A JPH0653777A JP H0653777 A JPH0653777 A JP H0653777A JP 3089440 A JP3089440 A JP 3089440A JP 8944091 A JP8944091 A JP 8944091A JP H0653777 A JPH0653777 A JP H0653777A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- integrator
- circuit
- polar
- leapfrog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0444—Simulation of ladder networks
- H03H11/045—Leapfrog structures
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】有極フィルタを半導体集積回路化できるように
すること。 【構成】入出力端子を有する演算増幅器と、この演算増
幅器に負帰還をかける第１のコンデンサと第１の可変コ
ンダクタンス増幅器からなる第１の積分器とで構成され
た微分器と、前記第１の積分器に負帰還をかける第２の
コンデンサと第２の可変コンダクタンス増幅器からなる
第２の積分器とで構成された有極回路網を少なくとも１
つ具備している。入力側および出力側にそれぞれ積分器
が設けられ、前記出力側積分器の前段に第３の積分器が
設けられている。前記有極回路網を２つ以上具備してい
る場合には、それらの有極回路網間にさらに他の積分器
が設けられる。これら全ての回路の合計個数が偶数であ
りかつ前記フイルタの次数に等しく選定されており、各
隣接回路がそれらの間にリ−プフロッグ型負帰還が施さ
れるように接続されでおり、かつ前記入力側積分器のみ
が自己負帰還型に構成されている。
すること。 【構成】入出力端子を有する演算増幅器と、この演算増
幅器に負帰還をかける第１のコンデンサと第１の可変コ
ンダクタンス増幅器からなる第１の積分器とで構成され
た微分器と、前記第１の積分器に負帰還をかける第２の
コンデンサと第２の可変コンダクタンス増幅器からなる
第２の積分器とで構成された有極回路網を少なくとも１
つ具備している。入力側および出力側にそれぞれ積分器
が設けられ、前記出力側積分器の前段に第３の積分器が
設けられている。前記有極回路網を２つ以上具備してい
る場合には、それらの有極回路網間にさらに他の積分器
が設けられる。これら全ての回路の合計個数が偶数であ
りかつ前記フイルタの次数に等しく選定されており、各
隣接回路がそれらの間にリ−プフロッグ型負帰還が施さ
れるように接続されでおり、かつ前記入力側積分器のみ
が自己負帰還型に構成されている。
Description
【０００１】
【産業上の利用分野】本発明はアクティブフィルタとし
て構成し得る有極型リ−プフロッグ・フィルタに関し、
特に偶数次ロ−パスフィルタとして構成された有極型リ
−プフロッグ・ロ−パスフィルタに関するものである。
て構成し得る有極型リ−プフロッグ・フィルタに関し、
特に偶数次ロ−パスフィルタとして構成された有極型リ
−プフロッグ・ロ−パスフィルタに関するものである。
【０００２】
【従来技術】従来、図４Ａに示されているようなパッシ
ブフィルタが広く用いられているが、周辺回路の半導体
集積回路化に伴い、このようなパッシブフィルタに代え
て、いわゆるアクティブフィルタが用いられるようにな
ってきている。一般に、アクティブフィルタは、各構成
要素が抵抗およびコンデンサと演算増幅器で構成されて
おり、これらの演算増幅器を組合せて、サレンキ−回
路、バイカッド回路あるいはＦＤＮＲ(Frequency-Depen
dent Negative Resistance）フィルタを構成して、アク
ティブフィルタを形成するか、これらの回路を単位とし
て所定のフィルタを形成している。フィルタ特性を変え
たい場合には、バイカッド回路等では、抵抗やコンデン
サの定数を変えることによって調整しなければならな
い。また、ＦＤＮＲフィルタは、通常数段に接続されて
おり、フィルタ特性を調整するには、それに使用される
素子の定数をすべて変えねばならず、ＦＤＮＲフィルタ
では、フィルタ特性を調整することは困難である。他の
フィルタ回路でも、フィルタ特性を可変型とする場合に
は、可変抵抗器が用いられているために混成集積回路と
して構成せざるを得ない。あるいはまた、所定の抵抗値
のチップ部品を予め選択してプリント基板に実装しなけ
ればならないため、形状が大きくなる欠点がある。勿
論、これらのアクティブフィルタは、演算増幅器、抵抗
およびコンデンサで形成されており、半導体集積回路化
が図られているが、可変抵抗器を必要とするものや、チ
ップ部品を選択してフィルタ特性を調整するのもにあっ
ては、上述のようにプリント基板に実装して混成集積回
路としてフィルタを構成しなければならないので、モノ
リシック集積回路化を図ることができないという難点が
ある。
ブフィルタが広く用いられているが、周辺回路の半導体
集積回路化に伴い、このようなパッシブフィルタに代え
て、いわゆるアクティブフィルタが用いられるようにな
ってきている。一般に、アクティブフィルタは、各構成
要素が抵抗およびコンデンサと演算増幅器で構成されて
おり、これらの演算増幅器を組合せて、サレンキ−回
路、バイカッド回路あるいはＦＤＮＲ(Frequency-Depen
dent Negative Resistance）フィルタを構成して、アク
ティブフィルタを形成するか、これらの回路を単位とし
て所定のフィルタを形成している。フィルタ特性を変え
たい場合には、バイカッド回路等では、抵抗やコンデン
サの定数を変えることによって調整しなければならな
い。また、ＦＤＮＲフィルタは、通常数段に接続されて
おり、フィルタ特性を調整するには、それに使用される
素子の定数をすべて変えねばならず、ＦＤＮＲフィルタ
では、フィルタ特性を調整することは困難である。他の
フィルタ回路でも、フィルタ特性を可変型とする場合に
は、可変抵抗器が用いられているために混成集積回路と
して構成せざるを得ない。あるいはまた、所定の抵抗値
のチップ部品を予め選択してプリント基板に実装しなけ
ればならないため、形状が大きくなる欠点がある。勿
論、これらのアクティブフィルタは、演算増幅器、抵抗
およびコンデンサで形成されており、半導体集積回路化
が図られているが、可変抵抗器を必要とするものや、チ
ップ部品を選択してフィルタ特性を調整するのもにあっ
ては、上述のようにプリント基板に実装して混成集積回
路としてフィルタを構成しなければならないので、モノ
リシック集積回路化を図ることができないという難点が
ある。
【０００３】
【本発明が解決しようとする課題】連立チエビシェフ型
等のフィルタを形成する場合や所望のフィルタ特性を実
現し得るためには、フィルタが減衰極、所謂、有限周波
数に伝送零点を有する有極型として構成される必要があ
るが、上述した従来提案されている構成でそれを実現し
ようとすると、部品点数が多く回路構成が複雑となった
り、あるいはバイカッド回路の場合のように偶数次の構
成はできても奇数次の構成が容易でないというよな問題
があった。また、プリント基板に多数の部品が実装され
た混成集積回路にあっては形状も大きく、フィルタ特性
の調整も困難なものが多い欠点がある。本発明は、リ−
プフロッグ・シミュレ−ション技法に着目し（1985年3
月25日株式会社産業報知センタ−発行「アナログフィル
タの設計」（M. E. VAN VALKENBURG著、柳沢健監訳・金
井元他訳を参照されたい）、この技法を用いて、このよ
うな問題を完全に克服した有極型のリ−プフロッグ・フ
ィルタを提供することを目的とする。
等のフィルタを形成する場合や所望のフィルタ特性を実
現し得るためには、フィルタが減衰極、所謂、有限周波
数に伝送零点を有する有極型として構成される必要があ
るが、上述した従来提案されている構成でそれを実現し
ようとすると、部品点数が多く回路構成が複雑となった
り、あるいはバイカッド回路の場合のように偶数次の構
成はできても奇数次の構成が容易でないというよな問題
があった。また、プリント基板に多数の部品が実装され
た混成集積回路にあっては形状も大きく、フィルタ特性
の調整も困難なものが多い欠点がある。本発明は、リ−
プフロッグ・シミュレ−ション技法に着目し（1985年3
月25日株式会社産業報知センタ−発行「アナログフィル
タの設計」（M. E. VAN VALKENBURG著、柳沢健監訳・金
井元他訳を参照されたい）、この技法を用いて、このよ
うな問題を完全に克服した有極型のリ−プフロッグ・フ
ィルタを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上述のよう
に、リ−プフロッグ・シミュレ−ション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平２− 号に開示された発明を基礎とするも
のである。図１は上記特許出願に係る発明の１つの実施
例の回路図、図２Ａ〜２Ｄは図１の有極回路網を形成す
る過程について説明するためのブロック図、そして図３
はこの有極回路網の周波数特性を示す図である。これら
の図に示された事項は本発明においてその構成要素とし
て用いられる。従って、まずこれらの事項について図１
〜３を参照して説明する。
に、リ−プフロッグ・シミュレ−ション技法を利用する
ものであるが、さらに、その前提として、本出願人の特
願平２− 号に開示された発明を基礎とするも
のである。図１は上記特許出願に係る発明の１つの実施
例の回路図、図２Ａ〜２Ｄは図１の有極回路網を形成す
る過程について説明するためのブロック図、そして図３
はこの有極回路網の周波数特性を示す図である。これら
の図に示された事項は本発明においてその構成要素とし
て用いられる。従って、まずこれらの事項について図１
〜３を参照して説明する。
【０００５】図１において、入力端子１は、略無限大の
利得をもつ演算増幅器Ａ1の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ1の出
力端子は可変コンダクタンス増幅器Ａ2の正相入力端子
に接続され、その出力端子はコンデンサＣ1が接続され
て演算増幅器Ａ1の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ2は、コンデンサＣ1とによっ
て積分器１１を構成し、演算増幅器Ａ1は、積分器１１
によって負帰還が掛るようになされて、演算増幅器Ａ1
は、積分器１１とによって微分器１３を形成している。
また、可変コンダクタンス増幅器Ａ2の出力端子は、可
変コンダクタンス増幅器Ａ3の正相入力端子に接続さ
れ、可変コンダクタンス増幅器Ａ3の出力端子にコンデ
ンサＣ2が接続されるとともに、可変コンダクタンス増
幅器Ａ2の逆相入力端子に接続されている。可変コンダ
クタンス増幅器Ａ3とコンデンサＣ2とによって積分器１
２を形成している。可変コンダクタンス増幅器Ａ3の逆
相入力端子は接地されている。
利得をもつ演算増幅器Ａ1の正相入力端子に接続され、
その出力端子を出力端子２とする。演算増幅器Ａ1の出
力端子は可変コンダクタンス増幅器Ａ2の正相入力端子
に接続され、その出力端子はコンデンサＣ1が接続され
て演算増幅器Ａ1の逆相入力端子に接続されている。可
変コンダクタンス増幅器Ａ2は、コンデンサＣ1とによっ
て積分器１１を構成し、演算増幅器Ａ1は、積分器１１
によって負帰還が掛るようになされて、演算増幅器Ａ1
は、積分器１１とによって微分器１３を形成している。
また、可変コンダクタンス増幅器Ａ2の出力端子は、可
変コンダクタンス増幅器Ａ3の正相入力端子に接続さ
れ、可変コンダクタンス増幅器Ａ3の出力端子にコンデ
ンサＣ2が接続されるとともに、可変コンダクタンス増
幅器Ａ2の逆相入力端子に接続されている。可変コンダ
クタンス増幅器Ａ3とコンデンサＣ2とによって積分器１
２を形成している。可変コンダクタンス増幅器Ａ3の逆
相入力端子は接地されている。
【０００６】以上の説明からわかるように、図１の回路
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
を有するものである。このように、図１に示された回路
は減衰極を有する有極型の回路であるから、本明細書で
は、便宜上、図１の回路を有極回路網と呼ぶことにす
る。
は、積分器１２と微分器１３とを組合せた負帰還回路で
あり、図３に示されているように所定の周波数に減衰極
を有するものである。このように、図１に示された回路
は減衰極を有する有極型の回路であるから、本明細書で
は、便宜上、図１の回路を有極回路網と呼ぶことにす
る。
【０００７】図１の有極回路網は、図３に示されている
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ1、Ａ2の夫々の相互コンダクタンスｇｍ1、ｇｍ2を設
定するべく動作電流を調整することによって減衰極の移
動ができる。例えば、積分器１２を形成する可変コンダ
クタンス増幅器Ａ3の動作電流を調整することで、周波
数ｆ0にあるＰ1をｆ1にあるＰ2に移動させることができ
る。また、積分器１１、１２を構成する可変コンダクタ
ンス増幅器Ａ2、Ａ3の動作電流を同時に同一方向に調整
することで、所定の周波数ｆ0で減衰極を移動させるこ
となく、減衰量のみを変動させることができる。
ように、積分器と微分器の夫々のフィルタ特性（イ）
（ロ）の組合せによってフィルタ特性が交差する交点に
生じる減衰極を有する。可変コンダクタンス増幅器
Ａ1、Ａ2の夫々の相互コンダクタンスｇｍ1、ｇｍ2を設
定するべく動作電流を調整することによって減衰極の移
動ができる。例えば、積分器１２を形成する可変コンダ
クタンス増幅器Ａ3の動作電流を調整することで、周波
数ｆ0にあるＰ1をｆ1にあるＰ2に移動させることができ
る。また、積分器１１、１２を構成する可変コンダクタ
ンス増幅器Ａ2、Ａ3の動作電流を同時に同一方向に調整
することで、所定の周波数ｆ0で減衰極を移動させるこ
となく、減衰量のみを変動させることができる。
【０００８】図２Ｄのブロック図は図１の有極回路網に
対応するもであり、従って図２Ｄのブロックから図１の
有極回路網が直接変換されて形成され得るもであること
について説明しておく。上述のように図１の有極回路網
は積分器１２と微分器１３とを組合せた負帰還回路であ
るから、伝達関数は積分器１２と微分器１３の伝達関数
を加算したものとなる。即ち、微分器の伝達関数をsC1/
gm1、積分器の伝達関数をgm2/sC2とすると、図１の伝達
関数は下記の数１のように表わされる。但し、V1は入力
電圧、V2は出力電圧、gm1、gm2は夫々可変コンダクタン
ス増幅器Ａ1、Ａ2の相互コンダクタンスである。
対応するもであり、従って図２Ｄのブロックから図１の
有極回路網が直接変換されて形成され得るもであること
について説明しておく。上述のように図１の有極回路網
は積分器１２と微分器１３とを組合せた負帰還回路であ
るから、伝達関数は積分器１２と微分器１３の伝達関数
を加算したものとなる。即ち、微分器の伝達関数をsC1/
gm1、積分器の伝達関数をgm2/sC2とすると、図１の伝達
関数は下記の数１のように表わされる。但し、V1は入力
電圧、V2は出力電圧、gm1、gm2は夫々可変コンダクタン
ス増幅器Ａ1、Ａ2の相互コンダクタンスである。
【数１】
【０００９】図２Ａは一般的な負帰還回路のブロック図
であって、加算器３とブロック４、５から構成されてい
る。図２Ｂは図２Ａのブロック４、５に対応するブロッ
ク７、８に、夫々所定の伝達関数を有する積分器を用い
て構成したブロック図を示している。また図２Ｃは図２
Ａのブロック４、５に対応するブロック１０、１４に、
夫々無限大の利得を有する演算増幅器と所定の伝達関数
を有するブロックで構成している。図２Ｄは、図２Ｂと
図２Ｃのブロック図から構成された上記有極回路網のブ
ロック図を示している。図２Ｄのブロックから図１の有
極回路網が直接変換によって得られる。
であって、加算器３とブロック４、５から構成されてい
る。図２Ｂは図２Ａのブロック４、５に対応するブロッ
ク７、８に、夫々所定の伝達関数を有する積分器を用い
て構成したブロック図を示している。また図２Ｃは図２
Ａのブロック４、５に対応するブロック１０、１４に、
夫々無限大の利得を有する演算増幅器と所定の伝達関数
を有するブロックで構成している。図２Ｄは、図２Ｂと
図２Ｃのブロック図から構成された上記有極回路網のブ
ロック図を示している。図２Ｄのブロックから図１の有
極回路網が直接変換によって得られる。
【００１０】ここで、数１の伝達関数を求めておく。図
２Ａの伝達関数は、基本帰還系と呼ばれる負帰還回路の
ブロックであるので、数２のように表わされる。但し、
αはブロック４の変数であり、βはブロック５の変数で
ある。
２Ａの伝達関数は、基本帰還系と呼ばれる負帰還回路の
ブロックであるので、数２のように表わされる。但し、
αはブロック４の変数であり、βはブロック５の変数で
ある。
【数２】
【００１１】従って、数２から図２Ａのブロック図の伝
達関数は、数３で表わされる。
達関数は、数３で表わされる。
【数３】
【００１２】図２Ａのブロック図において、ブロック
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
４、５の変数α、βを夫々積分器の伝達関数として、数
４のように置き換える。
【数４】
【００１３】すると図２Ａのブロック図は、図２Ｂのよ
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
うなブロック７、８からなるブロック図となり、その伝
達関数は、数３に数４の関係を代入して求めると、数５
のように表わされる。
【数５】
【００１４】また、図２Ａのブロック図において、ブロ
ック４、５の変数α、βを数６のように置き換える。
ック４、５の変数α、βを数６のように置き換える。
【数６】
【００１５】そのブロック図は図２Ｃに示すようなブロ
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
ック図となる。図２Ｃのブロック図の伝達関数は、数３
に数６を代入したものであり、数７のように表わされ
る。
【数７】
【００１６】即ち、数７の結果から図２Ｃのブロック図
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
は、数１に示したような微分器と積分器の特性が加算さ
れた伝達関数であることを示している。
【００１７】ここで、図２Ｃのブロック１４の伝達関数
は、[ 1/(sC1/gm1 + gm2/sC2)]であるので、そのブロッ
クは、数５で示した伝達関数と同じである。
は、[ 1/(sC1/gm1 + gm2/sC2)]であるので、そのブロッ
クは、数５で示した伝達関数と同じである。
【００１８】従って、図２Ｂと図２Ｃのブロック図を組
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
合せることによって数７の伝達関数が図２Ｄのブロック
図のように図示される。このようにして、図２Ｄのブロ
ック図が図１の回路に変換され得ることが判った。
【００１９】本発明によれば、以上図１〜図３に関して
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ積分器を
設けられ、前記出力側積分器の前段に第３の積分器を設
けられ、前記有極回路網を２つ以上具備している場合に
は、それらの有極回路網間にさらに他の積分器を設けら
れ、これら全ての回路の合計個数が偶数でありかつ前記
フイルタの次数に等しく選定されており、各隣接回路が
それら間にリ−プフロッグ型負帰還が施されるように接
続されでおり、かつ前記出力側積分器以外の積分器がす
べて自己負帰還型に構成されている有極型リ−プフロッ
グ・フィルタが提供される。
説明した事項を前提として、上記有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ積分器を
設けられ、前記出力側積分器の前段に第３の積分器を設
けられ、前記有極回路網を２つ以上具備している場合に
は、それらの有極回路網間にさらに他の積分器を設けら
れ、これら全ての回路の合計個数が偶数でありかつ前記
フイルタの次数に等しく選定されており、各隣接回路が
それら間にリ−プフロッグ型負帰還が施されるように接
続されでおり、かつ前記出力側積分器以外の積分器がす
べて自己負帰還型に構成されている有極型リ−プフロッ
グ・フィルタが提供される。
【００２０】
【実施例】図４Ａは従来から用いられている偶数次パッ
シブＬＰＦ（ロ−パスフィルタ）である。なお、ｎは４
以上の偶数である。図４Ａのパッシブフィルタを冒頭で
述べたリ−プフロッグ・シミュレ−ション技法によって
アクティブフィルタに変換して得られた本発明の１つの
実施例による有極型リ−プフロッグ・フィルタが図６に
示されている。
シブＬＰＦ（ロ−パスフィルタ）である。なお、ｎは４
以上の偶数である。図４Ａのパッシブフィルタを冒頭で
述べたリ−プフロッグ・シミュレ−ション技法によって
アクティブフィルタに変換して得られた本発明の１つの
実施例による有極型リ−プフロッグ・フィルタが図６に
示されている。
【００２１】以下において、図４Ａのパッシブフィルタ
と等価な図６のアクティブフィルタをリ−プフロッグの
手法を用いて設計する過程について説明する。
と等価な図６のアクティブフィルタをリ−プフロッグの
手法を用いて設計する過程について説明する。
【００２２】まず図４Ａのパッシブフィルタを構成する
抵抗、コンデンサおよびコイルをR'、C'およびL'とし、
抵抗を１に、遮断周波数ω0を1 rad/secにスケ−リング
した抵抗、コンデンサおよびコイルをR"、C"およびL"と
し、そしてコイルをコンデンサと同一視し、R"が１Ω、
遮断周波数がもとの値になるように再度、素子値および
周波数をスケ−リングする。このスケ−リング後の抵
抗、コンデンサおよびコイルの素子値をそれぞれR'''、
C'''およびL'''とすると、これらは数８で与えられる。
抵抗、コンデンサおよびコイルをR'、C'およびL'とし、
抵抗を１に、遮断周波数ω0を1 rad/secにスケ−リング
した抵抗、コンデンサおよびコイルをR"、C"およびL"と
し、そしてコイルをコンデンサと同一視し、R"が１Ω、
遮断周波数がもとの値になるように再度、素子値および
周波数をスケ−リングする。このスケ−リング後の抵
抗、コンデンサおよびコイルの素子値をそれぞれR'''、
C'''およびL'''とすると、これらは数８で与えられる。
【数８】
【００２３】図４Ｂのブロック図からアドミタンスＹと
インピ−ダンスＺは数９のように表される。
インピ−ダンスＺは数９のように表される。
【数９】
【００２４】図４Ｂにおいて、アドミタンスとインピ−
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
ダンスを伝達関数とみなし得るので、伝達関数は数１０
のように表され得る。
【数１０】
【００２５】ここで、冒頭で引用した「アナログフィル
タの設計」に開示されているリ−プフロッグ・シミュレ
−ション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフロ−に展開され得る。図５Ａにおいて、ブロックの
中の文字は数１０の式に対応した伝達関数であり、丸い
記号は加算器を表している。
タの設計」に開示されているリ−プフロッグ・シミュレ
−ション技法に従って、図４Ｂは図５Ａのようなシグナ
ルフロ−に展開され得る。図５Ａにおいて、ブロックの
中の文字は数１０の式に対応した伝達関数であり、丸い
記号は加算器を表している。
【００２６】図５Ａの各ブロックに数１０の式を代入す
ると、図５Ｂとなる。ここで、上述したように図２Ｃを
図２Ｄに書換えることができることを想起して、その関
係を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換
えることができる。
ると、図５Ｂとなる。ここで、上述したように図２Ｃを
図２Ｄに書換えることができることを想起して、その関
係を図５Ｂに入れ込むと、図５Ｂは図５Ｃのように書換
えることができる。
【００２７】さらにまた、上述した図２Ｄのブロックか
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。、この回路が図４Ａと等
価な本発明のこの実施例による偶数次の有極型リ−プフ
ロッグ・フィルタである。図６において、１２および１
３で示されている回路は図１において１２および１３で
示された積分回路および微分回路に対応するものであ
り、従ってこれらの積分回路１２と微分回路１３よりな
る回路２１は図１について上述した有極回路網に対応す
るものであることは容易に明らかであろう。また、図６
において、Ｇ1、Ｇi+1、Ｇnはそれぞれ可変コンダクタ
ンス増幅器であり、それらの出力端子にコンデンサ
Ｌ1、Ｌi+1、Ｃnがそれぞれ接続されて構成された積分
回路１２に対応した積分回路であり、積分器２０のみが
自己負帰還型に構成されている。さらに、出力側の積分
器２３から前段の積分器２２に、その積分器Ｇ２２から
前段の有極回路網２１に、そしてその有極回路網２１か
ら入力側の積分器２０にそれぞれリ−プフロッグ様式で
負帰還が施されている。なお、この場合、積分器と有極
回路網の個数の和は偶数でありかつこのフィルタの次数
に等しく、点線で接続された有極回路網２１と積分器２
２の組合せを直列に接続して追加することによって、高
次の有極型リ−プフロッグが形成できる。
ら図１の有極回路網が直接変換によって得られるという
事実から、その図２Ｄと図１との関係を図５Ｃに入れ込
むと、図６の回路が得られる。、この回路が図４Ａと等
価な本発明のこの実施例による偶数次の有極型リ−プフ
ロッグ・フィルタである。図６において、１２および１
３で示されている回路は図１において１２および１３で
示された積分回路および微分回路に対応するものであ
り、従ってこれらの積分回路１２と微分回路１３よりな
る回路２１は図１について上述した有極回路網に対応す
るものであることは容易に明らかであろう。また、図６
において、Ｇ1、Ｇi+1、Ｇnはそれぞれ可変コンダクタ
ンス増幅器であり、それらの出力端子にコンデンサ
Ｌ1、Ｌi+1、Ｃnがそれぞれ接続されて構成された積分
回路１２に対応した積分回路であり、積分器２０のみが
自己負帰還型に構成されている。さらに、出力側の積分
器２３から前段の積分器２２に、その積分器Ｇ２２から
前段の有極回路網２１に、そしてその有極回路網２１か
ら入力側の積分器２０にそれぞれリ−プフロッグ様式で
負帰還が施されている。なお、この場合、積分器と有極
回路網の個数の和は偶数でありかつこのフィルタの次数
に等しく、点線で接続された有極回路網２１と積分器２
２の組合せを直列に接続して追加することによって、高
次の有極型リ−プフロッグが形成できる。
【００２８】図７は図６の有極型リ−プフロッグ・フィ
ルタの周波数特性を示しており、積分器を構成する可変
コンダクタンス増幅器のトランジスタ差動対に流されて
いる作動電流を可変すると、その増幅器の相互コンダク
タンスgmが変動して、通過周波数帯域が調整される。そ
れらの相互コンダクタンスgmガ１、0.5、2mS（ジ−メン
スまたはモ−）と可変されることによって、（イ）、
（ロ）、（ハ）と通過周波数帯域が変動する。このよう
にして、周波数特性の調整を行なうことができる。
ルタの周波数特性を示しており、積分器を構成する可変
コンダクタンス増幅器のトランジスタ差動対に流されて
いる作動電流を可変すると、その増幅器の相互コンダク
タンスgmが変動して、通過周波数帯域が調整される。そ
れらの相互コンダクタンスgmガ１、0.5、2mS（ジ−メン
スまたはモ−）と可変されることによって、（イ）、
（ロ）、（ハ）と通過周波数帯域が変動する。このよう
にして、周波数特性の調整を行なうことができる。
【００２９】
【効果】本発明の有極型リ−プフロッグ・フィルタによ
れば、連立チエビシェフ型のアクティブ・フィルタを極
めて容易に形成できる。しかも、高次のフィルタが容易
に形成できる利点がある。また、このようなフィルタの
構成要素が積分器を主としており、半導体集積回路化が
極めて容易であり、従って、部品点数を少なくすること
が可能であり、形状を小型にることができる利点があ
る。
れば、連立チエビシェフ型のアクティブ・フィルタを極
めて容易に形成できる。しかも、高次のフィルタが容易
に形成できる利点がある。また、このようなフィルタの
構成要素が積分器を主としており、半導体集積回路化が
極めて容易であり、従って、部品点数を少なくすること
が可能であり、形状を小型にることができる利点があ
る。
【００３０】一方、本発明の有極型リ−プフロッグ・フ
ィルタは、主な構成要素として可変コンダクタンス増幅
器からなる積分器によって構成されており、フィルタ特
性は、これらの可変コンダクタンス増幅器のトランジス
タ差動対に供給される電流を調整することによって、そ
れらの内部抵抗が可変されることにより、極めて容易に
通過帯域幅の調整ができる利点がある。
ィルタは、主な構成要素として可変コンダクタンス増幅
器からなる積分器によって構成されており、フィルタ特
性は、これらの可変コンダクタンス増幅器のトランジス
タ差動対に供給される電流を調整することによって、そ
れらの内部抵抗が可変されることにより、極めて容易に
通過帯域幅の調整ができる利点がある。
【図１】本発明の有極型リ−プフロッグ・フィルタの構
成要素として使用される有極回路網の一例を示す回路
図。
成要素として使用される有極回路網の一例を示す回路
図。
【図２Ａ】図１を説明するためのブロック図である。
【図２Ｂ】図１を説明するためのブロック図である。
【図２Ｃ】図１を説明するためのブロック図である。
【図２Ｄ】図１を説明するためのブロック図である。
【図３】図１の有極回路網の周波数特性を示す図であ
る。
る。
【図４Ａ】偶数次のパッシブ・ロ−パスフィルタの一例
を示す図である。
を示す図である。
【図４Ｂ】図４Ａをアドミタンスとインピ−ダンスで表
した図である。
した図である。
【図５Ａ】図４Ａをリ−プフロッグ・シミュレ−ション
技法に従って展開したシグナルフロ−を示す図である。
技法に従って展開したシグナルフロ−を示す図である。
【図５Ｂ】図５Ａを書換えた図である。
【図６】図４Ａのパッシブフィルタを変換して得られた
本発明による有極型リ−プフロッグ・フィルタの実施例
を示す回路図である。
本発明による有極型リ−プフロッグ・フィルタの実施例
を示す回路図である。
【図７】図６に示された本発明の実施例の周波数特性の
傾向を示す図である。
傾向を示す図である。
１２ 積分器 １３ 微分器 ２１ 有極回路網 Ｇ1〜Ｇn 可変コンダクタンス増幅器 ２０、２２、２３ 積分器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年４月８日
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】追加
【補正内容】
【図面の簡単な説明】
【図１】本発明の有極型リープフロッグ・フィルタの構
成要素として使用される有極回路網の一例を示す回路
図。
成要素として使用される有極回路網の一例を示す回路
図。
【図２Ａ】図１を説明するためのブロック図である。
【図２Ｂ】図１を説明するためのブロック図である。
【図２Ｃ】図１を説明するためのブロック図である。
【図２Ｄ】図１を説明するためのブロック図である。
【図３】図１の有極回路網の周波数特性を示す図であ
る。
る。
【図４Ａ】偶数次のパッシブ・ローパスフィルタの一例
を示す図である。
を示す図である。
【図４Ｂ】図４Ａをアドミタンスとインピーダンスで表
した図である。
した図である。
【図５Ａ】図４Ａをリープフロッグ・シミュレーション
技法に従って展開したシグナルフローを示す図である。
技法に従って展開したシグナルフローを示す図である。
【図５Ｂ】図５Ａを書換えた図である。
【図５Ｃ】図５Ｂを書換えた図である。
【図６】図４Ａのパッシブフィルタを変換して得られた
本発明による有極型リープフロッグ・フィルタの実施例
を示す回路図である。
本発明による有極型リープフロッグ・フィルタの実施例
を示す回路図である。
【図７】図６に示された本発明の実施例の周波数特性の
傾向を示す図である。
傾向を示す図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深井 功 埼玉県入間郡鶴ケ島町大字五味ヶ谷18番地 東光株式会社埼玉事業所内
Claims (1)
- 【請求項１】入出力端子を有する演算増幅器と、この演
算増幅器に負帰還をかける第１のコンデンサと第１の可
変コンダクタンス増幅器からなる第１の積分器とで構成
された微分器と、前記第１の積分器に負帰還をかける第
２のコンデンサと第２の可変コンダクタンス増幅器から
なる第２の積分器とで構成された有極回路網を少なくと
も１つ具備し、入力側および出力側にそれぞれ第１およ
び第２の積分器が設けられ、前記出力側積分器の前段に
第３の積分器が設けられ、前記有極回路網を２つ以上具
備している場合には、それらの有極回路網間にさらに他
の積分器が設けられ、これら全ての回路の合計個数が偶
数でありかつ前記フイルタの次数に等しく選定されてお
り、各隣接回路がそれら間にリ−プフロッグ型負帰還が
施されるように接続されでおり、かつ前記入力側の第１
の積分器のみが自己負帰還型に構成されている有極型リ
−プフロッグ・フィルタ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089440A JP2539301B2 (ja) | 1991-03-29 | 1991-03-29 | 有極型リ−プフロッグ・フィルタ |
| US07/858,063 US5293086A (en) | 1991-03-29 | 1992-03-26 | Polar leapfrog filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3089440A JP2539301B2 (ja) | 1991-03-29 | 1991-03-29 | 有極型リ−プフロッグ・フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653777A true JPH0653777A (ja) | 1994-02-25 |
| JP2539301B2 JP2539301B2 (ja) | 1996-10-02 |
Family
ID=13970742
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3089440A Expired - Lifetime JP2539301B2 (ja) | 1991-03-29 | 1991-03-29 | 有極型リ−プフロッグ・フィルタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5293086A (ja) |
| JP (1) | JP2539301B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011142175A (ja) * | 2010-01-06 | 2011-07-21 | Nec Corp | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07245546A (ja) * | 1994-03-03 | 1995-09-19 | Nippon Motorola Ltd | アクティブローパスフィルタ |
| US6304134B1 (en) * | 2000-03-29 | 2001-10-16 | Texas Instruments Incorporated | High-frequency boost technique |
| US6819016B2 (en) * | 2002-07-18 | 2004-11-16 | Tm4 Inc. | Liquid cooling arrangement for electric machines |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3986127A (en) * | 1975-05-27 | 1976-10-12 | The United States Of America As Represented By The Secretary Of The Air Force | Integrated feedback active filter/integrator |
| JPH0634246B2 (ja) * | 1990-10-11 | 1994-05-02 | 東光株式会社 | 時定数可変形の微分器 |
| JPH063862B2 (ja) * | 1990-11-29 | 1994-01-12 | 東光株式会社 | アクティブ・フィルタ回路 |
| JP2520055B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
-
1991
- 1991-03-29 JP JP3089440A patent/JP2539301B2/ja not_active Expired - Lifetime
-
1992
- 1992-03-26 US US07/858,063 patent/US5293086A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011142175A (ja) * | 2010-01-06 | 2011-07-21 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2539301B2 (ja) | 1996-10-02 |
| US5293086A (en) | 1994-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271720B1 (en) | Operational filter building block | |
| US6271719B1 (en) | Operational filter building block | |
| Keskin | Multi-function biquad using single CDBA | |
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Anurag et al. | OTRA based shadow filters | |
| Xu et al. | Current Differencing Cascaded Transconductance Amplifier (CDCTA) and Its Applications on Current-Mode n th-Order Filters | |
| Verma et al. | Realization of a higher fractional order element based on novel OTA based IIMC and its application in filter | |
| JPH04233312A (ja) | マイクロ波能動フィルタ回路 | |
| Nonthaputha et al. | Programmable universal filters using current conveyor transconductance amplifiers | |
| Kumar et al. | Nth order current mode universal filter using MOCCCIIs | |
| JP2520056B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JPH0653777A (ja) | 有極型リ−プフロッグ・フィルタ | |
| Alzaher et al. | Digitally programmable high-order current-mode universal filters | |
| JP2539300B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Tangsrirat | Cascadable Current-Controlled Current-Mode Universal Filters Using CDTAs and Grounded Capacitors. | |
| JPS63232705A (ja) | 集積能動電子フィルタ | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| US3571629A (en) | Frequency-shaping network using controlled sources | |
| JPH063862B2 (ja) | アクティブ・フィルタ回路 | |
| Singh | CMOS realization of VDTA based electronically tunable wave active filter with minimum power consumption at low supply voltage±0.82 V | |
| JP3211859B2 (ja) | 能動フィルタ | |
| JP2671278B2 (ja) | 遅延等化された低域通過フィルタ | |
| Patranabis et al. | Floating inductor with two current conveyors | |
| Singh et al. | Fully digitally programmable voltage mode universal filter | |
| JP3149528B2 (ja) | フィルター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 14 |