TWI566529B

TWI566529B - 晶體振盪器及振盪裝置

Info

Publication number: TWI566529B
Application number: TW103103037A
Authority: TW
Inventors: 赤池和男; 小林薫
Original assignee: 日本電波工業股份有限公司
Priority date: 2013-01-31
Filing date: 2014-01-28
Publication date: 2017-01-11
Also published as: TW201431297A; JP2014168220A; US20140210563A1; CN103973223B; US9154139B2; CN103973223A; JP6045961B2

Description

晶體振盪器及振盪裝置

本發明涉及一種晶體振盪器(crystal oscillator)及使用該晶體振盪器的振盪裝置，所述晶體振盪器檢測設置著晶體振動元件(crystal resonator)的周圍的溫度(ambient temperature)，並基於溫度的檢測結果控制加熱部，而使所述周圍的溫度固定。

晶體振盪器在組入至要求極高頻率穩定性的應用(application)的情況下，通常普遍使用恆溫晶體振盪器(oven controlled crystal oscillator，OCXO)。OCXO中的溫度控制是使用熱敏電阻(thermistor)作為溫度檢測器，並使用運算放大器(operational amplifier)、電阻、電容器(condenser)等個別元件(discrete component)而構成，但由於類比(analog)組件各自的偏差或經年變化，甚至連±20m℃的溫度控制也無法進行。

然而，在基站或中繼站等中，要求廉價地使用穩定性極高的時脈(clock)信號，因此，能夠預想到現有的OCXO難以應對的狀況。

在專利文獻1中，記載了一種溫度補償晶體振盪器(Temperature Compensated Crystal Oscillator，TCXO)，捕捉對應於兩個晶體振動元件的振盪頻率差的值來作為溫度檢測值，並利用該溫度檢測值修正振盪裝置的設定頻率。所述方法涉及的是基於溫度檢測來修正振盪頻率的TCXO(temperature compensated crystal oscillator)，而非涉及OCXO。

[背景技術文獻]

[專利文獻]

[專利文獻1]日本專利特開2012-170050號公報

本發明是在此種狀況之下完成的，其目的在於提供一種在檢測設置著晶體振動元件的周圍的溫度，基於溫度的檢測結果控制加熱部，而使所述周圍的溫度固定的晶體振盪器(OCXO)中，可以獲得頻率穩定性高的振盪輸出，並且可以抑制晶體振動元件的良率降低的技術。

本發明的晶體振盪器，包括：振盪器輸出用振盪電路，連接於振盪器輸出用晶體振動元件；第一振盪電路及第二振盪電路，分別連接於溫度檢測用第一晶體振動元件及第二晶體振動元件；加熱部，用於使設置著所述各晶體振動元件的周圍的溫度固定化；脈衝生成部及頻率差檢測部，若將第一振盪電路的振盪頻率設為f1，將基準溫度下的第一振盪電路的振盪頻率設為f1r，將第二振盪電路的振盪頻率設為f2，將基準溫度下的第二振盪電路的振盪頻率設為f2r，所述脈衝生成部在已由所述f1與f2中的其中一個鎖存(latch)另一個的時機(timing)輸出脈衝(pulse)，所述頻率差檢測部利用鎖相迴路(Phase Locked Loop，PLL)，基於所述脈衝的列，求出與對應於f1與f1r的差量的值和對應於f2與f2r的差量的值的差量值相對應的直流電壓來作為溫度檢測值；加法部，提取設置著所述第一晶體振動元件及所述第二晶體振動元件的周圍的溫度的溫度設定值與所述溫度檢測值的偏差量；加熱電力控制用電路部，基於由該加法部所提取的偏差量，控制供給至所述加熱部的電力；頻率測量部，測量所述脈衝的列中的設定時間內的頻率；判定部，判定由所述頻率測量部測量的頻率包含於檢測範圍內、高溫側的檢測範圍外、及低溫側的檢測範圍外中的哪一個；及信號選擇部，若所述脈衝的列中的設定時間內的頻率處於高溫側的檢測範圍外，選擇使供給至所述加熱部的電力變得小於在所述檢測範圍內時的供給電力的控制信號，若所述脈衝的列中的設定時間內的頻率處於低溫側的檢測範圍外，選擇使供給至所述加熱部的電力成為事先設定的大小的控制信號。

本發明是一種檢測設置著晶體振動元件的周圍的溫度，基於溫度的檢測結果控制加熱部，而使所述周圍的溫度固定的晶體振盪器(OCXO)，以將對應於兩個晶體振動元件的振盪頻率的差量的值作為溫度檢測值而處理的裝置作為物件。而且，將由另一個晶體振動元件的振盪頻率鎖存其中一個晶體振動元件的振盪頻率而獲得的脈衝的列取入至PLL，生成溫度檢測值。在此種電路中，判定所述脈衝的列的設定時間內的頻率能否被捕捉至PLL，若脈衝的列中的設定時間內的頻率處於高溫側的檢測範圍外，將供給至加熱部的電力例如設為零，若脈衝的列中的設定時間內的頻率處於低溫側的檢測範圍外，將所述電力例如設為最大值。

因此，可以解決若溫度檢測值成為不定值便無法進行正常的加熱器控制的問題，從而能夠獲得頻率穩定性高的振盪輸出。這樣便可放寬對第一晶體振動元件及第二晶體振動元件各自的頻率-溫度特性的要求，結果為，能夠抑制晶體振動元件的良率降低。

1‧‧‧第一振盪電路

2‧‧‧第二振盪電路

3‧‧‧頻率差檢測部

4‧‧‧修正值運算部

5‧‧‧檢測範圍外判定部

6‧‧‧第二加法部

7‧‧‧選擇器

10‧‧‧第一晶體振動元件

11、12、21、22‧‧‧電極

20‧‧‧第二晶體振動元件

30‧‧‧記憶體

31‧‧‧正反器電路

32‧‧‧單觸發電路

33、72‧‧‧鎖存電路

34‧‧‧第一迴路濾波器

35‧‧‧第一加法部

36、201‧‧‧DDS電路部

37‧‧‧平均化電路

38‧‧‧邏輯電路

38-1~38-n‧‧‧邏輯元件

50‧‧‧加熱器電路

51‧‧‧容器

52‧‧‧印刷電路板

60‧‧‧加法部

61‧‧‧第二迴路濾波器

62‧‧‧D/A轉換部

63a、63b、63c、63d‧‧‧電晶體

64a、64b、64c、64d‧‧‧電阻

71‧‧‧計數器

73‧‧‧計時器

74‧‧‧第三加法部

74a‧‧‧絕對值轉換部

75‧‧‧第四加法部

76‧‧‧第一極性判定部

77‧‧‧第二極性判定部

100‧‧‧電壓控制振盪器

200‧‧‧控制電路部

202‧‧‧電荷泵

204‧‧‧分頻器

205‧‧‧相位比較部

206‧‧‧迴路濾波器

300‧‧‧積體電路部

f1、f1r、f2‧‧‧振盪頻率

Vc‧‧‧電源部

Xb‧‧‧晶體片

△F、△fr‧‧‧差量

圖1是表示本發明的實施方式的整體構成的框圖(block diagram)。

圖2是表示本發明的實施方式的一部分的框圖。

圖3是圖2所示的一部分的輸出的波形圖。

圖4是示意性地表示圖2所示的包含直接數位合成(Direct Digital Synthesizer，DDS)電路部的迴路中未鎖定(lock)狀態的各部的波形圖。

圖5是示意性地表示圖2所示的包含DDS電路部的迴路中鎖定狀態的各部的波形圖。

圖6是針對對應於所述實施方式的實際的裝置的所述迴路中的各部的波形圖。

圖7是表示第一振盪電路的頻率f1及第二振盪電路的頻率f2與溫度的關係的頻率溫度特性圖。

圖8是表示利用基準溫度下的值使各個f1的變化率及f2的變化率標準化所得的值與溫度的關係的頻率溫度特性圖。

圖9是表示圖8所示的OSC1與OSC2的差量和溫度的關係的頻率溫度特性圖。

圖10是表示頻率差檢測部的數位(digital)輸出值與溫度的關係的特性圖。

圖11是表示構成加熱部的加熱器電路(heater circuit)的電路圖。

圖12是表示所述實施方式的振盪裝置的構造的概略縱截面側視圖。

圖13(a)、圖13(b)是表示第一晶體振動元件及第二晶體振動元件的各頻率溫度特性的一例的特性圖。

圖14(a)、圖14(b)是表示第一晶體振動元件及第二晶體振動元件的各頻率溫度特性的一例的特性圖。

圖15是表示對應於輸入至頻率差檢測部的PLL的信號的值與從PLL提取的數位值的對應關係的曲線圖(graph)，以及表示所述曲線圖與加熱器控制的關係的說明圖。

圖16是表示檢測範圍外判定部的詳細情況的電路圖。

圖17是表示插入至所述PLL的邏輯電路的電路圖。

圖18是表示圖16所示的檢測範圍外判定部的各部的信號或者值的時序圖(time chart)。

[實施方式的概要]

在說明本發明的實施方式的詳細情況之前，簡單敘述該實施方式的概略。圖1中由符號200所表示的部分在該說明書中稱為控制電路部，但實際上一般是利用PLL的具有振盪功能的電路。符號201是輸出用於PLL的參照信號的直接數位合成器(Direct Digital Synthesizer，DDS)。

用於使該DDS動作的時脈信號，使用的是圖1中由符號1所表示的第一振盪電路的振盪輸出。因此，結果是為了使來自電壓控制振盪器100的輸出(該輸出在該例中相當於產品的振盪輸出)穩定，必須使所述時脈信號穩定。

因此，為了使第一振盪電路1的振盪輸出穩定，而使用加熱器電路50使第一晶體振動元件10的周圍溫度固定化。通過事先掌握相當於第一晶體振動元件10及第二晶體振動元件20兩者的振盪頻率的差量的值與溫度的關係，而使用相當於該差量的值作為用於控制加熱器電路50的發熱量的溫度檢測信號。

關於相當於所述振盪頻率的差量的值將在下文進行敘述，為了避免用語的繁雜，對求出該值的部分使用頻率差檢測部3這一用語。此外，在該實施方式中，相當於溫度檢測信號的頻率差檢測部3的輸出△F不僅用於加熱器電路50的控制，而且用於相當於電壓控制振盪器100的輸出頻率的設定值的頻率設定值的修正。所述頻率設定值是由電腦(computer)讀出記憶體(memory)30內的資料(data)而輸出。因此，該實施方式的振盪裝置具備OCXO的功能及TCXO的功能。此外，本發明也適用於不具備TCXO的功能的情況。

而且，該實施方式包含如下電路部分：在利用頻率差檢測部3生成相當於溫度檢測信號的前文所述的△F時，判定第一振盪電路1的振盪頻率與第二振盪電路2的振盪頻率的差是否處於頻率差檢測部3的檢測範圍內，並採取適當的對策。該電路部分在圖1中相當於檢測範圍外判定部5及選擇器(selector)7。

[實施方式的整體說明]

接著，對本發明的實施方式的整體情況進行詳細說明。圖1是表示使用本發明的實施方式的晶體振盪器而構成的振盪裝置的整體的框圖。該振盪裝置構成為輸出所設定的頻率的頻率信號的頻率合成器(frequency synthesizer)，且包括：電壓控制振盪器100，使用有晶體振動元件；控制電路部200，構成該電壓控制振盪器100中的PLL；晶體振盪器(未標注符號)，生成用於使用來生成所述PLL的參照信號的DDS電路部201動作的時脈信號；及作為加熱部的加熱器電路50，用於調整該晶體振盪器中的設置著第一晶體振動元件10、第二晶體振動元件20的周圍的溫度。

另外，該振盪裝置還包含溫度補償部，該溫度補償部對輸入至控制電路部200的基準時脈進行溫度補償。雖未對溫度補償部標注符號，但其相當於圖1中的比控制電路部200更靠左側的部分，且與用於控制所述加熱器電路50的電路部分共用化。

控制電路部200利用相位比較部205比較從DDS電路部201輸出的參考(reference)(參照用)時脈與利用分頻器204分頻電壓控制振盪器100的輸出所得的時脈的相位，並通過電荷泵(charge pump)202將其比較結果即相位差類比化。經類比化的信號輸入至迴路濾波器(loop filter)206，以使PLL(Phase locked loop)穩定地進行控制。因此，也可以說控制電路部200就是PLL部。此處，DDS電路部201將從下述第一振盪電路1輸出的頻率信號用作基準時脈，而輸入用於輸出作為目的的頻率的信號的頻率資料(數位值(digital value))。

然而，由於所述基準時脈的頻率具有溫度特性，所以為了消除該溫度特性，而利用加法部60對輸入至DDS電路部201的所述頻率資料加上對應於下述頻率修正值的信號。通過修正輸入至DDS電路部201的頻率資料，而消除基於基準時脈的溫度特性變動量的DDS電路部201的輸出頻率的溫度變動量，結果為，參照用時脈的頻率相對於溫度變動而穩定，因此，來自電壓控制振盪器100的輸出頻率變得穩定。

如下所述，在該實施方式中，生成基準時脈的晶體振盪器是作為OCXO而構成，因此，基準時脈的頻率穩定，因而可以說該基準時脈的溫度特性消失。然而，該實施方式存在如下優點，即，當發生加熱器的問題等時，通過以補償基於基準時脈的溫度特性變動量的DDS電路部201的輸出頻率的溫度變動量的方式而構成，可構成可靠性極高的頻率合成器。

接著，對本發明的相當於晶體振盪器的OCXO的部分進行說明。該晶體振盪器包含第一晶體振動元件10及第二晶體振動元件20，且這些第一晶體振動元件10及第二晶體振動元件20是使用共用的晶體片Xb而構成。即，例如將短條狀的晶體片Xb的區域在長度方向上分割成兩部分，且在各分割區域(振動區域)的正背兩面設置激勵用電極。因此，由其中一個分割區域與一對電極11、電極12構成第一晶體振動元件10，由另一個分割區域與一對電極21、電極22構成第二晶體振動元件20。因此，可以說第一晶體振動元件10及第二晶體振動元件20是經熱結合而成的。作為晶體片Xb，在該例中使用AT截法(AT-cut)。

在第一晶體振動元件10及第二晶體振動元件20分別連接著第一振盪電路1及第二振盪電路2。這些第一振盪電路1、第二振盪電路2的輸出均可為例如第一晶體振動元件10、第二晶體振動元件20的泛音(overtone)(高次諧波)，也可為基波(fundamental wave)。在獲得泛音的輸出的情況下，例如也可在包含晶體振動元件與放大器(amplifier)的振盪迴路(oscillation loop)內設置泛音的調諧電路(tuning circuit)，而利用泛音使振盪迴路振盪。或者，也可利用基波使振盪迴路振盪，在振盪段的後段例如作為柯耳匹茲(Colpitts)電路的一部分的放大器的後段設置C級放大器，利用該C級放大器使基波變形，並且在C級放大器的後段設置與泛音調諧的調諧電路，結果為，從第一振盪電路1、第二振盪電路2均輸出例如三次泛音的振盪頻率。

此處為方便起見，若設為從第一振盪電路1輸出頻率f1的頻率信號，從第二振盪電路2輸出頻率f2的頻率信號，頻率f1的頻率信號被作為基準時脈供給至所述控制電路部200。3為頻率差檢測部，概括來說，該頻率差檢測部3是用於提取f1與f2的差量和△fr的差量，即f2-f1-△fr，的電路部。△fr是基準溫度例如25℃下的f1(f1r)與f2(f2r)的差量。若列舉f1與f2的差量的一例，例如為數MHz。本發明通過利用頻率差檢測部3計算對應於f1與f2的差量的值和對應於基準溫度例如25℃下的f1與f2的差量的值的差量，即△F而成立。在該實施方式的情況下，更詳細而言，利用頻率差檢測部3所獲得的值為{(f2-f1)/f1}-{(f2r-f1r)/f1r}。但是，在附圖中省略頻率差檢測部3的輸出的表示。

圖2表示頻率差檢測部3的具體例。31是正反器(flip-flop)電路(F/F電路)，來自第一振盪電路1的頻率f1的頻率信號輸入至該正反器電路31的其中一個輸入端，從第二振盪電路2將頻率f2的頻率信號輸入至另一個輸入端，通過來自第二振盪電路2的頻率f2的頻率信號對來自第一振盪電路1的頻率f1的頻率信號進行鎖存。以下為了避免冗長的記載，使f1、f2表示頻率或者頻率信號本身而處理。正反器電路31輸出具有對應於f1與f2的頻率差的值即(f2-f1)的頻率的信號。

在正反器電路31的後段設置著單觸發(one-shot)電路32，在單觸發電路32中，利用從正反器電路31獲得的脈衝信號的上升，輸出單觸發的脈衝。圖3是表示以上一系列信號的時序圖。

在單觸發電路32的後段設置著PLL(Phase Locked Loop)，該PLL包含鎖存電路33、具有積分功能的第一迴路濾波器34、第一加法部35及DDS電路部36。另外，在鎖存電路33與第一迴路濾波器34之間設置著邏輯電路38，該邏輯電路38用於阻止在固定的條件下鎖存電路33的輸出輸入至第一迴路濾波器34。

鎖存電路33用於通過從單觸發電路32輸出的脈衝鎖存從DDS電路部36輸出的鋸齒波(sawtooth wave)，鎖存電路33的輸出為輸出所述脈衝的時機中的所述鋸齒波的信號位準(level)。第一迴路濾波器34對作為該信號位準的直流電壓進行積分，第一加法部35將該直流電壓與對應於△fr(基準溫度例如25℃下的f1與f2的差量)的直流電壓相加。對應於△fr的直流電壓的資料儲存在圖2所示的記憶體30。

在該例中，第一加法部35中的符號在對應於△fr的直流電壓的輸入側為“+”，在第一迴路濾波器34的輸出電壓的輸入側為“-”。對DDS電路部36輸入如下所述的電壓，即，自利用第一加法部35運算所得的直流電壓，即對應於△fr的直流電壓，減去第一迴路濾波器34的輸出電壓所得的電壓，而輸出與該電壓值相對應的頻率的鋸齒波。為了易於理解PLL的動作，圖4中非常示意性地表示各部的輸出的情況，並且進行非常示意性的說明，以便能夠直觀地掌握。在裝置啟動時，對應於△fr的直流電壓通過第一加法部35輸入至DDS電路部36，例如，若△fr為5MHz，從DDS電路部36輸出與該頻率相對應的頻率的鋸齒波。

所述鋸齒波通過鎖存電路33利用對應於(f2-f1)的頻率的脈衝進行鎖存，若(f2-f1)例如為6MHz，鎖存用脈衝的週期短於鋸齒波，因此，鋸齒波的鎖存點(latch point)如圖4的(a)所示般逐漸下降，鎖存電路33的輸出及第一迴路濾波器34的輸出如圖4的(b)、(c)所示般逐漸向“-”側下降。因為第一加法部35中的第一迴路濾波器34的輸出側的符號為“-”，所以從第一加法部35輸入至DDS電路部36的直流電壓上升。因此，從DDS電路部36輸出的鋸齒波的頻率變高，當對DDS電路部36輸入對應於6MHz的直流電壓時，鋸齒波的頻率成為6MHz，而如圖5的(a)~(c)所示般鎖定PLL。此時，從第一迴路濾波器34輸出的直流電壓成為對應於△fr-(f2-f1)=-1MHz的值。也就是說，可以說第一迴路濾波器34的積分值相當於鋸齒波從5MHz向6MHz變化時的1MHz的變化量的積分值。

與該例相反地，在△fr為6MHz，(f2-f1)為5MHz的情況下，因為鎖存用脈衝的週期長於鋸齒波，所以圖4的(a)所示的鎖存點逐漸升高，鎖存電路33的輸出及第一迴路濾波器34的輸出也隨之上升。因此，在第一加法部35中被減去的值變大，所以，鋸齒波的頻率逐漸下降，最終與(f2-f1)同樣成為5MHz時鎖定PLL。此時，從第一迴路濾波器34輸出的直流電壓成為對應於△fr-(f2-f1)=1MHz的值。此外，圖6為實測資料，在該例中在時刻t0將PLL鎖定。

在此，如前文所述，實際上頻率差檢測部3的輸出，即圖2所示的平均化電路37的輸出，是將{(f2-f1)/f1}-{(f2r-f1r)/f1r}的值利用34位元(bit)的數位值表示的值。若將-50℃左右至100℃左右的該值的集合設為(f1-f1r)/f1r=OSC1(單位為ppm或者ppb)，(f2-f2r)/f2r=OSC2(單位為ppm或者ppb)，相對於溫度的變化成為與OSC2-OSC1實質相同的曲線(curve)。因此，頻率差檢測部3的輸出可設為OSC2-OSC1=溫度資料而進行處理。

另外，在正反器電路31中通過f2鎖存f1的動作為非同步，所以也存在亞穩態(metastable)(當利用時脈的邊緣(edge)鎖存輸入資料時，鎖存的邊緣的前後固定時間必須保持輸入資料，但由於時脈與輸入資料大致同時地變化，而使輸出變得不穩定的狀態)等不定區間產生的可能性，從而存在於第一迴路濾波器34的輸出包含瞬間誤差的可能性。因此，在第一迴路濾波器34 的輸出側設置求出預先設定的時間的輸入值的移動平均值的平均化電路37，即便產生所述瞬間誤差，也可將其去除。通過設置平均化電路37，最終可高精度地獲取變動溫度量的頻率偏移資訊，但也可設為不設置平均化電路37的構成。

此處，參照圖7至圖10，對利用PLL的第一迴路濾波器34所獲得的變動溫度量的頻率偏移資訊即OSC2-OSC1進行說明。圖7是利用基準溫度使f1及f2標準化，而表示溫度與頻率的關係的特性圖。此處所說的標準化，是指例如將25℃設為基準溫度，針對溫度與頻率的關係，將基準溫度下的頻率設為零，求出頻率自基準溫度下的頻率的偏移量與溫度的關係。若將第一振盪電路1中的25℃時的頻率設為f1r，將第二振盪電路2中的25℃時的頻率設為f2r，也就是將25℃下的f1、f2的值分別設為f1r、f2r，圖7的縱軸的值成為(f1-f1r)及(f2-f2r)。

另外，圖8表示圖7所示的各溫度的頻率相對於基準溫度(25℃)下的頻率的變化率。因此，圖8的縱軸的值為(f1-f1r)/f1r及(f2-f2r)/f2r，也就是如前文所述般，為OSC1及OSC2。此外，圖8的縱軸的值的單位為ppm。

圖9表示OSC1與溫度的關係(與圖8相同)及(OSC2-OSC1)與溫度的關係，可知(OSC2-OSC1)相對於溫度呈線性關係。因此，可知(OSC2-OSC1)與自基準溫度的溫度變動偏移量相對應。而且，一般來說，晶體振動元件的頻率溫度特性由三次函數表示，所以，只要求出利用該三次函數算出的抵消頻率變動量的頻率修正值與(OSC2-OSC1)的關係，便可基於(OSC2-OSC1)的檢測值求出頻率修正值。

另外，圖10表示頻率差檢測部3的輸出信號即34位元的數位值與溫度的關係。因此，可知(OSC2-OSC1)與自基準溫度的溫度變動偏移量相對應。

若回到圖1進行說明，頻率差檢測部3的輸出值實質上為(OSC2-OSC1)，如圖9所示，可將該值稱為設置著第一晶體振動元件10、第二晶體振動元件20的溫度檢測值。因此，在頻率差檢測部3的後段設置第二加法部(偏差量提取電路)6，而提取出作為數位信號的溫度設定值(設定溫度下的OSC2-OSC1的34位元的數位值)與作為頻率差檢測部3的輸出的OSC2-OSC1的差量。溫度設定值優選為選擇使用於獲得晶體振盪器的輸出的對應于第一晶體振動元件10的OSC1的值不易因溫度變化而變動的溫度。該溫度可選擇圖8所示的OSC1與溫度的關係曲線中例如對應於底部(bottom)部分的50℃。此外，就使OSC1的值不易因溫度變化而變動的溫度的觀點來說，也可將10度設為設定溫度，這時也有低於室溫的情況，因此，設置組合加熱部及帕耳帖(peltier)元件等的冷卻部而成的調溫部。

而且，在第二加法部6的後段設置著輸出從三個輸入埠(port)選擇的數位信號的選擇器7，在該選擇器7的後段設置著相當於積分電路部的第二迴路濾波器61。若前文所述的輸入至頻率差檢測部3的f1與f2的差量為檢測範圍，該選擇器7將第二加法部6的輸出信號直接輸出至第二迴路濾波器61。關於選擇器7，將在後文與檢測範圍外判定部5一併進行說明，此處，對第二迴路濾波器61的後段進行敘述。

在第二迴路濾波器61的後段設置著數位/類比(Digital-Analog，D/A)轉換部62。在D/A轉換部62的後段設置著相當於加熱部的加熱器電路50。在該例中，第二迴路濾波器61與D/A(數位/類比)轉換部62包含於加熱器控制用電路部。

如圖11所示，加熱器電路50包括串聯電路，該串聯電路包含在電源部Vc與地線(earth)之間相互並聯連接的電晶體(transistor)63a(電晶體63b~電晶體63c)及電阻64a(電阻64b~電阻64c)。D/A轉換部62的輸出端連接於四個電晶體63a~電晶體63d的基部(base)。供給至電晶體63a~電晶體63d的各基部的電壓與電晶體63a~電晶體63d的消耗電力及電阻64b~電阻64d的消耗電力的合計電力的關係成為線性關係。因此，根據前文所述的溫度資料與溫度設定值的差量線性地控制發熱溫度。在該例中，電晶體63a~電晶體63d也是發熱部的一部分。

圖12是表示圖1所示的振盪裝置的概略構造的圖。51是容器，52是設置在容器51內的印刷電路板。在印刷電路板52的上表面側設置著第一晶體振動元件10、第二晶體振動元件20、將包含第一振盪電路1、第二振盪電路2及頻率差檢測部3等在內的進行數文書處理的電路單晶片(one-chip)化而成的積體電路部300、以及控制電路部200等。另外，在印刷電路板52的下表面側，例如在與第一晶體振動元件10、第二晶體振動元件20相對向的位置設置著加熱器電路50，通過該加熱器電路50的發熱，將第一晶體振動元件10、第二晶體振動元件20維持於設定溫度。

[實施方式的主要部分的說明]

頻率差檢測部的課題

圖13(a)針對兩個晶體振動元件的頻率，表示某溫度下的值相對于作為基準溫度的例如25℃下的值的頻率變化率，圖13(b)表示兩條曲線的頻率變化率的差量與溫度的關係。另外，圖14(a)、圖14(b)針對其他兩個晶體振動元件，表示同樣的關係。從這些曲線圖可知，可以說成為溫度檢測部的兩個晶體振動元件的各頻率-溫度特性根據兩個晶體振動元件的組合而存在偏差。

在此，若採用表示所述式的值的運算值與溫度的關係的曲線，該曲線成為和表示所述頻率變化率即[{(f2-f2r)/f2r}-{(f1-f1r)/f1r}]與溫度的關係的曲線相同。因此，利用設置在單觸發電路32的後段的PLL所獲得的值會求出圖14(b)的縱軸。為了使PLL正常動作，必須使作為PLL的輸入值的單觸發電路32的輸出頻率(f2-f1)位於PLL可捕捉的頻率的範圍。

圖15的上段是將使單觸發電路32的輸出頻率(PLL的輸入值)可變時的值作為橫軸，將從第一迴路濾波器34實際所獲得的值作為縱軸的曲線圖。從圖15可知，單觸發電路32的輸出頻率在PLL可捕捉的範圍內成為線性關係。然而，若單觸發電路32的輸出頻率超出PLL可捕捉的範圍，第一迴路濾波器34的值成為不定值(對於PLL的輸入值可見大致的趨勢，但值不一定是一直相同的狀態)。

如此一來，若第一迴路濾波器34的值也就是溫度檢測值成為不定值，無法進行正常的加熱器控制。例如，存在如下問題，即，儘管為因設置著晶體振動元件的溫度過高而必須斷開加熱器電路50的狀態，但是加熱器電路50仍保持接通的狀態。或者，產生如下問題，即，儘管設置著晶體振動元件的周圍的溫度變低而必須增大加熱器電路50的功率(power)，但是加熱器電路50斷開或者無法將適當的功率供給至加熱器電路50。因此，必須選定具有適當的頻率-溫度特性的晶體振動元件作為第一晶體振動元件及第二晶體振動元件，這一點關係到晶體振動元件的良率降低。

與頻率差檢測部相關的設計事項

在該實施方式中，具備檢測範圍外判定部5(參照圖1)，其構成用於判定取入至頻率差檢測部3的PLL的單觸發電路32的輸出頻率是否處於PLL可捕捉的範圍(檢測範圍)內的判定部。檢測範圍外判定部5除具備該判定功能外，還具備如下功能：當所述輸出頻率未處於檢測範圍內時，判定其是大於檢測範圍的值，還是小於檢測範圍的值。

現在，將圖15的橫軸中的例如“-50”至“50”的範圍設定為檢測範圍內。為便於說明，將把這些值換算成單觸發電路32的輸出頻率的值後所得的值分別定義為“f_-50”及“f₅₀”。此外，即便略微超出“-50”至“50”的範圍，但實際上可進行向PLL內的頻率的捕捉，視容限(margin)而設定檢測範圍。

此情況下，檢測範圍外判定部5具備如下功能：檢測來自單觸發電路32的輸出頻率(輸出脈衝的頻率)的值，判定該所述輸出頻率是否位於“f_-50”與“f₅₀”之間(檢測範圍)。此外，檢測範圍外判定部5具備如下功能：當所述輸出頻率為檢測範圍外時，判定其偏向“f_-50”側(偏向低溫側)，還是偏向“f₅₀”側(偏向高溫側)。判定所述輸出頻率位於檢測範圍的高溫側還是低溫側的依據在於加熱器控制的內容根據其位置而變化。

圖16表示實現此種功能的檢測範圍外判定部5的電路構成的一例。單觸發電路32的輸出脈衝通過計數器(counter)71僅在固定時間進行計數(count)，利用鎖存電路72鎖存其計數值。計時器(timer)73以固定時間間隔對計數器71清除(clear)計數值，並且對鎖存電路72輸出用於鎖存該時間之前的計數值的信號。例如從外部的電腦對記憶體30輸入用於設定計數區間的信號，根據該設定信號調整來自計時器73的所述信號的輸出的時機(所述固定時間間隔)。在該例中，所述計數器71、鎖存電路72及計時器73構成測量單觸發電路32的輸出脈衝的列中的設定時間內的頻率的頻率測量部。

以下，為了簡化說明，將來自計時器73的時機信號的時間間隔設為一秒來進行處理以便於說明。

利用第三加法部74對從鎖存電路72輸出的計數值與基準頻率差參數(parameter)進行比較，提取出其差量，並利用絕對值轉換部74a求出該差量值(若考慮輸入值的極性，為加法值)的絕對值。該計算相當於在圖15的上段的曲線圖中，求出在橫軸方向上對應于零點的單觸發電路32的輸出頻率與檢測出的輸出頻率的差量。另外，根據第三加法部74的輸出值的正、負符號，可知利用鎖存電路72鎖存的頻率與基準頻率參數中的哪一個大，所以可稱為用於比較兩者的信號的電路。

因此，基準頻率差參數是[{(f2-f2r)/f2r}-{(f1-f1r)/f1r}]的值成為零的溫度(在圖7及圖8中縱軸的值成為零的溫度)也就是基準溫度(例如25℃)下的鎖存電路72的輸出值。具體來說，是對應于前文所述的“f_-50”與“f₅₀”的中間值(將兩者相加後除以2所得的值)的值。

此外，利用第四加法部75對所述絕對值與檢測範圍設定值進行比較。即，在第四加法部75中，自檢測範圍設定值減去所述絕對值。若與圖15的上段的曲線圖相對應，檢測範圍設定值是對應於相當於檢測範圍的上限值(或者下限值)的值與“-50”及“50”的中間值的差量的絕對值(距離)的值。具體來說，檢測範圍設定值是“f_-50”(或者“f₅₀”)與這些的中間值的差量的絕對值。

因此，若第四加法部75中的加法值的符號為正，單觸發電路32的輸出頻率位於“f_-50”與“f₅₀”之間，處於檢測範圍內。反之，若第四加法部75中的加法值的極性為負，單觸發電路32的輸出頻率是超出“f_-50”與“f₅₀”之間的值，為檢測範圍外。第一極性判定部76判定第四加法部75中的加法值的極性，若加法值的極性為負，輸出邏輯“1”的值來作為檢測範圍外標記(flag)。

另一方面，關於利用第三加法部74所獲得的加法值，利用第二極性判定部77判定該加法值的極性。若該極性為正，由於單觸發電路32的輸出頻率大於基準頻率差參數的值，所以相比檢測範圍而更靠高溫側，此情況下從第二極性判定部77輸出邏輯“0”的值。反之，若所述極性為負，由於所述輸出頻率小於基準頻率差參數的值，所以相比檢測範圍而更靠低溫側，此情況下從第二極性判定部77輸出邏輯“1”的值。

回到圖1中，在第二加法部6的後段側的信號路徑設置著作為信號選擇部的選擇器7。選擇器7是組合邏輯電路而構成，基於來自所述檢測範圍外判定部5的判定信號，從來自第二加法部6的輸出值、加熱器控制信號的最大值、及加熱器控制信號的最小值的三個輸入值中選擇一個輸入值。信號選擇的目的在於：若單觸發電路32的輸出頻率為所述檢測範圍內，直接輸出來自第二加法部6的輸出值，但若所述輸出頻率為檢測範圍外，根據加熱器電路50的溫度特性的正、負，使供給至加熱器電路50的電力(功率)成為最小或者最大。圖11所示的加熱器電路50雖具有負溫度特性，但為便於說明，此處設為加熱器電路50為正特性而進行說明。在加熱器電路50為正特性的情況下，選擇器7具有如下功能：若所述輸出頻率偏向檢測範圍的高溫側，使加熱器電路50的功率成為最小，另外，若所述輸出頻率偏向檢測範圍的低溫側。使加熱器電路50的功率成為最大。

為了發揮此種功能，若從檢測範圍外判定部5輸出的檢測範圍外標記為邏輯“0”，選擇器7輸出來自第二加法部6的信號。另一方面，選擇器7在從檢測範圍外判定部5輸出的檢測範圍外標記為邏輯“1”的情況下，若頻率差極性標記為邏輯“1”，選擇最大值，若頻率差極性標記為邏輯“0”，選擇最小值。圖15的下段的(a)~(d)表示檢測範圍外判定部5的輸出與加熱器電路50的控制狀態的對應。

在圖1中，在選擇器7的輸入側表示了功率的最小值，但所說的該最小值，例如相當於加熱功率為零，也就是成為不對加熱器電路50供給電力的“斷開”的狀態的信號。

另外，在該例中，如前文所述，在鎖存電路33與第一迴路濾波器34之間設置著邏輯電路38。在圖2中將信號線設為一根而簡略記載，但若數位信號為n位元(例如34位元)，如圖17所示，與n根信號線相對應而設置著n個邏輯元件38-1~邏輯元件38-n。各邏輯元件38-1~邏輯元件38-n作為對其中一個輸入端輸入輸入信號的反相信號(inversion signal)的及電路(AND circuit)而構成，在其中一個輸入端連接著輸出檢測範圍外判定部5的檢測範圍外標記(判定信號)的線，在另一個輸入端連接著來自鎖存電路33的輸出線。

因此，若檢測範圍外標記為邏輯“0”(若單觸發電路32的輸出頻率為檢測範圍內)，直接輸出來自鎖存電路33的信號，但若檢測範圍外標記為邏輯“1”，34位元的信號變成零，PLL停止。以此方式構成的理由，是為了避免因PLL鎖定為不適當的值，雖然單觸發電路32的輸出頻率返回至檢測範圍內，但PLL仍無法捕捉正常值的事態。

[關於TCXO的功能的構成部分的說明]

另外，如前文所述，該實施方式的振盪裝置具備TCXO的功能。該功能是進行輸入至控制電路部200的基準時脈的溫度補償的功能。具體來說，將利用PLL的第一迴路濾波器34所獲得的變動溫度量的頻率偏移資訊輸入至圖1所示的作為修正值獲取部的修正值運算部4，在此，對頻率的修正值進行運算。所說的變動溫度量的頻率偏移資訊，是指對應于將第一晶體振動元件10設置在基準溫度時的第一振盪電路1的振盪頻率與第一晶體振動元件10的周圍溫度(收納著第一晶體振動元件10的容器內的溫度)下的第一振盪電路1的振盪頻率的差量的值。

在該例中，振盪裝置具備OCXO的功能，因此，對應於該差量的值通常為固定值，但在設置著振盪裝置的環境溫度超過預想而變動的情況下，振盪裝置發揮TCXO的功能。

如前文所述，該實施方式的振盪裝置將從第一振盪電路1獲得的頻率信號(f1)用作圖1所示的控制電路部200的基準時脈，由於該基準時脈存在頻率溫度特性，所以想要對基準時脈的頻率進行溫度修正。因此，首先預先求出利用基準溫度標準化的表示溫度與f1的關係的函數，而求出用於抵消利用該函數而算出的f1的頻率變動量的函數。接著，基於利用頻率差檢測部3所獲得的溫度檢測信號與所述函數，利用修正值運算部4求出用於抵消頻率變動量的修正信號。關於該方面進一步增加記載。

如圖1所示，第一晶體振動元件10及第二晶體振動元件20使用共用的晶體片Xb而構成，且相互熱結合，所以第一振盪電路1、第二振盪電路2的頻率差是極準確地對應於環境溫度的值，因此，頻率差檢測部3的輸出是環境溫度與基準溫度(在該例中為25℃)的溫度差資訊。從第一振盪電路1輸出的頻率信號f1被用作控制部200的主(main)時脈，因此，利用修正值運算部4所獲得的修正值是作為如下信號被使用：為了抵消因溫度自25℃偏移而引起的f1的頻率偏移量對控制部200的動作的影響，而補償控制電路部200的動作的信號。結果為，本實施方式的振盪裝置1的輸出，即電壓控制振盪器100的輸出頻率，變得無關於溫度變動而穩定。

[實施方式的整體的動作]

接著，總結所述的實施方式的整體的動作。若著眼於該振盪裝置的晶體振盪器，晶體振盪器的輸出相當於從第一振盪電路1輸出的頻率信號。而且，通過加熱器電路50以使設置著第一晶體振動元件10、第二晶體振動元件20的環境成為設定溫度的方式而加熱。第一晶體振動元件10及第一振盪電路1生成作為晶體振盪器的輸出的頻率信號，但與第二晶體振動元件20及第二振盪電路2一併具有作為溫度檢測部的功能。如前文所述，與溫度相對應，利用第二加法部6提取對應於從這些第一振盪電路1、第二振盪電路2分別獲得的頻率信號的頻率差的值OSC2-OSC1與溫度設定值(例如50℃下的OSC2-OSC1的值)的差量。

在單觸發電路32的輸出頻率為檢測範圍內的情況下，該差量由第二迴路濾波器61積分，之後，利用D/A轉換部62轉換成類比的直流電壓，而調整加熱器電路50的控制電力。從圖10所示的特性圖可知，若將50℃時的頻率差檢測部3的輸出值設為-1.5×105，加算器6的輸出在溫度低於50℃時為正值，且隨著溫度降低而變大。因此，以設置著第一晶體振動元件10、第二晶體振動元件20的周圍溫度越是低於50℃，加熱器電路50的控制電力變得越大的方式發揮作用。另外，在周圍溫度高於50℃時加算器6的輸出成為負值，其絕對值隨著溫度升高而變大。

因此，以溫度越是高於50℃，加熱器的供給電力變得越小的方式發揮作用。因此，想要將設置著第一晶體振動元件10、第二晶體振動元件20的周圍的溫度維持於設定溫度，即50℃，所以作為振盪輸出的來自第一振盪器1的輸出頻率穩定。結果為，在將來自第一振盪器1的輸出用作時脈信號的控制電路部200中，供給至相位比較部205的參照信號的頻率穩定，因此，作為振盪裝置(頻率合成器)的輸出的來自電壓控制振盪器100的輸出頻率也穩定。

此外，已經對關於修正值運算部4的事項進行了敘述，因而將其省略。

接著，一面參照圖18，一面對圖2所示的單觸發電路32的輸出頻率與加熱器電路50的控制的關係進行說明。圖18是圖16所示的檢測範圍外判定部5的各部的信號或者值的時序圖。可以說單觸發電路32的輸出頻率對應於第一振盪電路1的振盪頻率f1與第二振盪電路2的振盪頻率f2的頻率差，該頻率差過大或過小均會超出PLL的捕捉範圍(pull-in range)，必須使其位於某範圍內。

圖16所示的計時器73通過計數區間設定參數利用自由振盪(free-run)(迴圈(endless))對動作時脈進行計數，每當遞增計數(count up)時予以清除，而輸出鎖存信號。現在，將檢測範圍外標記設為邏輯“0”，也就是設為單觸發電路32的輸出頻率為檢測範圍內。此時，圖1所示的選擇器7將來自第二加法部6的值輸出至第二迴路濾波器61，可以說進行正常的加熱器電路50的控制。

接著，通過計時器輸出利用鎖存電路72鎖存所述輸出頻率的計數值，將其值設為“3456”。另一方面，若將基準頻率參數設定為“3500”，第三加法部74的輸出成為“-44”。該值的絕對值為“44”，檢測範圍設定值為“40”，所以第四加法部75的輸出值為“-4”。所說的該值的極性為負，是指所述頻率差超出檢測範圍，也就是單觸發電路32的輸出頻率超出檢測範圍，檢測範圍外標記(判定信號)從邏輯“0”變為邏輯“1”。因此，圖2所示的邏輯電路38的34位元的輸出成為零，PLL停止。

接著，由於第三加法部74的輸出值的極性為負，所以如前文所述般，頻率差極性標記成為邏輯“1”。也就是說，所述頻率差過小，而成為小於檢測範圍(PLL的捕捉範圍)的狀態。該狀態是所述頻率差超出檢測範圍而偏向低溫側的狀態。因此，從選擇器7輸出相當於最大值的信號，而對加熱器電路50供給最大電力。此外，圖18中的數值是為了方便說明的值。

另外，在通過鎖存電路72使所述輸出頻率的計數值為“3544”的情況下，檢測範圍外標記成為邏輯“1”，頻率差極性標記成為邏輯“0”，向加熱器電路50的供給電力成為零。

[實施方式的效果]

如上所述，根據所述實施方式，將相當於從各個第一晶體振動元件10、第二晶體振動元件20所獲得的頻率信號的頻率差的值的兩者的差量用作溫度檢測值，基於所述溫度檢測值控制加熱器電路50，加熱器電路50用以管理第一晶體振動元件10、第二晶體振動元件20的周圍溫度。因此，可高精度地將周圍溫度維持於設定溫度，從而使晶體振盪器的輸出(第一振盪器1的輸出)穩定。

另外，在所述實施方式中，為了求出頻率差檢測資訊，生成對應於f1與f2的差量頻率的脈衝，通過所述脈衝利用鎖存電路33鎖存從DDS電路部36輸出的鋸齒波信號，對經鎖存的信號值進行積分，並輸出其積分值作為所述頻率差。接著，提取出該輸出和對應於f1r與f2r的差量的值的差量，輸入至所述DDS電路部36而構成PLL。因此，能夠以高精度獲得所述頻率差檢測資訊。

在此種電路中，判定能否將從所述單觸發電路32輸出的脈衝的列中的設定時間內的頻率捕捉至PLL，若脈衝的列中的設定時間內的頻率處於高溫側的檢測範圍外，將供給至加熱部的電力例如設為零，若處於低溫側的檢測範圍外，將所述電力例如設為最大值。

因此，可解決若溫度檢測值成為不定值，無法進行正常的加熱器控制的問題，從而可獲得頻率穩定性高的振盪輸出。這樣便可放寬對第一晶體振動元件10及第二晶體振動元件20各者的頻率一溫度特性的要求，結果為，可抑制晶體振動元件的良率降低。

[其他說明]

在從單觸發電路32輸出的脈衝的列中的設定時間內的頻率處於高溫側(圖15的右側)的檢測範圍外的情況下，將供給至加熱器電路50的電力設為零，但該電力只要為小於設定時間內的頻率處於檢測範圍內時的供給電力的值，並不限於零。另外，在從單觸發電路32輸出的脈衝的列中的設定時間內的頻率處於低溫側(圖15的左側)的檢測範圍外的情況下，所述電力並不限於最大值，也可為接近最大值，或者並不限於這些值，也可為事先設定的大小。

頻率差檢測部3也可將(f1-f1r)與(f2-f2r)的差量值本身用作與對應於f1與f1r的差量的值和對應於f2與f2r的差量的值的差量值相對應的值，此情況下，靈活運用圖7的曲線圖而求出溫度。

此外，在所述例中，第一晶體振動元件10及第二晶體振動元件20使用共用的晶體片Xb，但也可不使晶體片Xb共用化。此情況下，例如可列舉在共用的殼體中配置第一晶體振動元件10及第二晶體振動元件20的示例。根據此種構成，第一晶體振動元件10及第二晶體振動元件20實質上設置在同一溫度環境下，因此可獲得同樣的效果。

頻率差檢測部3的DDS電路部36的輸出信號並不限於鋸齒波，只要為信號值隨時間反復增加或減少的頻率信號即可，例如也可為正弦波。另外，頻率差檢測部3也可通過計數器對f1與f2進行計數，自其計數值的差量值減去相當於△fr的值，輸出對應於所獲得的計數值的值。

在以上實施方式中，第一晶體振動元件10及第一振盪電路1具備提取溫度檢測值的功能及生成晶體振盪器的輸出的功能。也就是說，第一振盪電路1共用用於溫度檢測的振盪電路及用於晶體振盪器的輸出的振盪電路。然而，本發明也可例如準備三個晶體振動元件並且準備三個振盪電路，例如在圖1的構成中，準備第三晶體振動元件及連接于該晶體振動元件的第三振盪電路，將第三振盪電路的輸出設為晶體振盪器的輸出，將剩餘的第一振盪電路及第二振盪電路的振盪輸出輸入至頻率差檢測部，而獲得溫度檢測值。此情況下，若由OCXO與TCXO組合而成，便將第三晶體振盪電路的輸出用作DDS電路部201的時脈。

作為圖1及圖16所示的振盪裝置的頻率合成器是利用包含第一晶體振動元件10、第二晶體振動元件20、第一振盪電路1、第二振盪電路2、頻率差檢測部3、第二加法部6~加熱器電路50的部分的本發明的實施方式的晶體振盪器而構成。然而，本發明並不限於構成為頻率合成器，也可以設為將第一振盪電路1的振盪輸出作為本發明的晶體振盪器的輸出的構成，也就是不使用控制電路部200的構成。