CN100477527C - 一种锁相环及提高时钟精度的方法 - Google Patents
一种锁相环及提高时钟精度的方法 Download PDFInfo
- Publication number
- CN100477527C CN100477527C CNB2005101020817A CN200510102081A CN100477527C CN 100477527 C CN100477527 C CN 100477527C CN B2005101020817 A CNB2005101020817 A CN B2005101020817A CN 200510102081 A CN200510102081 A CN 200510102081A CN 100477527 C CN100477527 C CN 100477527C
- Authority
- CN
- China
- Prior art keywords
- digital synthesizer
- oscillator
- phase
- adjusted value
- processor controls
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000032683 aging Effects 0.000 claims abstract description 18
- 238000012937 correction Methods 0.000 claims description 4
- 230000010355 oscillation Effects 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000001914 filtration Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005485 electric heating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052701 rubidium Inorganic materials 0.000 description 1
- IGLNJRXAVVLDKE-UHFFFAOYSA-N rubidium atom Chemical compound [Rb] IGLNJRXAVVLDKE-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
- H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
- H03L1/022—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature
- H03L1/026—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only by indirect stabilisation, i.e. by generating an electrical correction signal which is a function of the temperature by using a memory for digitally storing correction values
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提出了一种锁相环及提高时钟精度的方法，在锁相环中增加控制处理器、温度传感器和存储器。通过控制处理器来选取合适的数字合成器的调整值写入数字合成器，消除振荡器的初始频率偏差，从而提高设备的自由的时钟指标；以及在系统正常跟踪时通过计算获取系统中的振荡器的漂移特性和老化率，在保持时根据获得振荡器的漂移特性和老化率，实时预测纠正，从而提高了保持时的输出时钟的稳定度和准确度。通过改进锁相环的设计，提高了时钟的精度，对网络保持同步有重要的意义。
Description
技术领域
本发明涉及电通信技术领域，尤其是一种锁相环和提高时钟精度的方法。
背景技术
对于通信设备，一般需时钟为其提供工作频率，时钟性能是影响设备性能的一个重要方面。当设备和系统组成网络后，时钟的性能就会影响整个系统的性能。各个通信组织、国家以及运营商在设备入网前，都要对设备的时钟性能进行严格的测试。时钟的指标主要包括自由时准确度、跟踪时的漂移产生、保持性能等。目前主要采取锁相环技术使从时钟与基准时钟或上一级时钟保持同步，使全网时钟工作在同一频率上。时钟电路通常用专用锁相环器件来实现，也可由分离器件组建而成。在相同的输入时钟源的条件下，时钟的精度取决于锁相环的设计和振荡器的性能。跟踪时的漂移产生主要取决于锁相环的设计，自由准确度和保持性能主要取决于振荡器的性能。数字同步网设备(BITS)中，二级钟配置铷原子钟，三级钟配置振荡器或压控晶振。随着通信的业务的发展，末端设备需要同步的要求就凸现出来。末端设备的特点是设备不集中，同时数量大。为此需要降低成本，同时提高时钟的精度成为时钟领域的新课题。
现有技术一，锁相环的构成示意图如图1所示。
锁相环通常由数字鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCXO)三个基本部件组成的。鉴相器是一个相位比较设备；输出的误差信号Ud(t)是相差信号θe(t)的函数；环路滤波器具有低通特性；VCXO是一个电压-频率变换设备，在环路中作为被控振荡器。
其工作原理如下：分频器对输入的信号和反馈信号进行分频，将分频后的信号送到数字鉴相器，数字鉴相器把输入信号作为标准，将它的频率和相位与从输出端送来的信号进行比较。如果在它的工作范围内检测出任何相位(频率)差，就产生一个误差信号Ud(t)，由环路滤波器滤除误差信号中的交流分量，产生信号Uc(t)去控制VCXO，强制VCXO朝着减小相位/频率误差的方向改变其频率，使输入基准信号和VCXO输出信号之间的任何频率或相位差逐渐减小直至为0，这时我们就称环路已被锁定。如果VCXO的输出频率低于输入基准信号的频率，相位比较器的输出振幅就为正，经滤波后去控制VCXO，使其频率增加，直到两个信号的频率和相位精确同步。相反，若VCXO输出频率高于输入基准信号，相位比较器的输出会下降，使VCXO锁定在输入基准信号的频率。
在正常锁定的情况下，锁相环是一个闭环系统，有源低通滤波器输出的电压是一个稳定的电压，这时VCXO的输出的频率也很稳定，处于锁定状态。
该种锁相环的缺点是当参考源丢失时，锁相环会处于失锁状态，有源低通滤波器的输出会从一个稳定的电压变成一个不确定的电压，这个电压使VCXO输出一个较偏的频率，导致输出频率不可用，输出时钟的精度低。锁相环处于正常的锁定时，参考源若有干扰，输出也会受到影响，且不易实现保持的功能。
现有技术二，锁相环的构成示意图如图2所示，通常由分频器、数字鉴相器和滤波器、数字合成器、和振荡器五个基本部件组成。分频器对输入的参考信号ref和输出的反馈信号out进行分频，将输入信号和输出的反馈信号的分频到相同的频率；数字鉴相器是一个相位比较设备，用来检测输入信号的相位与反馈信号相位之间的相位差。滤波器可以起到低通滤波器的作用。数字合成器是数字合成器件，通过调节数字合成器的频率寄存器，可使得数字合成器的输出时钟out的相位和输入时钟ref相对的相位趋于稳定。振荡器是系统的本振部分，为数字合成器提供振荡源。其工作过程如下：分频器对输入的参考信号ref和输出的反馈信号out进行分频，数字鉴相器把输入信号作为标准，将它的频率和相位与从输出端送来的信号进行比较。鉴相器将鉴相比较后产生的信号送到滤波器中进行低通滤波。根据经过滤波处理偏差值来调整数字合成器，使得数字合成器输出反馈信号out和参考信号ref相对稳定，这样系统就处于锁定状态。
当锁相环处于自由状态时，系统输出的时钟信号的精度取决于振荡器当前的频率准确度。当锁相环处于保持状态时，系统的输出时钟的精度取决于振荡器的老化特性，随着振荡器的老化，精度逐步劣化。当需要提高锁相环的自由和保持性能时，就需要选用高性能的振荡器，势必增加设备的成本。
现有技术一和现有技术二都存在着振荡器的初始频率偏差问题、老化率的问题，它们的存在都大大影响了锁相环的性能，进而影响到时钟的精度。同时在参考源丢失时，对现有技术的振荡器的影响较大，输出时钟的精度比较低，抵抗外界的干扰能力也较差。
发明内容
针对上述现有技术存在的问题，本发明提出了一种锁相环及提高时钟精度的方法，以改善振荡器的性能，提高时钟的精度。
为达到上述的目的，本发明通过以下技术方案来实现：
本发明的锁相环，包括分频器、鉴相器、滤波器、数字合成器和振荡器；分频器将分频后的信号送到鉴相器，鉴相器处理收到的信号后输出误差信号到滤波器、经滤波后的信号调整数字合成器、振荡器为数字合成器提供振荡源，整个线路构成一个锁相环，还包括：
控制处理器，温度传感器、存储器；
控制处理器分别与滤波器和数字合成器相连；
温度传感器分别与控制处理器和振荡器相连，实时检测振荡器的温度；
存储器与控制处理器相连，用来存储振荡器的温度与数字合成器调整值对应关系的数据。
其中控制处理器用于在设备上电时，记录数字合成器当前的调整值以及从温度传感器获得的当前振荡器的环境温度；并根据记录的当前温度从存储器中选取对应的调整值写入数字合成器。。
数字合成器的调整值为和温度相对应的调整值。
在设备进行正常跟踪时，控制处理器采用PID算法调整数字合成器的频率寄存器的同时记录每次的调整值。
数字合成器的调整值表示的是和温度相对应的振荡器的频率偏差。
控制处理器用于根据在参考源正常时记录的数字合成器的调整值，计算获得振荡器的漂移特性和老化规律，并在参考源丢失时，根据该振荡器的漂移特性和老化规率，对数字合成器的调整值进行预测纠正。
一种提高时钟精度的方法是，通过监测振荡器的温度和记录的数字合成器的调整值获取振荡器当前的频率偏差；设备下次上电后，根据当前的温度选取数字合成器的调整值写入数字合成器，消除振荡器的初始频率偏差。
在设备进行正常跟踪时，控制处理器采用PID算法调整数字合成器的频率寄存器的同时记录每次的调整值。
当设备正常跟踪时，控制处理器根据记录的数字合成器的调整值计算获得振荡器的漂移特性和老化规律；当设备的参考源丢失时，设备处于保持状态，控制处理器根据获得的漂移特性和老化规律，对数字合成器的调整值进行预测纠正。
由以上发明可以看出，与现有技术二相比增加了控制处理器、温度传感器和存储器，通过这几个部分的结合，可以改进锁相环的设计，进而可以提高时钟的精度；通过改善振荡器的重要影响因素-初始频率偏差和老化率，可以提高振荡器的精度从而提高时钟的精度。
附图说明
图1为现有技术一的锁相环结构示意图；
图2为现有技术二的锁相环结构示意图；
图3为本发明的锁相环结构示意图。
具体实施方式
本发明原理如图3所示，本发明的锁相环，包括分频器、鉴相器、滤波器、数字合成器和振荡器、控制处理器、温度传感器、存储器；分频器和鉴相器相连，鉴相器、滤波器、控制处理器、数字合成器、振荡器依次相连，控制处理器是锁相环的中枢模块；温度传感器与控制处理器和振荡器相连，实时检测振荡器的温度；存储器与控制处理器相连，用来存储振荡器的温度与数字合成器调整值对应关系的数据。
具体地讲，通过滤波器对数据进行处理，滤除高频分量，锁相环中的控制处理器依据滤波器所获得的数据，来调节数字合成器的频率寄存器，根据获得的振荡器的频率偏差可以消除振荡器的初始频率偏差。在正常的跟踪时，控制处理器在调整数字合成器的同时实时记录每次的调整值，根据这些调整值，获取系统中振荡器的漂移特性和老化率；在保持时根据获得振荡器的漂移特性和老化率，实时预测纠正。
分频器对输入的参考信号ref和输出的反馈信号进行分频，将输入信号和输出的反馈信号分频到相同的频率。将分频后两个信号送到鉴相器进行鉴相处理，鉴相器比较输入信号的相位与输出信号经分频后的反馈信号相位之间的相位差，然后将输出的偏差值送到数字滤波器中，数字滤波器将鉴相器读出的相位值存入缓冲区，并将缓冲区中的数据滤除异常值，然后取数据的平均，这样可以有效滤除高频分量，同时增加了锁相环的抗干扰能力(鲁棒性)
当设备刚上电加热完成时，振荡器存在一定的初始频率偏差，且此偏差决定了设备此时输出的精度。温度传感器可实时监测振荡器的温度，存储器可用来存储振荡器温度和频率的对应关系数据，控制处理器记录当前振荡器的环境温度和数字合成器当前的调整值。此调整值表示的是相应温度下振荡器的频率偏差，所以控制处理器可根据记录的当前的温度选取一个合适的值写入数字合成器，以消除振荡器的初始频率偏差。振荡器初始频率偏差一般在10-6～10-8，通过此方法，可使设备自由的输出可达10-9～10-10。这样大大提高了设备的自由的时钟指标，同时增强了参考源判定的有效性和实用性。
当参考源存在且正常时，设备会处于正常的跟踪状态，控制处理器依据滤波器获得的数据，采用PID算法实时调整数字合成器的频率寄存器的值，以确保输出时钟的频率和输入时钟的频率保持一致。
数字合成器的调整值表示此环境下振荡器相对于参考源的频率偏差，实时改变数字合成器的频率寄存器的值是为了补偿振荡器的老化，数字合成器的调整值和时间关系的曲线表示的是振荡器的老化过程。控制处理器在调整数字合成器的同时实时记录每次的调整值，根据这些调整值，可计算获得振荡器的漂移特性和老化规律。
当参考源丢失时，设备就处于保持状态，处理器然后根据设备在跟踪状态下获得振荡器的漂移特性和老化率，对数字合成器的调整值进行实时预测纠正，从而提高了保持期的输出时钟的稳定度和准确度。
该实施例仅为较佳的实施例，并非限定本发明的保护范围。
Claims (9)
1、一种锁相环，包括分频器、鉴相器、滤波器、数字合成器和振荡器；分频器将分频后的信号送到鉴相器，鉴相器处理收到的信号后输出误差信号到滤波器、经滤波后的信号调整数字合成器、振荡器为数字合成器提供振荡源，其特征在于，还包括：控制处理器，温度传感器、存储器；控制处理器与滤波器和数字合成器相连；温度传感器与控制处理器和振荡器相连，用于实时检测振荡器的温度；存储器与控制处理器相连，用于存储振荡器的温度与数字合成器调整值对应关系的数据。
2、依权利要求1所述的锁相环，其特征在于，所述控制处理器用于在设备上电时，记录数字合成器当前的调整值以及从温度传感器获得的当前振荡器的环境温度；并根据记录的当前温度从所述存储器中选取对应的调整值写入数字合成器。
3、依权利要求1所述的锁相环，其特征在于，所述数字合成器的调整值为和温度相对应的调整值。
4、依权利要求1所述的锁相环，数字合成器的调整值是和温度相对应的振荡器的频率偏差。
5、依权利要求1-4中所述的任一锁相环，其特征在于，在设备进行正常跟踪时，控制处理器采用PID算法调整数字合成器的频率寄存器的同时记录每次的调整值。
6、依权利要求5所述的锁相环，所述控制处理器用于根据在参考源正常时记录的数字合成器的调整值，计算获得振荡器的漂移特性和老化规律，并在参考源丢失时，根据该振荡器的漂移特性和老化规率，对数字合成器的调整值进行预测纠正。
7、一种提高时钟精度的方法，其特征在于，通过监测振荡器的温度和记录的数字合成器的调整值获取振荡器当前的频率偏差；设备下次上电后，根据当前的温度选取数字合成器的调整值写入数字合成器，消除振荡器的初始频率偏差。
8、依权利要求7所述的提高时钟精度的方法，其特征在于，
在设备进行正常跟踪时，控制处理器采用PID算法调整数字合成器的频率寄存器的同时记录每次的调整值。
9、依权利要求7或8所述的提高时钟精度的方法，其特征在于，
当设备正常跟踪时，控制处理器根据记录的数字合成器的调整值获得振荡器的漂移特性和老化规律；当设备的参考源丢失时，设备处于保持状态，控制处理器根据获得的漂移特性和老化规律，对数字合成器的调整值进行预测纠正。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101020817A CN100477527C (zh) | 2005-12-01 | 2005-12-01 | 一种锁相环及提高时钟精度的方法 |
| PCT/CN2006/003059 WO2007062577A1 (fr) | 2005-12-01 | 2006-11-14 | Boucle a phase asservie et methode d'amelioration de precision d'horloge |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005101020817A CN100477527C (zh) | 2005-12-01 | 2005-12-01 | 一种锁相环及提高时钟精度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1859004A CN1859004A (zh) | 2006-11-08 |
| CN100477527C true CN100477527C (zh) | 2009-04-08 |
Family
ID=37297873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005101020817A Active CN100477527C (zh) | 2005-12-01 | 2005-12-01 | 一种锁相环及提高时钟精度的方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN100477527C (zh) |
| WO (1) | WO2007062577A1 (zh) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102082658B (zh) * | 2009-12-01 | 2013-11-06 | 中兴通讯股份有限公司 | 一种提高目的时钟频率稳定度的方法及装置 |
| CN102281062B (zh) * | 2010-06-12 | 2014-03-12 | 大唐移动通信设备有限公司 | 一种输出时钟信号的方法和设备 |
| CN102647182B (zh) * | 2012-05-09 | 2014-04-02 | 西北工业大学 | 一种降低锁相调频电路温度漂移的模拟补偿装置 |
| CN104901690A (zh) * | 2015-06-10 | 2015-09-09 | 杭州晟元芯片技术有限公司 | 一种测试模式下自动校准环振的方法及装置 |
| CN106936425B (zh) * | 2015-12-29 | 2020-10-02 | 普天信息技术有限公司 | 时钟频率保持方法及装置 |
| CN105892280B (zh) * | 2016-04-08 | 2018-07-17 | 武汉中原电子集团有限公司 | 一种卫星授时装置 |
| CN109217821B (zh) * | 2017-07-03 | 2024-02-09 | 中兴通讯股份有限公司 | 频率器件补偿方法、装置、系统及计算机可读存储介质 |
| CN109188889B (zh) * | 2018-10-24 | 2021-02-12 | 北京无线电计量测试研究所 | 一种原子钟1pps时间同步方法和系统 |
| CN110011174B (zh) * | 2019-04-09 | 2020-07-03 | 南京航空航天大学 | 基于微波光子分频的光学锁相方法及装置 |
| CN110309593B (zh) * | 2019-07-01 | 2022-06-28 | 广东大普通信技术股份有限公司 | 一种预测恒温晶振老化率的装置及方法 |
| CN110784216B (zh) * | 2019-09-18 | 2023-09-26 | 浙江赛思电子科技有限公司 | 一种提升时钟服务器保持性能的方法和系统 |
| CN111953345A (zh) * | 2020-07-06 | 2020-11-17 | 南京熊猫电子股份有限公司 | 一种高稳定低相噪标频处理方法及系统 |
| CN114866215B (zh) * | 2022-04-01 | 2023-11-07 | 中国人民解放军国防科技大学 | 一种分布式运动平台之间的高精度自主相位同步方法 |
| CN115395889A (zh) * | 2022-09-05 | 2022-11-25 | 北京中科睿信科技有限公司 | 一种环路预置电压校准优化跳频时间系统和方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05347558A (ja) * | 1992-06-15 | 1993-12-27 | Fujitsu Ltd | 高速ロックアップ・シンセサイザ |
| JP2004023634A (ja) * | 2002-06-19 | 2004-01-22 | Fuji Electric Holdings Co Ltd | 高周波発振回路、高周波発振回路の温度補償方法、及び無線通信機 |
-
2005
- 2005-12-01 CN CNB2005101020817A patent/CN100477527C/zh active Active
-
2006
- 2006-11-14 WO PCT/CN2006/003059 patent/WO2007062577A1/zh active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2007062577A1 (fr) | 2007-06-07 |
| CN1859004A (zh) | 2006-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100477527C (zh) | 一种锁相环及提高时钟精度的方法 | |
| US11038511B2 (en) | Apparatus and methods for system clock compensation | |
| US11705914B2 (en) | Phase detectors with alignment to phase information lost in decimation | |
| US10644869B2 (en) | Automatic detection of change in PLL locking trend | |
| US7852133B2 (en) | Phase-locked loop (PLL) having extended tracking range | |
| US20070182467A1 (en) | DPLL circuit having holdover function | |
| JP5093216B2 (ja) | 発振回路 | |
| TW201531035A (zh) | 雙相鎖向迴路之充電泵校正 | |
| JP2011040967A (ja) | Ｐｌｌ回路 | |
| US10868550B2 (en) | Cycle slip detection and correction in phase-locked loop | |
| CN102195643B (zh) | Pll装置 | |
| US8537955B1 (en) | System and method for compensating for loop filter delay | |
| US7405633B2 (en) | Methods and apparatus for loop bandwidth control for a phase-locked loop | |
| KR20080076560A (ko) | 디지털 위상 추적 루프 또는 주파수 추적 루프에서 동기 위상 점프 보상을 위한 장치 및 방법 | |
| CN102082658B (zh) | 一种提高目的时钟频率稳定度的方法及装置 | |
| KR100479309B1 (ko) | 위상차 검출 방법 및 이를 수행하기 위한 위상 검출기 | |
| TWI239718B (en) | Phase lock loop with higher resolution | |
| CN111371523A (zh) | 一种时钟信号处理装置和方法 | |
| JP2000269949A (ja) | 位相同期制御装置 | |
| CN115333532A (zh) | 全数字锁相回路及其校正方法 | |
| JP3669325B2 (ja) | 受信品質監視回路 | |
| CN110535462A (zh) | 具有自动校正功能的数字锁相回路及其自动校正方法 | |
| KR20100066235A (ko) | 심리스한 주파수 추적 제어 이중 루프 디지털 위상동기루프회로 장치와 그 방법 | |
| JPS62269532A (ja) | デ−タ生成回路 | |
| CN102130765A (zh) | 调整锁相环的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |