CN102130765A - 调整锁相环的方法 - Google Patents

Abstract

本发明属于数字通信技术领域，提供了一种调整锁相环的方法，具体为：预置锁相环的参数，输入参考时钟，置锁相状态标志为快捕标志，初始化控制参数与控制变量；检测参考时钟和本地时钟的相位，计算上述参考时钟与本地时钟之间的相位差；如果上述相位差小于或等于第二预置的相位差、大于第一预置的相位差，则选择阻尼系数比预置的阻尼系数小的一组快捕参数；如果上述相位差小于或等于上述第一预置的相位差，则选择阻尼系数比预置的阻尼系数大的一组快捕参数，并当上述相位差满足入锁判别条件时，置锁相状态标志为跟踪标志。利用本发明，缩短了入锁的时间，有效地消除输入相位的抖动，并且当参考时钟降质时，本地时钟不再跟踪，保证了参考时钟的质量。

Description

调整锁相环的方法

本发明是2007年1月5日提交中国专利局、申请号为200710000194.5、发明名称为“一种调整锁相环的方法和用于调整锁相环的装置”的中国专利申请的分案。

技术领域

本发明涉及数字通信技术领域，尤其涉及一种调整数字锁相环的方法和用于调整锁相环的装置。

背景技术

随着各种通信系统在公共电信网络上的广泛应用，导致网络规模越来越大，网络环境也越来越复杂，尤其对于有线接入网和无线接入网等各种边缘网络，网络环境更为复杂，比如所依托的传输网有SDH(Synchronous Digital Hierarchy，同步数字体制)、PDH(Pseudo-synchronous Digital Hierarchy，准同步数字体制)、数字微波甚至SDH/PDH混合网络。目前传输网基本上是基于SDH的，尽管SDH有其独有宽带、自愈能力强、强大的网管能力等优点，为了与PDH对接和承载多种业务的需要，SDH仍需要工作在同步环境，否则大量的指针调整会使2兆支路业务和定时质量严重恶化；另一方面为了分配和传送定时，SDH也需要工作在同步方式。即使SDH工作在同步环境，由于抖动积累和设备自身的噪声过程，指针调整仍会发生，尤其当网元数量超过一定的相位差后，指针调整会迅速上升，因此需要时钟锁相环，使系统时钟同步上升一级。

通讯系统的全局时钟系统，要求本地时钟能平滑、稳定的跟踪外部的质量好的时钟，必须采用松耦合时钟锁相环，而不是采用局部时钟系统的集成时钟锁相环，即紧耦合时钟锁相环。高性能的时钟同步系统是通讯传输领域必不可少的，并且在很大程度上决定了整个通讯传输业务的性能。时钟同步系统是基于锁相环路的同步原理，跟踪参考时钟，输出频率和输入频率经过相位比较后，得出一个相差值，再经过低通滤波方法，去控制高性能的压控振荡器，最终使得输出频率和输入频率严格保持相同。时钟锁相环的好坏将直接影响时钟捕捉的快速性、时钟跟踪的准确性和稳定性。

现有技术中，利用的快捕参数为：ζ＝0.707，ω_n＝0.007rad/s，当本地时钟和参考时钟相差2.5PPM时，入锁时间要13分钟，反应速度慢，入锁时间长。由于本地时钟和参考时钟之间的相位差较大，本地时钟由于惯性，到了参考时钟的频率时还要过冲，当快要入锁时，采用带宽更窄的捕捉参数，行成了震荡。并且，切换时钟参考源时，没有先检查参考源的质量，会导致参考源质量差时，本地时钟还会去跟踪，导致本地时钟更差，提供给系统的时钟恶化，甚至不能用。

发明内容

本发明实施例要解决的技术问题是提供一种调整数字锁相环的方法和用于调整锁相环的装置，能够实现本地时钟平滑、稳定的跟踪外部参考时钟。

本发明提供了一种调整锁相环的方法，包括：预置锁相环的参数，输入参考时钟，置锁相状态标志为快捕标志，初始化控制参数与控制变量；检测参考时钟和本地时钟的相位，计算上述参考时钟与本地时钟之间的相位差；如果上述相位差小于或等于第二预置的相位差、大于第一预置的相位差，则选择阻尼系数比预置的阻尼系数小的一组快捕参数；如果上述相位差小于或等于上述第一预置的相位差，则选择阻尼系数比预置的阻尼系数大的一组快捕参数，并当上述相位差满足入锁判别条件时，置锁相状态标志为跟踪标志

以上技术方案可以看出，本发明通过检测参考时钟和本地时钟的相位，计算所述参考时钟与本地时钟之间的相位差，选择快捕参数，若所述相位差大于第一预置的相位差，则选择一组快捕参数中的阻尼系数比预置的阻尼系数小的快捕参数，实现快速响应，缩短入锁的时间；若所述相位差小于所述第一预置的相位差，则切换成一组快捕参数中的阻尼系数比预置的阻尼系数大的快捕参数，减小超调，实现快速收敛，有效地消除输入相位的抖动。

附图说明

图1为本发明实施例的流程图；

图2为二阶锁相环的一般入锁示意图；

图3为本发明实施例采用自适应参数调整的锁相环入锁的示意图

图4为本发明实施例提供的装置框图。

具体实施方式

本发明实施例提供了一种调整锁相环的方法和用于调整锁相环的装置，为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

参见图1，为本发明实施例的流程图，具体如下：

101：预置锁相环电路模型的参数；

102：预置上电测试预热标志和经过上电预热标志，如预置所述经过上电预热标志为55AAH，检测所述上电测试预热标志是否为经过上电预热标志，若是，进入步骤103，否则，上电预热，直到所述上电测试预热标志为所述经过上电预热标志；

103：输入参考时钟，置锁相状态为快捕标志，初始化控制参数与控制变量；

104：计算所述参考时钟与本地时钟之间的相位差，如果所述参考时钟与本地时钟之间的相位差大于第二预置的相位差，例如所述第二预置的相位差为0.4PPM，则判断为所述参考时钟降质，执行步骤106，如果所述参考时钟与本地时钟之间的相位差小于或等于第二预置的相位差，则执行步骤105；

105：在所述第二预置的相位差的范围内，对所述参考时钟和本地时钟之间的相位差与第一预置的相位差，例如所述第一预置的相位差为0.1PPM，进行比较，若所述相位差大于第一预置的相位差，则选择阻尼系数比预置的阻尼系数小的一组快捕参数，所述预置的阻尼系数为判断阻尼系数大小的一个基准，可以根据具体情况进行预置，若所述相位差小于或等于所述第一预置的相位差，则切换成阻尼系数比预置的阻尼系数大的一组快捕参数，进行入锁判别，若满足预置的入锁判别条件，例如，所述入锁判别条件为：5分钟内本地时钟与参考时钟之间的相位差小于0.1PPM，则置锁相状态标志为跟踪标志，参数由快捕参数转换为跟踪参数，进入步骤107，若不满足入锁条件，则重复步骤104；

106：告警，继续检测所述参考时钟与本地时钟之间的相位差是否大于第二预置的相位差，若是，重复步骤106，否则，转到步骤105；

107：本地时钟跟踪参考时钟，并且如果所述本地时钟与参考时钟的相位差大于预置的失锁判别相位差，例如，所述失锁判别相位差可以为0.3PPM，判断为失锁，如果所述本地时钟与参考时钟的相位差小于或等于所述预置的失锁判别相位差，则本地时钟继续跟踪参考时钟，并实时检测所述参考时钟与本地时钟之间的相位差是否大于所述第二预置的相位差，若是，则判断为参考时钟降质，执行步骤108，否则，如果检测到所述参考时钟与本地时钟的相位差小于或等于所述第二预置的相位差，即所述参考时钟合格，则返回步骤104；

108：置锁相状态为保持，并实时检测参考时钟的质量，若所述相位差小于或等于第二预置的相位差，则参考时钟恢复，进入快捕状态，返回步骤107，若所述相位差大于所述第二预置的相位差，则继续执行步骤108。

其中，所述步骤101中的预置锁相环的参数包括：根据选用的晶振确定压控灵敏度，根据参考源的特性确定阻尼系数及自由振荡频率，根据系统精度要求确定参与锁相的两个时钟的标称频率和计数时钟频率。

其中，所述步骤105中，选择快捕参数的过程中，如果所述参考时钟和本地时钟的偏差过大，可以分多段和多组参数，如分三段，即三组参数。比如从相差6PPM到相差2PPM，从相差2PPM到相差0.3PPM，从0.3PPM到入锁。

其中，所述步骤103中，初始化控制参数与控制变量过程包括：从EEPROM中读取，预先存贮的参数，如果EEPROM中没有存贮或者读出的参数不符合要求，控制参数与控制变量则取初始化函数中的值作为参数和变量。

下面结合锁相环的闭环传递函数，本发明的实施例进一步描述：

$G\left(s\right)=\frac{K_{v}s+{\mathrm{aK}}_v}{s^2+K_{v}s+{\mathrm{aK}}_v}---\left(1\right)$

a为积分系数。设

$\mathrm{\ζ}=\sqrt{K_v/4a}---\left(2\right)$

${\mathrm{\ω}}_n=\sqrt{{\mathrm{aK}}_v}---\left(3\right)$

其中，ζ为阻尼系数，ω_n为自由振荡频率。

得到锁相环的闭环传递函数的另一表达方式(4)：

$H\left(s\right)=\frac{{\mathrm{\θ}}_0\left(s\right)}{{\mathrm{\θ}}_i\left(s\right)}=\frac{{2\mathrm{\ζ\ω}}_{n}s+{\mathrm{\ω}}_n^2}{s^2+{2\mathrm{\ζ\ω}}_{n}s+{\mathrm{\ω}}_n^2}---\left(4\right)$

导出误差函数为：

$H_e\left(s\right)=\frac{{\mathrm{\θ}}_i\left(s\right)-{\mathrm{\θ}}_0\left(s\right)}{{\mathrm{\θ}}_i\left(s\right)}=\frac{s^2}{s^2+{2\mathrm{\ζ\ω}}_{n}s+{\mathrm{\ω}}_n^2}---\left(5\right)$

可以看出，H(s)具有低通特性，只要ζ、ω_n选择得当，就可以很好地滤除输入相位的抖动。

当输入参考时钟信号f_i为理想时钟信号，可将输入参考时钟信号f_i看成为阶跃函数：

ω_i(t)＝αU(t)    (6)

则输入相位随时间的变化为：

${\mathrm{\θ}}_i\left(t\right)={\∫}_0^t{\mathrm{\ω}}_i\left(\mathrm{\τ}\right)\mathrm{d\τ}=\mathrm{\αt}---\left(7\right)$

当输入信号频率为阶跃函数时，由终值定理，求得稳定的相位误差：

E_s＝lim sE(s)＝lim s θ_i(s)H_e(s)＝0    (8)

(8)式说明，二阶锁相环对参考基准时钟跃变且稳定在某一频率的情况，锁相的最终结果是相位保持一致，当然频率也是一致的。按照同样的分析，若基准频率随时间呈线性变化，结果是经二阶锁相环锁相后，输入与输出之间有一稳定的相位差，而输入与输出频率相同。

下面举例进行详细说明：

选择参数阻尼系数ζ＝0.707，自由振荡频率ω_n＝0.007rad/s，参考基准时钟f_i为8000Hz，本地时钟f₀为8000.02Hz，所述参考时钟与本地时钟相差2.5PPM。

参见图2，为二阶锁相环的一般入锁过程。从图中可以看出，f₀来回振荡，在阻尼作用下逐渐向f_i靠近，并最终入锁，但入锁的时间过长达到13分钟。

为了改变入锁时间过长问题，本发明采用自适用参数调整的数字锁相环技术，开始阶段还是采用参数阻尼系数ζ＝0.707，自由振荡频率ω_n＝0.007rad/s，当本地时钟与参考时钟之间的相位差小于0.3PPM时，切换成另一组较平滑的参数阻尼系数ζ＝3.54，自由振荡频率ω_n＝0.002rad/s。结果本地时钟很快跟踪参考基准时钟，入锁只需3分钟，入锁条件是0.1PPM。

参见图3，为本发明采用参数调整的锁相环的入锁过程，从图中可以看出，本地时钟与参考时钟之间的相位差小于0.3PPM时，选择较大阻尼系数可以减小超调，实现快速收敛，本地时钟跟踪参考基准时钟产生小的惯性，不会产生很大的过冲和回荡，能较有效地消除输入相位的抖动。所以当他们相差较小时，切换成另外一组合适的参数，能有效的缩短入锁时间。进入锁定后，则选择锁定的参数，阻尼系数ζ＝3.8，自由振荡频率ω_n＝0.0005rad/s，可以较有效地消除输入相位的抖动。

其中，所述传递函数及各种参数转换的算法可以由微处理器实现。K_m为数字鉴相器的相差计数输出值至相位差的转换系数；K_θ为鉴相灵敏度，即单位相位差应输出的控制电压；K_n为压控振荡器VCO控制电压数字化转换系数，即将压控振荡器VCO电压转换为DAC的数字化电压值；K_f为压控振荡器VCO的压控灵敏度，即单位控制电压所引起的压控振荡器VCO频率变化。K_f、K_θ与环路增益K_v之间有如下关系：

K_v＝K_f·K_θ                      (9)

对选定的压控振荡器VCO而言，K_f为已知，K_v由选定的ζ、ω_n通过式(2)和(3)确定，则由式(9)可确定K_θ。当数字鉴相器的时钟计数频率确定后，K_m也即确定。数字鉴相器的可以将两个信号的相位差转化为数字脉冲的宽度，用此脉冲去控制计数器计数，相位差的大小反应了脉冲的宽度，这实际上是用计数器时钟的周期为单位来测量脉冲的宽度。如果参与锁相的两个信号的参考时钟频率为f_i，本地时钟频率为f₀，则K_m为：

K_m＝2πf_i/f₀                     (10)

若鉴相计数器得到的鉴相计相位差为m，则相位差θ_e为：

θ_e＝K_m·m                       (11)

其中，K_m的为单位鉴相计相位差代表的相位差，K_n的为单位电压需多少个DAC的基本量化电压来表示。

根据二阶锁相环的算法，压控振荡器VCO控制电压由下式计算得到：

V_ctrl＝K_mK_nK_θ·(θ_e+a·sθ_e)    (12)

其中，所述V_ctrl为压控振荡器VCO控制电压，θ_e是以鉴相计相位差为单位的经线性化处理后的相位差，sθ_e是θ_e对时间的积分，a为积分系数。

由此可见，若锁相环已处于锁定状态，此时θ_e为零，则控制电压决定于sθ_e和锁相环的控制参数a和K_m、K_n和K_θ参数。

至此，锁相环的所有控制参数都已获得。

其中，所述本地时钟由恒温晶体振荡器提供，恒温晶体振荡器的频率及其稳定度与温度有十分密切的关系，所以本地时钟频率稳定度和恒温晶体振荡器的温度关系密切。恒温槽晶体振荡器在加电之初，由于还未达到热平衡，其初始输出频率与标称频率将会有一个较大的差值。若开始就进入快捕流程，将会使θ_e和sθ_e远远地偏离锁定以后的值，导致快捕过程的漫长。为此，进入快捕流程前有一段7分钟的上电预热过程，等待恒温槽晶体振荡器基本稳定下来。若是正常复位，则能跳过上电预热过程直接进入快捕流程。例如，设置一个字节的上电测试标志字节，若检测到该标志字节不是55AAH，则表明是新上电，则进入上电预热阶段，预热结束后将测试标志字节置为55AAH，表明已经过预热。若正常复位使处理器重新进入初始化程序段，则由于已设立了有效的上电测试标志字节，因而可跳过预热流程。

参考时钟可以从SDH传输网中提取，由于传输网的环路很复杂，不能保证所有时刻从SDH传输网中提取的基准时钟都质量很好，满足跟踪要求。当从SDH传输网中提取的参考时钟有偏离基准频率现象，本地参考时钟不能去跟踪，否则本地参考时钟会被严重拉偏。需要建立基准降质判别的依据，本技术中给出了判别时钟降质的方法。它是通过测定两时钟信号相位差的变化实现的，具体如下：

${\mathrm{\θ}}_e=2\mathrm{\π}{\∫}_{t_1}^{t_2}(f_i-f_0)\mathrm{dt}---\left(13\right)$

f_i是外来的参考时钟的频率，f₀是本地时钟输出的频率，θ_e为他们在t₁～t₂时段内的相位差。式(13)表明，若两个时钟频率相同，f_i等于f₀，则θ_e为零，它们之间的相位差将保持恒定不变。若频率不相等，则相差随时间增大，且频率差越大，相差随时间的变化越快。因此可以通过鉴测相差的变化推测两时钟的频率差异，从而判定时钟是否降质。

参见图4，本发明实施例提供的一种用于调整锁相环的装置，包括：

鉴相器401、品质检测单元402、参数选择单元403；

鉴相器401，用于检测参考时钟与本地时钟的相位，计算所述参考时钟与本地时钟之间的相位差，并将所述相位差发送到品质检测单元402；

品质检测单元402，用于检测参考时钟的质量，当检测到从鉴相器401接收的所述相位差大于第二预置的相位差，则告警，继续检测参考时钟的质量，直到所述相位差小于或等于所述第二预置的相位差，并将所述小于第二预置的相位差发送到快捕参数选择单元403；

快捕参数选择单元403，比较所接收的参考时钟与本地时钟之间的相位差是否大于第一预置的相位差，若是，则选择阻尼系数比预置的阻尼系数小的一组快捕参数，否则，选择阻尼系数比预置的阻尼系数大的一组快捕参数。

其中，所述装置进一步包括：滤波器404、压控振荡器405；

滤波器404，用于对接收的所述相位差进行滤波，并将所述相位差转化为用于压控振荡器405的压控电压；

压控振荡器405，用于将接收的所述压控电压转化为本地时钟输出。

其中，所述的第一预置的相位差小于第二预置的相位差。

其中，所述参考时钟可以从SDH传输网中提取，由于传输网的环路很复杂，不能保证所有时刻从SDH传输网中提取的基准时钟都质量很好，满足跟踪要求，本发明中采用品质检测单元402对从SDH传输网中提取的参考时钟进行实时质量检测，当检测到所述参考时钟有偏离基准频率现象，本地参考时钟不能去跟踪，否则本地参考时钟会被严重拉偏。

其中，所述本地时钟进入跟踪状态以后，参考时钟仍然实时检测参考时钟的质量，若检测到所述参考源降质，即所述参考时钟与本地时钟之间的相位差大于所述第二预置的相位差，置锁相状态为保持，并且继续实时检测参考源的质量，若参考源的质量自动恢复，则本地时钟继续跟踪。

以上实施例可以看出，本发明通过实时检测参考时钟的质量，当参考时钟降质时，本地时钟不会去跟踪，并且通过检测参考时钟和本地时钟的相位，计算所述参考时钟与本地时钟之间的相位差，选择快捕参数，若所述相位差大于第一预置的相位差，则选择一组快捕参数中的阻尼系数比预置的阻尼系数小的快捕参数，实现快速响应，缩短入锁的时间；若所述相位差小于所述第一预置的相位差，则切换成一组快捕参数中的阻尼系数比预置的阻尼系数大的快捕参数，减小超调，实现快速收敛，有效地消除输入相位的抖动，以快速、可靠、准确的同步于上级节点的频率基准，从而为下级节点提供一个稳定、准确、可靠的频率基准。

以上对本发明所提供的一种调整锁相环的方法和用于调整锁相环的装置进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (5)

1.一种调整锁相环的方法，其特征在于，包括：

预置锁相环的参数，输入参考时钟，置锁相状态标志为快捕标志，初始化控制参数与控制变量；

检测参考时钟和本地时钟的相位，计算所述参考时钟与本地时钟之间的相位差；

如果所述相位差小于或等于第二预置的相位差、大于第一预置的相位差，则选择阻尼系数比预置的阻尼系数小的一组快捕参数；

如果所述相位差小于或等于所述第一预置的相位差，则选择阻尼系数比预置的阻尼系数大的一组快捕参数，并当所述相位差满足入锁判别条件时，置锁相状态标志为跟踪标志。

2.根据权利要求1所述的方法，其特征在于，所述方法还包括：当所述相位差大于第二预置的相位差时，则告警，并继续检测参考时钟的质量，直到所述相位差小于或等于所述第二预置的相位差。

3.根据权利要求1或2所述的方法，其特征在于，所述预置锁相环的参数包括：根据选用的晶振确定压控灵敏度，根据参考源的特性确定阻尼系数及自由振荡频率，根据系统精度要求确定参与锁相的两个时钟的标称频率和计数时钟频率。

4.根据权利要求1或2所述方法，其特征在于，所述初始化控制参数与控制变量，包括：从存储器中读取预先存贮的参数；如果所述存储器中没有存贮或者读出的参数不符合要求，控制参数与控制变量则取初始化函数中的值作为参数和变量。

5.根据权利要求4所述的方法，其特征在于，所述存储器包括电可擦可编程只读存储器EEPROM。

Images