CN101174940B - 一种非线性参数调节锁相环的方法和装置 - Google Patents

一种非线性参数调节锁相环的方法和装置 Download PDF

Info

Publication number
CN101174940B
CN101174940B CN2007101241433A CN200710124143A CN101174940B CN 101174940 B CN101174940 B CN 101174940B CN 2007101241433 A CN2007101241433 A CN 2007101241433A CN 200710124143 A CN200710124143 A CN 200710124143A CN 101174940 B CN101174940 B CN 101174940B
Authority
CN
China
Prior art keywords
phase
phase difference
clock
locked loop
parameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007101241433A
Other languages
English (en)
Other versions
CN101174940A (zh
Inventor
徐云川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2007101241433A priority Critical patent/CN101174940B/zh
Publication of CN101174940A publication Critical patent/CN101174940A/zh
Application granted granted Critical
Publication of CN101174940B publication Critical patent/CN101174940B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明所提供的一种非线性参数调节锁相环的方法和装置,用于实现本地时钟与网络实现时钟的同步,所述方法包括,预先构造非线性比例积分PI调节器的函数表,将所述函数计算数据表预先保存在非易失性存储器中,周期性检测参考时钟与本地输出时钟的相位差,根据所述相位差值,查询所述预存的数据表获得当前比例积分PI控制环节的增益参数并代入所述PI控制环节中计算控制量。本发明方法和装置通过预置非线性算法参数表,获得在每一个相位误差点上的PI控制环节的增益参数值,其抗干扰能力也较原系统大大增强,既提高了锁相环的动态响应能力,又进一步减少了调节时间和超调量,增强了所述锁相环路的鲁棒特性。

Description

一种非线性参数调节锁相环的方法和装置
技术领域
本发明涉及数字通信领域技术,更具体的说,是一种用来实现本地时钟与网络实现时钟同步的方法和装置。
背景技术
随着通信网络的高速发展,尤其是时钟同步网专网的发展,基于PLL技术的定时设备也得到了长足的发展,各种调节锁相环的算法和装置也应运而生,极大地提高了传统锁相环的性能。
通常,在通讯领域里信息的传递和交换是通过频率承载和时分复用完成的。因此频率和定时的准确度等各项指标无论是对传输效率还是传输的质量来说都是至关重要的。几乎所有的通讯设备中为了获得准确的频率和定时信号,都需要依赖时钟技术。通讯设备的收发时钟频率不一致将导致收发时钟之间的相位差不断积累,而收发时钟不可能完全一致,通讯设备一般采用缓冲的方式来消除这种积累(比如交换设备会在中继上采用FIFO缓冲;SDH传输在帧结构内采用指针调整机制),但是如果这种积累超出了缓冲的能力范围,就会产生滑码,最终影响设备的性能,即使不产生滑码,缓冲也有副作用,比如交换的时延、SDH指针调整带来的线路时钟抖动等等,这里,时钟技术的本质就是控制时间和频率,使得滑码产生的概率尽可能少。这种精确定时的需要随着通信网的规模的扩大而显得越来越迫切,由此可见,时钟在通信领域占有举足轻重的地位,属于通信领域的基础性技术,而如何控制本地时钟与全网时钟同步又是时钟技术的关键一环。
时钟同步系统是基于锁相环的原理,目前所使用的松耦合锁相环一般有鉴相器、数字低通滤波器、数模转换器件(DA)、压控振荡器(VCXO)组成。根据输入信号与本地估算时钟之间的相位误差对本地估算时钟的相位进行连续不断的反馈调节,从而达到使本地估算时钟相位跟踪输入信号相位的目的,它的工作原理包括:压控振荡器的输出经过采集并分频和基准信号同时输入鉴相器,鉴相器通过比较上述两个信号的频率差,然后输出一个直流脉冲电压;控制压控振荡器,使它的频率改变;经过一个很短的时间,压控振荡器的输出就会稳定于某一期望值。
现有技术中的专利文献包括:专利申请号为200710000194.5的中国专利申请“一种调整锁相环的方法和用于调整锁相环的装置”,该专利申请存在以下不足:一、该专利使用固定的调节参数代入算法进行计算,两组参数相差较大,不能针对不同的误差值作出及时有效的响应,且在参数切换时可能引起环路的振荡;二、在该专利的实现中,在对基准参考源进行降质判别时,没有考虑到输入基准正常情况下的相位漂移,同时也没有考虑进行降质判别的条件,有可能引入误判。
发明内容
本发明的目的是,针对上述现有技术存在的缺陷提供了一种非线性的数字锁相环的参数调整方法和用于调整锁相环的装置,达到本地时钟既精确、快速地跟踪输入参考时钟,又减少超调的目的。本发明的技术方案如下:
一种非线性参数调节锁相环的方法,用于实现本地时钟与网络实现时钟的同步,其包括以下步骤:
a、预先构造用于反映输入的参考时钟和本地输出时钟的相位差与比例积分PI控制环节的增益参数之间关系的非线性函数,根据该非线性函数计算非线性PI调节器执行PI控制环节时所使用的数据表,并在存储器中预存根据所述非线性函数计算的数据表;
b、预置锁相环的上电参数,输入参考时钟,置锁相环状态为快捕状态,初始化其参数与控制变量;
c、周期性检测参考时钟与本地输出时钟的相位差,根据所述相位差,查询所述预存的数据表获得当前比例积分PI控制环节的增益参数并由非线性比例积分PI控制器根据获得到的增益参数计算计算控制输入;
所述非线性函数为双曲正割函数;所述非线性PI调节器的控制输入参数构造函数为:
u ( t ) = K p ( e ( t ) ) * e ( t ) + K i e ( t ) ∫ 0 t e ( t ) dt
其中,U(t)为所述非线性比例积分PI调节器的控制输入,Kp是比例增益参数,Ki是积分增益参数,e(t)为相位差。
所述的方法,其中:在所述步骤b之前还包括步骤:预置上电预热标志和压控振荡器的工作温度值,检测压控振荡器的工作温度是否达到所述预置的工作温度值,若是进入步骤b;否则,上电预热,直到所述压控振荡器的工作温度达到所述预置的工作温度值。
所述的方法,其中:所述步骤c中还包括:将所述相位差与保存的初始门限数据进行比较,实时更新所述门限数据。
所述的方法,其中,所述初始门限数据包括降质判别门限值,通过如下步骤比较:
所述本地输出时钟跟踪所述参考时钟,如果所述相位差小于所述的初始降质判别门限值,则系统进入锁定状态,周期性更新降质判别门限值;否则告警,并继续检测所述参考时钟与本地输出时钟的相位差。
所述的方法,其中,所述初始门限数据还包括失锁判别门限值,通过如下步骤判断:所述本地输出时钟跟踪所述参考时钟,在系统锁定状态下,如果所述相位差值大于预置的失锁判别门限值,判断为失锁,停止对所述参考时钟进行跟踪,置锁相环状态为保持标志,并继续检测所述相位差,直至所述相位差值在所述失锁判别门限值以内,撤销锁相环的保持状态。
所述的方法,其中:所述比例增益参数kp的表达式为:
Kp(e(t))=ap+bp(1-sech(cpe(t))
其中,ap,bp,cp为正实常数;
所述积分增益参数Ki的表达式为:
Ki(e(t))=ai+bisech(cie(t))
其中,ai,bi,ci为正实常数。
一种用于调节锁相环的装置,包括滤波电路,用于对参考时钟进行滤波;基准品质判别单元,用于检测所述参考时钟与本地输出时钟之间的相位差,并根据相位差值控制锁相环路的状态和告警;
压控振荡器,用于将算法参数选择单元的控制输入转变为振荡器的频率量输出;
所述用于调节锁相环的装置还包括,鉴相器和包含有非线性PI调节器的算法参数选择单元;
所述鉴相器,用于实时比较锁住参考时钟与所述压控振荡器输出时钟之间的相位差,并将之线性化后送到算法参数选择单元;
所述算法参数选择单元,用于根据所述相位差从预置数据表中找到一组增益参数,由非线性PI调节器器根据获得到的增益参数计算控制输入;其中,所述非线性函数为双曲正割函数,所述非线性PI调节器的控制输入参数构造函数为:
u ( t ) = K p ( e ( t ) ) * e ( t ) + K i e ( t ) ∫ 0 t e ( t ) dt
其中,U(t)为所述非线性PI调节器的控制输入,kp是比例增益参数,Ki是积分增益参数,e(t)为相位差。
本发明所提供的一种非线性的数字锁相环的参数调整方法和用于调整锁相环的装置,本发明通过预置非线性算法参数表,将所述函数计算数据表预先保存在非易失性存储器中,由于非线性PI调节器中的增益参数随误差变化而变化,只要非线性函数中的各项参数选择适当,采用本发明与现有技术相比,参数变化更加平滑,因而其抗干扰能力也较原系统大大增强,既提高了锁相环的动态响应能力,又进一步减少了调节时间和超调量,增强了所述锁相环路的鲁棒特性。
附图说明
图1是本发明锁相环调整方法的流程图;
图2是本发明技术方案描述的曲线图;
图3是本发明的装置结构原理图;
图4是未实现本算法时锁相环路的阶跃响应曲线;
图5是本发明所描述的非线性PI调节器算法时的阶跃响应曲线。
具体实施方式
本发明实施例提供了一种具体的调节锁相环的方法和用于调节锁相环的装置,为使本发明的目的、技术方案及优点更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。
为了解决本地时钟跟踪参考时钟所存在的不精确和超调的问题,本发明采用以下方法:第一步,依据所述松耦合锁相环系统的PI控制环节的参数调节原理,预先构造一个系统输入与反馈的误差与所述PI控制环节的增益系数之间关系的非线性函数;并将根据所述函数计算数据表预先保存在非易失性存储器中;第二步,预置锁相环的上电参数,输入参考时钟,置锁相环状态为快捕状态,初始化相关参数与控制变量;第三步,检测输入参考源的有效性,当所述参考源存在且有效时,周期性检测所述参考源时钟与本地时钟的相位差,根据所述相位差的值,查询所述预先保存的数据表获得当前PI控制环节的增益参数并设置到算法中;同时实时更新用于检测所述参考源有效性的门限数据。根据该方法本发明采用如图3所示的用于调节锁相环的装置,包括滤波电路、鉴相器、基准品质判别单元、算法参数选择单元、压控振荡器。
滤波电路,对所述参考输入信号进行滤波,去除输入信号中的随机噪声和高频干扰。
鉴相器,用于实时比较锁住参考时钟与所述压控振荡器输出时钟之间的相位差,并将之线性化后送到算法参数选择单元。
基准品质判别单元,用于检测所述参考输入与本地时钟之间的相位差。并根据相位差值控制锁相环路的状态并告警。
算法参数选择单元,用于根据鉴相器送来的所述实时相位差从所述预置参数表中找到一组增益参数,代入所述PI控制环节中计算控制量。
压控振荡器,将前述单元的控制输出信号转变为振荡器的频率量输出。
本发明采用了松耦合锁相环装置,其包括鉴相器、数字低通滤波器、数模转换器件(DA)、压控振荡器(VCXO),其中,数字低通滤波器(DLF)既是算法的重要组成部分,又是保证系统性能的关键模块,所以本发明着重解决DLF的参数动态调整,考虑到控制系统的稳定性以及被控对象的模型特性,这里的DLF采用比例积分(PI)调节器实现。这里的数字低通滤波器就是比例积分调节器,不同于滤波电路。滤波电路只是一个单纯的硬件滤波结构,而数字低通滤波器依赖于本发明所述软件算法,既然PI调节器是一个软件部分,它与上文所述算法参数选择单元是合二为一的。
本发明通过预置非线性算法参数表,获得在每一个相位误差点上的PI控制环节的增益参数值,从而达到根据误差变化规律实施控制的目的。
下面结合附图1对本发明所提供的一种调整数字锁相环的方法进行更详细的描述,该方法具体步骤包括:
101:预先构造系统输入与反馈的误差与所述PI控制环节的增益系数之间关系的非线性函数,并将根据所述函数计算的数据表预先保存在NVRAM中;
102:预置锁相环的上电预热标志和压控振荡器的工作温度值,检测所述温度是否达到所述预置的工作温度,若是进入步骤103,否则,上电预热,直到所述检测温度达到所述工作温度;
103:输入参考时钟,置锁相环状态为快捕状态,初始化控制变量。
104:计算参考时钟与本地时钟之间的相位差,经过线性化处理后与保存的初始降质判别门限数据进行比较,例如,对于32.768MHz的鉴相器频率来说,若在30.6秒时间段内的相位差不大于固有相差+20(计数值),可以认为没有发生降质,并可将此作为降质判别门限;在上述的时间段内,若相位差大于所述降质判别门限,进行步骤106,否则,执行步骤105。
105,计算参考时钟与本地时钟之间的相位差并进行线性化处理,在预置的非线性函数表中获得当前所述调节参数并设置到PI控制环节中,当系统进入锁定状态后周期性更新降质判别门限数据。
106:由于系统检测到所述参考时钟与本地时钟的相差达到了时钟降质门限,向控制台告警;同时继续检测所述参考时钟与本地时钟的相差,返回步骤104。
步骤107:本地时钟跟踪所述参考时钟,进入锁定状态;如所述本地时钟与参考时钟的相差大于预置的失锁判别门限,例如,所述失锁判别条件为:本地时钟与参考时钟的相位差相差大于0.4PPM,判断为失锁,提示参考时钟质量已严重恶化,不能再对所述参考时钟进行跟踪,进行步骤108,否则,返回步骤104。
步骤108:置锁相环状态为保持标志,并继续检测所述参考时钟与本地时钟的相差,若所述相差重新回到所述失锁判别门限以内,撤销锁相环的保持状态,进行步骤103。
其中,在所述步骤103中,预置锁相环的参数包括:根据选用的压控振荡器确定电压频率转换系数和正常工作时的温度要求,根据所述参考时钟特性和本地时钟参数预置降质判别门限初始数据,失锁判别门限初始数据。
其中,所述步骤101和步骤105中所涉及的非线性函数可选取为双曲正割函数sech()。本发明方法并不限于双曲正割函数,凡是在零点左右的函数的单调性与双曲正割函数类似的函数都在权利要求之列。
构造比例增益参数kp的非线性函数如下式所示:
Kp(e(t))=ap+bp(1-sech(cpe(t))  (1)
其中,ap,bp,cp为正实常数。
当误差e(t)趋于无穷时,kp取最大值ap+bp;当e=0时,kp取最小值ap;bp为kp的变化区间,调整cp的大小可以调整kp的变化速率。
构造积分增益参数ki的非线性函数如下式所示:
Ki(e(t)))=ai+bisech(cie(t)))    (2)
其中,ai,bi,ci为正实常数
式中,Ki的取值范围为(ai,ai+bi),当e=0时,Ki取最大值,ci的取值决定了Ki的变化快慢程度。
至此,可得出非线性PI调节器的控制输入为:
u ( t ) = K P ( e ( t ) ) * e ( t ) + K i e ( t ) ∫ 0 t e ( t ) dt - - - ( 3 )
其中,表达式(3)由表达式(1)和(2)两部分组成,分别是比例增益部分与积分增益部分;所述函数的技术意义在于:对于不同的误差值,所述PI调节器的输出由两部分构成,一个是与误差值成比例的部分kp,另一个是用每一时刻的误差值进行积分的结果Ki;比例部分与误差的大小直接联系,可以快速削除误差;积分部分与误差的累积效应相关,可以减小系统的超调量,削除静差。本发明对所述PI调节器的参数调节的核心思想是以所述控制系统的闭环误差为变量构造合适的非线性函数,从而给出针对每个误差值的所述PI调节器参数。
参见附图2,对上述的构造比例增益参数kp和构造积分增益参数ki做进一步描述。
以二阶系统的阶跃响应为例,在图示的控制输出中,在0-0.04秒这段时间内,为保证系统有较快的响应速度,比例增益参数kp在0-0.04秒这段时间内应较大,同时为了减小超调,希望误差e逐渐减小时,比例增益也随之减小;在0.04-0.07秒这段时间内,为了增大反向控制作用,减小超调,希望kp逐渐增大;在0.07-0.11秒这段时间内,为了使系统尽快回到稳定点,并不再产生大的惯性,期望kp逐渐减小;在0.11-0.14秒这段时间内,期望kp逐渐增大,作用与0-0.04秒时间段内相同;依据上述描述,比例增益参数kp随误差e的变化规律大致类似于一个开口向上的抛物线。
对于积分增益参数,当误差信号e较大时,希望积分增益不要太大,以防止响应产生振荡,有利于减小超调量;而当误差较小时,希望积分增益增大,以消除系统的静态误差;据此,可以推断积分参数Ki随误差e的变化规律类似与开口向下的抛物线。
其中,所述PI调节器的参数构造函数中的ap,bp,cp以及ai,bi,ci的构造方法详见下述说明。
以下结合锁相环的闭环传递函数对本发明作进一步阐述,本实施例采用二阶锁相环路,其结构图如下所示:
Figure S2007101241433D00091
其中,F(S)为数字低通滤波器的传递函数,Kv为环路增益;F(S)选择如下形式:
F(S)=p(1+a/S)    (4)
表达式(4)中,α为积分系数,p为比例增益系数,S是拉普拉斯(laplace)算子,1/S表示积分运算。
锁相环的闭环传递函数为:
H ( s ) = θ o ( s ) θ i ( s ) = 2 ξω n s + ω n 2 s 2 + 2 ξω n s + ω n 2 - - - ( 5 )
相应的误差传递函数为:
H e ( s ) = θ i ( s ) - θ o ( s ) θ i ( s ) = s 2 s 2 + 2 ξω n s + ω n 2 - - - ( 6 )
式中: ξ = K v / 4 a
ω n = aK v
其中,ξ为阻尼系数,ωn为自由振荡频率。
可以看出,H(s)具有低通特性,只要ξ和ωn选择得当,就可以很好地滤除输入相位的抖动。
当输入信号频率为阶跃函数时,即:
ω1(t)=αU(t)    (7)
则输入相位随时间变化为:
θ 1 ( t ) = ∫ 0 t ω 1 ( τ ) dτ = at
对上式作拉氏变换:
θi(s)=a/s2    (9)
由终值定理,求得稳定的相位误差:
E s = Lim s → 0 sE ( s ) = Lim s → 0 s θ i ( s ) H e ( s ) = 0 - - - ( 10 )
上式说明,二阶锁相环对基准频率跃变但稳定在某一频率的情况,锁相的最终结果是相位保持一致,当然频率也就一致;同样可以分析当基准频率随时间呈线性变化的情况下:
基准频率为:
ω i ( t ) = λt - - - ( 11 )
则输入相位随时间的变化为:
θ i ( t ) ∫ 0 t ω i ( τ ) dτ = 1 2 λt 2
因此有:
θi(s)=λ/s3    (13)
由终值定理,求得稳定的相位误差:
E s = Lim s → 0 sE ( s ) = Lim s → 0 s θ i ( s ) H e ( s ) = λ / ω n 2 - - - ( 14 )
上式表明,若输入信号频率随时间呈线性变化,则经过二阶锁相环锁相后,输出与输入相位间有一稳定的相位差,因此,输出与输入频率相同。
由于系统的环路增益Kv仅仅与鉴相灵敏度和VCXO压控灵敏度相关,这两个参数是具体器件参数的反映,故在具体实现中有较大差别。
Kv=Kθ×Kf    (15)
式中,Kθ:鉴相灵敏度,即单位相位差应输出的控制电压值;
Kf:VCO压控灵敏度,即单位控制电压引起的VCO频率变化。
本例经过化简、计算得到Kv的值为0.099。
采用所述具体实施方式的步骤A和步骤E中的PI调节器的参数构造函数,其中,ap为0.1,bp为1.01,cp为0.8以及ai为0.049,bi为0.03,ci为1,将所述参数代入表达式(1)和(2)中,选取比例增益和积分增益的系数构造函数如下所示:
Kp(e(t))=0.1+1.01(1-sech(0.8e(t))  (1a)
Ki(e(t))=0.049+0.03sech(e(t))      (2a)
其中,这些参数系数的确定需要依据被控对象的特性以及控制精度进行试验获得,首先计算出一个系统可以接收的范围,然后在此范围内进行反复试验获得。
附图4是未实现本算法时锁相环路的阶跃响应曲线,其中图中的纵坐标代表系统在阶跃输入下的幅度响应,原本在p=0.1,α=0.049的固定参数的情形下,阶跃响应达到接近0.3PPM的设定值需要大于12分钟左右,且有较大超调。
附图5是本发明所描述的非线性PI调节器算法时的阶跃响应曲线,观察系统的阶跃响应有很大改观,使用所述增益非线性参数的调节器后,大约4分钟左右即可达到0.3PPM的设定值,且超调量是原先的30%左右,大大提高了系统的动态特性。
由于网络中的时钟受传输距离,各种随机或规则干扰的影响,其质量也不断发生变化,为了确保能够准确地跟踪网络中的精确时钟,就需要对参考时钟有所甄别,将不合格的参考时钟排除在跟踪之列,但是如何确定降质的门限数据却并不简单。正常情况下的基准时钟应该是具有稳定的频率和相位的时钟,而降质的基准具体表现在频率(相位)的抖动、频率的漂移,前者即频率的抖动是比较快速的频率抖动,抖动幅度如果超过2×10-8一般就认为降质量;后者即频率的漂移是缓慢的频率漂移,同样,如果频率偏离正常频率的2×10-7时认为基准降质量。
判别时钟降质,通过测定两时钟信号的相位差的变化来实现,具体方法如下:
设f1是待检测的基准,f是正常频率,则在t1~t2时段内的相位差变化为:
Δθ e = 2 π ∫ 1 t 2 ( f i - f ) dt - - - ( 15 )
可见,若两个时钟频率相同,fi=f,则Δθe=0,它们之间的相位差将保持恒定不变;若频率不相等,则相位差随时间增大,且频率相差越大,相位差随时间变化越快,因此可以通过检测相位差的变化推测两时钟的频率差异,从而判断基准是否降质。
在上面的检测方法中,需要提供一个稳定不变的标准参考f,最好是用一个稳定性非常好的晶振来提供,但晶振输出时钟频率fR虽然稳定,却不一定等于f,虽然在基准正常时的频率可以认为是fi=f,但fR与f之间仍然会发生相位漂移,但这个相位漂移是正常情况下的相位漂移,如果基准降质,则它在t1~t2时段内与晶振的相位漂移将会比正常情况下的相位漂移多。所以需要待系统进入锁定状态后,测量出这个正常的相位漂移,才能准确地进行降质判别;而且随着系统的运行,这个正常的相位漂移值也会发生波动,因此需要周期更新降质判别门限数据。
应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围,其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种非线性参数调节锁相环的方法,用于实现本地时钟与网络实现时钟的同步,其包括以下步骤:
a、预先构造用于反映输入的参考时钟和本地输出时钟的相位差与比例积分PI控制环节的增益参数之间关系的非线性函数,根据该非线性函数计算非线性PI调节器执行PI控制环节时所使用的数据表,并在存储器中预存根据所述非线性函数计算的数据表;
b、预置锁相环的上电参数,输入参考时钟,置锁相环状态为快捕状态,初始化其参数与控制变量;
c、周期性检测参考时钟与本地输出时钟的相位差,根据所述相位差查询所述预存的数据表获得当前PI控制环节的增益参数,并由非线性PI调节器根据获得到的增益参数计算控制输入;
所述非线性函数为双曲正割函数;所述非线性PI调节器的控制输入参数构造函数为:
Figure FSB00000103434800011
其中,U(t)为所述非线性PI调节器的控制输入,Kp是比例增益参数,Ki是积分增益参数,e(t)为相位差。
2.根据权利要求1所述的方法,其特征在于:在所述步骤b之前还包括步骤:预置上电预热标志和压控振荡器的工作温度值,检测压控振荡器的工作温度是否达到所述预置的工作温度值,若是进入步骤b;否则,上电预热,直到所述压控振荡器的工作温度达到所述预置的工作温度值。
3.根据权利要求1所述的方法,其特征在于:所述步骤c中还包括:
将所述相位差与保存的初始门限数据进行比较,实时更新所述门限数据。
4.根据权利要求3所述的方法,其特征在于,所述初始门限数据包括降质判别门限值,通过如下步骤比较:
所述本地输出时钟跟踪所述参考时钟,如果所述相位差小于所述的初始降质判别门限值,则系统进入锁定状态,周期性更新降质判别门限值;否则告警,并继续检测所述参考时钟与本地输出时钟的相位差。
5.根据权利要求4所述的方法,其特征在于,所述初始门限数据还包括失锁判别门限值,通过如下步骤判断:
所述本地输出时钟跟踪所述参考时钟,在系统锁定状态下,如果所述相位差值大于预置的失锁判别门限值,判断为失锁,停止对所述参考时钟进行跟踪,置锁相环状态为保持标志,并继续检测所述相位差,直至所述相位差值在所述失锁判别门限值以内,撤销锁相环的保持状态。
6.根据权利要求1所述的方法,其特征在于:所述比例增益参数kp的表达式为:
Kp(e(t))=ap+bp(1-sech(cpe(t)))
其中,ap,bp,cp为正实常数;
所述积分增益参数Ki的表达式为:
Ki(e(t))=ai+bi sech(cie(t))
其中,ai,bi,ci为正实常数。
7.一种用于调节锁相环的装置,包括滤波电路,用于对参考时钟进行滤波;基准品质判别单元,用于检测所述参考时钟与本地输出时钟之间的相位差,并根据相位差值控制锁相环路的状态和告警;压控振荡器,用于将算法参数选择单元的控制输入转变为振荡器的频率量输出;
其特征在于,所述用于调节锁相环的装置还包括,鉴相器和包含有非线性PI调节器的算法参数选择单元;
所述鉴相器,用于实时比较锁住参考时钟与所述压控振荡器输出时钟之间的相位差,并将之线性化后送到算法参数选择单元;
所述算法参数选择单元,用于根据所述相位差从预置数据表中找到一组增益参数,由非线性PI调节器根据获得到的增益参数计算控制输入;
其中,所述非线性函数为双曲正割函数,所述非线性PI调节器的控制输入参数构造函数为:
Figure FSB00000103434800031
其中,U(t)为所述非线性PI调节器的控制输入,kp是比例增益参数,Ki是积分增益参数,e(t)为相位差。
CN2007101241433A 2007-10-22 2007-10-22 一种非线性参数调节锁相环的方法和装置 Expired - Fee Related CN101174940B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2007101241433A CN101174940B (zh) 2007-10-22 2007-10-22 一种非线性参数调节锁相环的方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2007101241433A CN101174940B (zh) 2007-10-22 2007-10-22 一种非线性参数调节锁相环的方法和装置

Publications (2)

Publication Number Publication Date
CN101174940A CN101174940A (zh) 2008-05-07
CN101174940B true CN101174940B (zh) 2010-09-01

Family

ID=39423221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007101241433A Expired - Fee Related CN101174940B (zh) 2007-10-22 2007-10-22 一种非线性参数调节锁相环的方法和装置

Country Status (1)

Country Link
CN (1) CN101174940B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102957545B (zh) * 2011-08-17 2017-12-05 中兴通讯股份有限公司 同步网络时钟的维护方法及装置
CN108418579B (zh) * 2018-04-08 2024-02-13 中船重工(武汉)凌久电气有限公司 一种输出正弦波锁相移相装置及正弦锁相移相算法
CN110912147B (zh) * 2018-09-17 2023-05-30 株洲变流技术国家工程研究中心有限公司 基于静止无功发生器的电网电压调节方法、装置及可读储存介质
CN112383305A (zh) * 2020-11-16 2021-02-19 烽火通信科技股份有限公司 时钟恢复方法、装置、设备及可读存储介质
CN113534205B (zh) * 2021-09-16 2021-12-17 长沙海格北斗信息技术有限公司 卫星导航信号的异常判定方法、卫星导航方法及接收机
CN114754680A (zh) * 2022-06-14 2022-07-15 探维科技(北京)有限公司 光栅尺及其测量精度的提升方法、装置、介质和设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278675A (zh) * 1999-06-18 2001-01-03 Lg情报通信株式会社 数字锁相环电路
CN1741389A (zh) * 2004-08-26 2006-03-01 瑞昱半导体股份有限公司 具有非线性相位误差反应特性的锁相环
CN1893408A (zh) * 2005-07-08 2007-01-10 迈克纳斯公司 为解调接收信号确定接收信号频率的方法和电路装置
CN101009545A (zh) * 2007-01-05 2007-08-01 华为技术有限公司 一种调整锁相环的方法和用于调整锁相环的装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1278675A (zh) * 1999-06-18 2001-01-03 Lg情报通信株式会社 数字锁相环电路
CN1741389A (zh) * 2004-08-26 2006-03-01 瑞昱半导体股份有限公司 具有非线性相位误差反应特性的锁相环
CN1893408A (zh) * 2005-07-08 2007-01-10 迈克纳斯公司 为解调接收信号确定接收信号频率的方法和电路装置
CN101009545A (zh) * 2007-01-05 2007-08-01 华为技术有限公司 一种调整锁相环的方法和用于调整锁相环的装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
庞浩,俎云霄,王赞基.一种新型的全数字锁相环.中国电机工程学报23 2.2003,23(2),全文. *

Also Published As

Publication number Publication date
CN101174940A (zh) 2008-05-07

Similar Documents

Publication Publication Date Title
CN101174940B (zh) 一种非线性参数调节锁相环的方法和装置
US10764028B2 (en) Clock transfer and filtering using digital clock phase information
CN100477527C (zh) 一种锁相环及提高时钟精度的方法
CN100373777C (zh) 具有可选常规或快速锁定能力的数字锁相环及其控制方法
US6081163A (en) Standard frequency and timing generator and generation method thereof
CA2253461C (en) Multiple input frequency locked loop
EP2528255B1 (en) A method and a device for controlling frequency synchronization
US8629701B2 (en) PLL bandwidth correction with offset compensation
WO2007045171A1 (fr) Boucle a verrouillage de phase analogue et procede de realisation de la fonction de maintien correspondante
CN1983855B (zh) 闭环控制系统及动态调整带宽的方法、收敛状态检测模块
WO2009062446A1 (fr) Procédé, dispositif et point d'accès pour compensation de température
CN101090311B (zh) Gps定时脉冲失效后产生维持时钟输出的方法和系统
US7756235B2 (en) Methods and apparatus for digital compensation of clock errors for a clock and data recovery circuit
CN114578679B (zh) 一种基于授时压控技术应用于隧道的时间同步方法
US4843617A (en) Apparatus and method for synchronizing a communication system
US8537955B1 (en) System and method for compensating for loop filter delay
CN101009545B (zh) 一种调整锁相环的方法和用于调整锁相环的装置
US5559842A (en) Network-controlled reference frequency generator
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
JP6929995B1 (ja) データ転送回路及び通信装置
EP1006660B1 (en) Clock reproduction and identification apparatus
JP2855449B2 (ja) 標準周波数信号生成装置
US5612980A (en) Method and apparatus for fast lock time
CN102130765A (zh) 调整锁相环的方法
CN115002893A (zh) 基于数字锁相环的提升基站时钟保持能力的方法和装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100901

Termination date: 20171022