CN101911496B - 振荡频率控制电路 - Google Patents

振荡频率控制电路 Download PDF

Info

Publication number
CN101911496B
CN101911496B CN2008801227621A CN200880122762A CN101911496B CN 101911496 B CN101911496 B CN 101911496B CN 2008801227621 A CN2008801227621 A CN 2008801227621A CN 200880122762 A CN200880122762 A CN 200880122762A CN 101911496 B CN101911496 B CN 101911496B
Authority
CN
China
Prior art keywords
voltage
control
circuit
information
mentioned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801227621A
Other languages
English (en)
Other versions
CN101911496A (zh
Inventor
大西直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nihon Dempa Kogyo Co Ltd
Original Assignee
Nihon Dempa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nihon Dempa Kogyo Co Ltd filed Critical Nihon Dempa Kogyo Co Ltd
Publication of CN101911496A publication Critical patent/CN101911496A/zh
Application granted granted Critical
Publication of CN101911496B publication Critical patent/CN101911496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/14—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/146—Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by using digital means for generating the oscillator control signal

Abstract

本发明提供一种振荡频率控制电路，校正自身的频率，在自振荡时也稳定地保持振荡频率，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。具有：电压控制振荡器(15)；分频器(16)；相位比较器(12)；环路滤波器(14)；检波电路(17)；PWM电路(22)；存储器(21)；控制电压可变电路(26)；选择开关(13)，对相位比较器(12)与环路滤波器(14)的连接进行接通/断开，并且选择输出来自控制电压可变电路(26)的控制电压；和CPU(20)，按照该控制电压选择的指示来优先地选择输出该控制电压，在没有该指示的情况下如果由检波电路(17)检测出的外部基准信号的电平在适合范围内，则使选择开关(13)成为接通，如果电平在适合范围外，则使选择开关(13)成为断开并将存储在存储器(21)中的脉冲生成的信息输出到PWM电路(22)。

Description

振荡频率控制电路
技术领域
本发明涉及振荡器的振荡频率控制电路，特别是涉及如下的振荡频率控制电路：与输出信号同步，校正自身的频率，在没有稳定性高的基准信号时也可以在一定期间内稳定地进行保持，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。 
背景技术
在下一代移动体通信以及地面数字广播等的基站中，针对频率基准信号的要求精度逐渐变高。 
在广播、通信领域的系统中，作为频率基准信号，利用了铯频率基准振荡器、铷频率基准振荡器、利用GPS信号的频率同步型的基准振荡器等。 
但是，这些振荡器的价格一般较高，所以来自这些振荡器的基准信号被分配而用作装置的基准信号源。 
分配的基准信号被用作通信系统的基准时钟。 
具体而言，被用作PLL(Phase Locked Loop：锁相环)电路的相位比较的参考信号、DSP(Digital Signal Processor：数字信号处理器)、FPGA(Field Programmable Gate Array：现场可编程门阵列)等的基准时钟信号、DA(Digital/Analog：数字/模拟)转换器、AD(Analog/Digital：模拟/数字)转换器的采样时钟。 
[以往的PLL电路：图6] 
接下来，参照图6对以往的PLL电路进行说明。图6是示出一般的PLL电路的结构框图。 
PLL电路如图6所示，具备：相位比较器(Phase Comparator)32，将外部基准信号(Fref)与1/N分频的信号进行比较，输出相位 差信号；供给泵(Charge Pump)33，以脉冲宽度的电压来输出相位差；环路滤波器(Loop Filter)34，对来自供给泵33的输出电压进行平滑化；带电压控制功能的晶体振荡器35(VCXO：Voltage ControlledCrystal Oscillator)35，利用来自环路滤波器34的控制电压来变更频率而振荡输出所希望的频率(内部基准信号：Output Frequency(输出频率))；以及分频器(Divider)36，将VCXO35的输出(内部基准信号)分频为1/N。 
另外，内部基准信号为N×Fref的信号。 
PLL电路通过对内部的VCXO 35施加反馈控制以使从外部输入的基准信号与内部的VCXO 35的相位差成为恒定，从而得到与基准信号同步且与基准信号的频率稳定性相同的振荡器输出。 
具体而言，相位比较器32对稳定性高的外部基准信号与来自利用输入电压进行频率控制的VCXO 35的输出信号的相位进行比较，进行向VCXO 35反馈对相位比较结果进行平滑化而得到的直流电压的PLL控制，从而进行高精度的信号生成。 
PLL电路广泛使用于通信、广播装置等中。 
另外，作为与以往的振荡器中的振荡频率控制电路相关的现有技术，有日本特开2000-083003号公报(专利文献1)和日本特开2003-179489号公报(专利文献2)。 
在专利文献1中，记载有如下的自由振荡(Free run)频率调整方式：频率计数器进行与在对应于脉冲宽度的时间内所输入的VCO(Voltage Controlled Oscillator：电压控制振荡器)的输出信号同步的计数动作，在锁存电路中保持与VCO的振荡频率对应的计数值，CPU在系数值从规定范围内脱离的情况下改变VCO的施加电压，以使自由振荡频率成为规定范围的方式进行调整。 
另外，在专利文献2中，记载有如下的具有电压控制振荡器的自振荡频率的自动调整功能的锁相环电路：微型计算机在相位比较器的输出处于规定电平的期间对VCO的输出脉冲信号的脉冲进行计数，根据该计数值更新控制用的数据，将该数据通过DAC(Digital Analog Converter：数字模拟转换器)转换为模拟信号并与来自LPF(Low PassFilter：低通滤波器)的信号结合而作为VCO的频率控制信号。 
专利文献1：日本特开2000-083003号公报 
专利文献2：日本特开2003-179489号公报 
发明内容
但是，在上述以往的PLL电路中，在无基准信号的输入时，无法进行相位比较，所以向其它外部基准信号进行切换、或者以电压控制振荡器的自由振荡(自振荡)进行动作，但在向预备系统的其它外部基准信号切换时，再次进行PLL控制，因此基准信号的偏差取决于外部基准信号，所以不会成为问题，但在自振荡时根据切换时的相位比较结果，频率被过渡地控制，存在贴近上限或下限的频率而使频率偏移变大这样的问题点。 
即使在自振荡时，作为短期性的问题解决方法，有时将温度补偿型的稳定性高的晶体振荡器(VC-TCXO)用作电压控制振荡器。 
但是，在该情况下例如以±0.5ppm的频率稳定性进行动作，但由于随着时间而发生变化，所以无法满足长期性能。 
例如，如果假设作为老化特性而存在每年±1ppm左右的变动，则如果经过10年，最大发生10.5ppm的频率偏差。如果将正在通信的载波输出频率设为800MHz，则与基准频率的频率偏差同样地，发生8.4kHz的频率偏移。作为系统无法容许这样的频率偏差。 
另外，在使用带电压控制功能的恒温槽晶体振荡器(VC-OCXO)的稳定性高的系统的情况下，也因老化特性而在长的期间中发生频率偏差，所以每隔一定期间发生校正作业，存在校正作业麻烦这样的问题点。 
另外，在专利文献1、2中，对VCO的输出进行计数、或者对相位比较器的输出进行计数来进行自振荡频率的调整，但并非直接检测外部基准信号的异常而进行频率调整，进而无法充分应对时效变化。 
[VCXO的控制电压特性：图7] 
另外，图7示出VCXO的控制电压特性。图7是示出带电压控制功能的晶体振荡器的控制电压特性例子。在图7中，横轴为控制电压，纵轴为频率偏差。 
在图7的例子的VCXO中，如果控制电压为0～4V，则可以动作，但如果为4V以上，则无法动作。 
[自由振荡特性：图8] 
另外，图8示出VCXO的自由振荡(自振荡)的情况下的特性。图8是示出VCXO的自由振荡特性的图。 
即使在VCXO的情况下，频率偏差也随着时间的经过而上升，所以适合的控制电压会变化。温度补偿型的晶体振荡器也相同。 
[频率特性：图9] 
接下来，图9示出外部基准信号是铷等的稳定性高的信号时的频率特性。图9是示出外部基准信号是稳定性高的信号的情况下的频率特性的图。 
如图9所示，在外部基准信号是铷等的稳定性高的信号时，即使经过了时间，也收敛于在系统中容许的频率偏差的范围内。 
[切断了外部基准信号时的频率特性：图10] 
并且，图10示出切断了外部基准信号时的频率特性。图10是示出切断了外部基准信号时的频率特性的图。 
切断了外部基准信号时的频率特性如图10所示，在连接断开的时刻，频率偏差大幅上升，之后频率偏差伴随时间经过而逐渐上升，如果不进行定期校正，则会超过系统可以容许的频率范围。 
另外，存在如下问题：对于基站，还存在未必能够得到外部基准信号的基站，在该情况下，并非上述PLL电路，而是需要可以使振荡器以固定电压进行振荡的其它结构的振荡器，必须根据基站而准备对应的振荡控制电路。 
本发明是鉴于上述实情而完成的，目的在于提供一种振荡频率控制电路，校正自身的频率，即使在没有输入稳定性高的基准信号而进行了自振荡时也可以稳定地保持振荡频率，而且能够以可改变来自外 部的固定电压的控制电压来进行振荡。 
用于解决上述以往例的问题的本发明提供一种振荡频率控制电路，具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，对相位比较器与环路滤波器的连接进行接通/断开；以及控制部，如果由检波电路检测出的外部基准信号的电平在适合范围内，则使选择开关成为接通，如果电平在适合范围外，则使选择开关成为断开，在选择来自控制电压可变电路的控制电压的情况下，将选择该控制电压的指示输出到脉冲发生电路，在没有选择控制电压的情况下，将存储在存储器中的脉冲生成的信息输出到脉冲发生电路。 
另外，本发明提供一种振荡频率控制电路，具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，如果输入了选择从控制电压可变电路输入的控制电压的控制信号，则选择该控制电压并输出到上述环路滤波器，在没有选择控制电压的情况下，对相位比较器与环路滤波器的连接进行接通/断开；以及控制部，如果输入了选择来自控制电压可变电路的控制电压的指示，则将优先地选择该控制电压的控制信号输出到选择开关，在没有输入该指示的情况下，如果由检波电路检测出的外部基准信号的电平在适合范围内，则使选择开关成为接通，如果电平 在适合范围外，则使选择开关成为断开并将存储在存储器中的脉冲生成的信息输出到脉冲发生电路。 
本发明提供一种振荡频率控制电路，具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自上述分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，如果输入了选择从控制电压可变电路输入的控制电压的控制信号，则选择该控制电压并输出到上述环路滤波器，如果输入了选择外部基准信号的控制信号，则使相位比较器与环路滤波器的连接成为接通，如果输入了选择来自脉冲生成电路的脉冲的控制信号，则使相位比较器与环路滤波器的连接成为断开；以及控制部，在由检波电路检测出的外部基准信号的电平在适合范围内时，在输出选择外部基准信号的控制信号而使选择开关成为接通的状态下，电平成为适合范围外时，将预先设定的选择来自控制电压可变电路的控制电压的控制信号或者选择来自脉冲生成电路的脉冲的控制信号输出到选择开关。 
本发明的振荡频率控制电路在上述振荡频率控制电路中，控制电压可变电路定期地对固定电压进行校正调整而向选择开关输出控制电压。 
本发明的振荡频率控制电路在上述振荡频率控制电路中，将存储在存储器中的规定的电压信息在可以控制电压控制振荡器的控制电压中设为中心控制电压。 
本发明的振荡频率控制电路在上述振荡频率控制电路中，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储时效变化特性表，其中该时效变化特性表存储针对时效变化的时间的适合的控制电压和与其对应的脉冲生成的信息，控制部在内部具备 计时器来测量时间，在外部基准信号的电平在适合范围外时，从存储器的时效变化特性表中检索与所测量的时间对应的控制电压，读取与所检索的控制电压对应的脉冲生成的信息，并输出到脉冲生成电路。 
本发明的振荡频率控制电路在上述振荡频率控制电路中，设置电平检测电路，该电平检测电路针对来自环路滤波器的输出，检测电压电平，将最新的电压信息输出到控制部，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储电压/脉冲生成的信息表，其中该电压/脉冲生成的信息表存储最新的电压信息、以及多个电压信息和与其对应的脉冲生成的信息，控制部用从电平检测电路输入的最新的电压信息来更新存储器的最新的电压信息，在外部基准信号的电平在适合范围外时，从存储器的电压/脉冲生成的信息表中读取与最新的电压信息对应的脉冲生成的信息，并输出到脉冲生成电路。 
本发明的振荡频率控制电路在上述振荡频率控制电路中，代替电压控制振荡器，而使用了带电压控制功能的晶体振荡器、温度补偿型的晶体振荡器或者带电压控制功能的恒温槽晶体振荡器。 
本发明的振荡频率控制电路在上述振荡频率控制电路中，脉冲发生电路是脉冲宽度调制电路，从控制部输出的脉冲生成的信息是脉冲宽度调制占空比(duty cycle)的信息。 
根据本发明，振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，对相位比较器与环路滤波器的连接进行接通/断开；以及控制部，如果由检波电路检测出的外部基准信号的电平是适合范围内，则使选择开关成为接通，如果电平在适合范围外，则使选择开关成为断开，在选择来自控制电压可变电路的控制电压的情况下，将选 择该控制电压的指示输出到脉冲发生电路，在没有选择控制电压的情况下，将存储在存储器中的脉冲生成的信息输出到脉冲发生电路，所以具有如下效果：校正自身的频率，在没有输入稳定性高的基准信号而进行了自振荡时，能够设定是以可改变来自外部的固定电压的控制电压来进行振荡、还是稳定地保持来自脉冲生成电路的脉冲所致的振荡频率。 
根据本发明，振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，如果输入了选择从控制电压可变电路输入的控制电压的控制信号，则选择该控制电压并输出到环路滤波器，在没有选择控制电压的情况下，对相位比较器与环路滤波器的连接进行接通/断开；以及控制部，如果输入了选择来自控制电压可变电路的控制电压的指示，则将优先地选择该控制电压的控制信号输出到选择开关，在没有输入该指示的情况下，如果由检波电路检测出的外部基准信号的电平在适合范围内，则使选择开关成为接通，如果电平在适合范围外，则使选择开关成为断开并将存储在存储器中的脉冲生成的信息输出到脉冲发生电路，所以具有如下效果：校正自身的频率，即使在没有输入稳定性高的基准信号而进行了自振荡时也可以稳定地保持振荡频率，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。 
根据本发明，振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自上述分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息， 则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，如果输入了选择从控制电压可变电路输入的控制电压的控制信号，则选择该控制电压并输出到上述环路滤波器，如果输入了选择外部基准信号的控制信号，则使相位比较器与环路滤波器的连接成为接通，如果输入了选择来自脉冲生成电路的脉冲的控制信号，则使相位比较器与环路滤波器的连接成为断开；以及控制部，在由检波电路检测出的外部基准信号的电平在适合范围内时，在输出选择外部基准信号的控制信号而使选择开关成为接通的状态下，电平成为适合范围外时，将预先设定的选择来自控制电压可变电路的控制电压的控制信号或者选择来自脉冲生成电路的脉冲的控制信号输出到选择开关，所以具有如下效果：校正自身的频率，在没有输入稳定性高的基准信号而进行了自振荡时，能够预先设定是以可改变来自外部的固定电压的控制电压来进行振荡、还是稳定地保持来自脉冲生成电路的脉冲所致的振荡频率。 
根据本发明，在上述振荡频率控制电路中，控制电压可变电路定期地对固定电压进行校正调整而向选择开关输出控制电压，所以具有可以使电压控制振荡器以稳定的固定电压进行振荡的效果。 
根据本发明，在上述振荡频率控制电路中，将存储在存储器中的规定的电压信息在可以控制电压控制振荡器的控制电压中设为中心控制电压，所以具有可以校正自身的频率并稳定地保持振荡频率的效果。 
根据本发明，在上述振荡频率控制电路中，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储时效变化特性表，其中该时效变化特性表存储针对时效变化的时间的适合的控制电压和与其对应的脉冲生成的信息，控制部在内部具备计时器来测量时间，在外部基准信号的电平在适合范围外时，从存储器的时效变化特性表中检索与所测量的时间对应的控制电压，读取与检索出的控制电压对应的脉冲生成的信息，并输出到脉冲生成电路，所以具有可以使频率校正对应于时效变化的效果。 
根据本发明，在上述振荡频率控制电路中，设置电平检测电路，该电平检测电路针对来自环路滤波器的输出，检测电压电平而将最新的电压信息输出到控制部，在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储电压/脉冲生成的信息表，其中该电压/脉冲生成的信息表存储最新的电压信息、以及多个电压信息和与其对应的脉冲生成的信息，控制部用从电平检测电路输入的最新的电压信息来更新存储器的最新的电压信息，在外部基准信号的电平在适合范围外时，从存储器的电压/脉冲生成的信息表中读取与最新的电压信息对应的脉冲生成的信息，并输出到脉冲生成电路，所以具有如下效果：即使在没有输入基准信号而进行了自振荡时，也可以接着此前的状态而稳定地保持振荡频率。 
附图说明
图1是本发明的实施方式的振荡频率控制电路的结构框图。 
图2是电压/PWM占空比表的概要图。 
图3是示出校正时的特性的图。 
图4是示出时效变化/控制电压特性的图。 
图5是时效变化特性表的概要图。 
图6是一般性PLL电路的结构框图。 
图7是示出带电压控制功能的晶体振荡器的控制电压特性例的图。 
图8是示出VCXO的自由振荡特性的图。 
图9是示出外部基准信号是稳定性高的信号的情况下的频率特性的图。 
图10是示出切断了外部基准信号时的频率特性的图。 
附图标记说明
11：滤波器；12：相位比较器；13：选择开关；14：环路滤波器；15：电压控制振荡器；16：分频器；17：检波电路；18：放大器；20：CPU；21：存储器；22：PWM电路；23：电平检测电路；24：AD转 换器；25：AD转换器；26：控制电压可变电路；32：相位比较器；33：供给泵；34：环路滤波器；35：VCXO；36：分频器。 
具体实施方式
[实施方式的概要] 
参照附图，对本发明的实施方式进行说明。 
本发明的实施方式的振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出；检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，如果输入了选择从控制电压可变电路输入的控制电压的控制信号，则选择该控制电压并输出到环路滤波器，在没有选择控制电压的情况下，对相位比较器与环路滤波器的连接进行接通(ON)/断开(OFF)；控制部，如果输入了选择来自控制电压可变电路的控制电压的指示，则将优先地选择该控制电压的控制信号输出到选择开关，在没有输入该指示的情况下，如果由检波电路检测出的外部基准信号的电平是适合范围内，则使选择开关成为接通，如果电平是适合范围外，则使选择开关成为断开并将存储在存储器中的脉冲生成的信息输出到脉冲发生电路，所述振荡频率控制电路具有如下效果：校正自身的频率，即使在没有输入稳定性高的基准信号而进行了自振荡时也可以稳定地保持振荡频率，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。 
另外，本发明的实施方式的振荡频率控制电路具有：电压控制振荡器；分频器，对来自电压控制振荡器的输出进行分频；相位比较器，将外部基准信号与来自上述分频器的输出的相位进行比较，输出相位差信号；环路滤波器，对来自相位比较器的输出进行平滑化并输出； 检波电路，对外部基准信号进行检波；脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到环路滤波器；存储器，存储规定的电压信息和与其对应的脉冲生成的信息；控制电压可变电路，进行变更固定电压的调整；选择开关，如果输入了选择从控制电压可变电路输入的控制电压的控制信号，则选择该控制电压并输出到上述环路滤波器，如果输入了选择外部基准信号的控制信号，则使相位比较器与环路滤波器的连接成为接通，如果输入了选择来自脉冲生成电路的脉冲的控制信号，则使相位比较器与环路滤波器的连接成为断开；以及控制部，在由检波电路检测出的外部基准信号的电平是适合范围内时，在输出选择外部基准信号的控制信号而使选择开关成为接通的状态下，如果电平成为适合范围外，则将预先设定的选择来自控制电压可变电路的控制电压的控制信号或者选择来自脉冲生成电路的脉冲的控制信号输出到选择开关，所以具有如下效果：校正自身的频率，在没有输入稳定性高的基准信号而进行了自振荡时，能够预先设定是以可改变来自外部的固定电压的控制电压来进行振荡、还是稳定地保持来自脉冲生成电路的脉冲所致的振荡频率。 
另外，本发明的实施方式的振荡频率控制电路在上述振荡频率控制电路中，在存储器中存储时效变化特性表，其中该时效变化特性表存储针对时效变化的时间的适合的控制电压和与其对应的脉冲生成的信息，控制部在内部具备计时器而测量时间，在外部基准信号的电平是适合范围外时，从存储器的时效变化特性表中检索与所测量的时间对应的控制电压，读取与检索出的控制电压对应的脉冲生成的信息，并输出到脉冲生成电路，可以使频率校正对应于时效变化。 
另外，本发明的实施方式的振荡频率控制电路在上述振荡频率控制电路中，设置针对来自环路滤波器的输出来检测电压电平并将最新的电压信息输出到控制部的电平检测电路，在存储器中存储电压/脉冲生成的信息表，其中该电压/脉冲生成的信息表存储最新的电压信息、以及多个电压信息和与其对应的脉冲生成的信息，控制部用从电平检测电路输入的最新的电压信息来更新存储器的最新的电压信息，在外 部基准信号的电平是适合范围外时，从存储器的电压/脉冲生成的信息表中读取与最新的电压信息对应的脉冲生成的信息，并输出到脉冲生成电路，即使在没有输入基准信号而进行了自振荡时，也可以接着此前的状态而稳定地保持振荡频率。 
[振荡频率控制电路：图1] 
参照图1，对本发明的实施方式的振荡频率控制电路进行说明。图1是本发明的实施方式的振荡频率控制电路的结构框图。 
本发明的实施方式的振荡频率控制电路(本电路)如图1所示，包括滤波器11、相位比较器12、选择开关13、环路滤波器14、电压控制振荡器15、分频器16、检波电路17、放大器18、CPU(CentralProcessing Unit：中央处理单元)20、存储器21、PWM(Pulse WidthModulation：脉冲宽度调制)电路22、电平检测电路23、AD转换器24、AD转换器25、以及控制电压可变电路26。 
[本电路的各部分] 
滤波器11例如是对10MHz的外部基准信号进行频带限制的滤波器。虽然不是作为基本结构而必须的，但具有去除外部基准信号的高频分量的作用。 
相位比较器12将从滤波器11输出的基准信号与由分频器16分频了的信号的相位进行比较，输出相位差信号。 
另外，相位比较器12在比较外部基准信号与分频信号的相位而检测出同步(锁定(lock))的情况下，向CPU20输出锁定检测信号，在检测出非同步(解锁(unlock))的情况下，向CPU20输出解锁检测信号。 
选择开关13根据来自CPU20的切换指示(切换控制信号)切换：将来自控制电压可变电路26的固定电压供给到环路滤波器14的固定电压模式(A)；使相位比较器12与环路滤波器14的连接成为接通而供给外部基准信号的外部基准信号模式(B)；以及使相位比较器12与环路滤波器14的连接成为断开而供给来自PWM电路22的电压的内部电压模式(C)。 
即，选择开关13从CPU20被输入选择固定电压模式(A)、外部基准信号模式(B)、或者内部电压模式(C)的切换控制信号。 
CPU20通常输出切换控制信号以成为外部基准信号模式(B)，在没有输入外部基准信号的异常状态下输出选择内部电压模式(C)的切换控制信号。 
并且，虽然未图示，但如果从输入部向CPU20输入了固定电压模式(A)选择的指示，则CPU20输出优先地选择为固定电压模式(A)的切换控制信号。即，选择开关13只要没有输入固定电压模式(A)的切换控制信号，就在外部基准信号模式(B)下动作，在异常状态下切换为内部电压模式(C)。 
环路滤波器14是对来自相位比较器12的输出电压进行平滑化的滤波器，即，对输入到电压控制振荡器15的控制电压进行平滑化。 
电压控制振荡器15通过来自环路滤波器14的控制电压来变更频率而振荡输出所希望的频率(内部基准信号)。 
另外，也可以代替电压控制振荡器(VCO)而使用带电压控制的晶体振荡器(VCXO)、VC-TCXO、带电压控制功能的恒温槽晶体振荡器(VC-OCXO)等。 
分频器16将从电压控制振荡器15输出的内部基准信号分频为1/N。 
检波电路17进行来自滤波器11的输出信号的电平检波。 
放大器18放大由检波电路17检波出的信号。 
CPU20如果被输入来自输入部的固定电压模式(A)选择的指示，则对选择开关13输出固定电压模式(A)选择的切换控制信号，如果没有从输入部输入该固定电压模式(A)选择的指示，则在判定为以下说明的正常状态的情况下，输出外部基准信号模式(B)选择的切换控制信号，而且在判定为以下说明的异常状态的情况下，输出内部电压模式(C)选择的切换控制信号。 
CPU20输入来自AD转换器25的控制电压信息，并作为最新的控制电压信息而存储到存储器21中。具体而言，CPU20始终从AD 转换器25输入控制电压信息，如果与上次输入的控制电压信息没有变更，则不进行存储器21的更新，如果有变更，则更新存储器21的控制电压信息。 
另外，CPU20输入来自AD转换器24的检测出外部基准信号(外部REF)的电平，判定是否在存储在存储器21中的适合范围(第一阈值至第二阈值之间的范围)内，如果是在适合范围内，则向选择开关13输出接通的指示(连接相位比较器12与环路滤波器14的指示)，如果是在适合范围外，则向选择开关13输出断开的指示(切断相位比较器12与环路滤波器14的指示)。 
另外，如果外部REF的检测电平在适合范围外，则CPU 20参照保存在存储器21内的电压/PWM占空比表，向PWM电路22输出依照PWM占空比的脉冲宽度的信息，其中，该PWM占空比是基于当前(最新)的控制电压的电压信息的PWM占空比。 
存储器21存储有最新的控制电压信息、相对于外部REF的检测电平成为适合范围的基准的第一阈值及第二阈值、以及电压/PWM占空比表。 
控制电压信息由电平检测电路23检测，在成为变更的情况下在存储器21中被更新，并作为最新的值而被保持。 
[电压/PWM占空比表：图2] 
此处，参照图2对电压/PWM占空比表进行说明。图2是电压/PWM占空比表的概要图。 
电压/PWM占空比表如图2所示，存储有用于针对电压信息来确定脉冲宽度的PWM占空比(％)。 
此处，关于电压信息，为了维持来自环路滤波器14的控制电压的值(控制电压信息)，预先确定从PWM电路22向环路滤波器14输出的脉冲的PWM占空比。 
因此，从电压/PWM占空比表读取与由电平检测电路23检测出的控制电压信息对应的PWM占空比，如果PWM电路22向环路滤波器14输出与该PWM占空比对应的脉冲，则从环路滤波器14向电压控 制振荡器15输出与以前同样的控制电压。 
PWM电路22对从CPU 20输入的PWM占空比的数据进行脉冲宽度调制，向环路滤波器14输出所期望的脉冲信号。如果从CPU 20输出电压信息的数据，则也可以代替PWM电路而使用DA(Digital/Analog：数字/模拟)转换器。 
电平检测电路23检测从环路滤波器14输出的直流电压并作为控制电压信息而输出到AD转换器25。 
AD转换器24将从放大器18输出的外部REF的检测电平从模拟信号变换成数字信号并输出到CPU 20。 
AD转换器25将来自电平检测电路23的控制电压信息从模拟信号变换成数字信号并输入到CPU 20。 
另外，在本电路中，关于外部基准信号的输入异常，CPU 20能够根据从检波电路17以及放大器18输出的外部REF的检测电平来进行识别，所以不使用来自相位比较器12的解锁检测信号。 
[本电路的动作] 
对本电路中的动作进行说明。 
在本电路中，如果从输入部输入了固定电压模式(A)选择的指示，则CPU20向选择开关13输出固定电压模式(A)选择的切换控制信号，将来自控制电压可变电路26的电压输出到环路滤波器14。电压控制振荡器15经由环路滤波器14输入来自控制电压可变电路26的电压，根据所输入的电压来进行振荡动作。 
另外，如果没有从输入部输入固定电压模式(A)选择的指示，则CPU20在正常时向选择开关13输出外部基准信号模式(B)选择的切换控制信号，选择开关13成为连接了相位比较器12与环路滤波器14的状态。 
然后，相位比较器12将外部基准信号与来自分频器16的信号的相位差的信号经由环路滤波器14而输出到电压控制振荡器15，对电压控制振荡器15中的振荡频率进行控制。此时，电平检测电路23检测最新的控制电压，经由AD转换器25输出到CPU20，如果在控制电压信息中有变更，则CPU20在存储器21中更新最新的控制电压信息。
然后，在本电路中，外部基准信号由检波电路17检波，并由放大器18放大，检测出外部REF的电平，并经由AD转换器24输出到CPU20。 
在CPU20中，判定所输入的外部REF的检测电平是否在适合范围内。具体而言，如果在存储器21中存储的表示适合范围的第一阈值与第二阈值之间存在外部REF的检测电平的值，则判定为是适合范围内，如果在第一阈值与第二阈值之间不存在外部REF的检测电平的值，则判定为是适合范围外。 
判定结果，如果是适合范围内，则CPU20作为正常状态而将选择开关13维持为连接相位比较器12与环路滤波器14的接通状态(外部基准信号模式)，如果是适合范围外，则CPU20作为异常状态而将选择开关13设为不连接相位比较器12与环路滤波器14的断开状态(内部电压模式)，断开相位比较器12与环路滤波器14的连接。 
而且，在异常状态下，CPU20读取存储在存储器21中的最新的控制电压信息，从电压/PWM占空比表中读取与该电压信息对应的PWM占空比，将用于形成成为该PWM占空比的脉冲的信息(数据)输出到PWM电路22。 
PWM电路22按照从CPU20输入的脉冲形成的信息来生成脉冲，经由环路滤波器14向电压控制振荡器15输出控制电压。 
由此，在外部基准信号中发生了异常的情况下，特别是在没有输入外部基准信号的情况(自振荡的情况)下等，CPU20通过来自检波电路17、放大器18的输出直接检测出异常，切断相位比较器12的输出，从PWM电路22输出与到目前为止控制电压控制振荡器15的控制电压同样的脉冲。 
即，代替相位比较器12的输出而使用来自PWM电路22的输出，从而可以维持此前的状态而使电压控制振荡器15中的频率振荡变得适合。 
另外，根据本电路，可以用一台该电路来应对得到外部基准信号的基站、没有得到外部基准信号的基站这双方。 
并且，在是得到外部基准信号的基站的情况下，校正自身的频率，即使在没有输入稳定性高的基准信号而进行了自振荡时也可以稳定地保持振荡频率，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。 
[本电路中的其它的模式选择] 
另外，在上述本电路中，CPU20优先地选择固定电压模式(A)，但也可以设为在正常状态下以外部基准信号模式(B)进行选择，在成为异常状态的情况下，预先对CPU20或者存储器21设定选择内部电压模式(C)或者固定电压模式(A)中的哪一个，在异常状态下输出选择所设定的某一个模式的切换控制信号。 
另外，在实施了上述其它的模式选择的本电路中，校正自身的频率，在没有输入稳定性高的基准信号而进行了自振荡时，能够预先设定是以可改变来自外部的固定电压的控制电压来进行振荡、还是稳定地保持来自脉冲生成电路的脉冲所致的振荡频率。 
“其它的实施方式1” 
另外，在上述例中，根据由电平检测电路23检测出的最新的控制电压信息来生成从PWM电路22输出的脉冲，但也可以存储默认的电压信息，并根据与该默认的电压信息对应的PWM占空比来输出脉冲生成的信息。 
具体而言，在存储器21中，在针对电压控制振荡器15的控制电压方面，存储其适合范围内的中心电压值，与其对应的PWM占空比成为50％，所以如果电压控制振荡器14的控制电压在0～3.3V下动作，则设定为3.3/2V的控制电压。另外，也可以存储中心电压值以外的任意的电压值而设定对应的控制电压。 
如果使用默认的电压信息，则可以不需要电平检测电路23及AD转换器25的部件、存储器21内的电压/PWM占空比表。 
参照图3对本电路中的校正进行说明。图3是示出校正时的特性 的图。 
在本电路中，如图3所示，如果在没有输入外部基准信号的状态下经过了时间，则频率偏差逐渐上升或者下降。在图中示出了上升。因此，如果在特定的定时输入适合的基准信号，之后停止输入基准信号，则频率偏差通过自振荡控制而返回到中心频率从而进行校正。 
在该校正中，使用针对电压控制振荡器15的控制电压的控制范围内的中心电压值来进行频率控制。 
根据本电路，具有在校正时即使没有连接特别的电路也可以进行校正作业的效果。 
[时效变化的电压特性：图4] 
接下来，图4示出本电路中的针对时效变化的最佳的控制电压特性例子。图4是示出时效变化/控制电压特性的图。 
如图4所示，在本电路中，随着时间的经过，最佳的控制电压变小(其中，作为频率偏差而示出了上升的情况)。 
[其它的实施方式2] 
进而，作为其它的实施方式(其它的实施方式2)，将本电路设为与上述时效变化对应的结构。参照图5对该其它的实施方式2进行说明。图5是时效变化特性表的概要图。 
在本电路中，在存储器21中存储有电压/PWM占空比表，但代替该表而利用图5的时效变化特性表。 
[时效变化特性表：图5] 
图5的时效变化特性表在电压信息与PWM占空比的关系中，进一步设置有时间的因素。 
具体而言，针对时间的经过，设定有适合的电压信息，进而与该电压信息对应地设定有PWM占空比而存储成表。 
CPU 20在内部具备计时器，测定时间的经过。 
在其它的实施方式2中，在外部基准信号的检测电平在适合范围外时，CPU 20使选择开关13断开，参照由内部的计时器测定的时间，从与该时间对应的电压信息中检索PWM占空比，向PWM电路22 输出用于生成依据该PWM占空比的脉冲的信息，由PWM电路22生成所期望的脉冲并经由环路滤波器14向电压控制振荡器15输出控制电压。 
由此，在其它的实施方式2中，CPU 20在外部基准信号的异常时利用按照与时效变化对应的电压信息、和与其对应的PWM占空比生成的脉冲，进行振荡频率的校正，所以具有可以使频率控制电路应对时效变化的效果。 
另外，也可以在其它的实施方式2中的电路结构中进行校正。 
在该情况下，CPU 20测量时间经过，在校正作业时参照时效变化特性表使用与时间经过对应的电压值来进行频率控制。由此，具有可以使校正作业对应于频率控制电路的时效变化的效果。 
产业上的可利用性
本发明适用于如下的振荡频率控制电路，即，校正自身的频率，即使在没有输入稳定性高的基准信号而进行了自振荡时也可以稳定地保持振荡频率，而且能够以可改变来自外部的固定电压的控制电压来进行振荡。 

Claims (6)

1.一种振荡频率控制电路，其特征在于，具有：
电压控制振荡器；
分频器，对来自上述电压控制振荡器的输出进行分频；
相位比较器，将外部基准信号与来自上述分频器的输出的相位进行比较，输出相位差信号；
环路滤波器，对来自上述相位比较器的输出进行平滑化并输出；
检波电路，对外部基准信号进行检波；
脉冲生成电路，如果输入了脉冲生成的信息，则生成脉冲并输出到上述环路滤波器；
存储器，存储规定的电压信息和与其对应的脉冲生成的信息；
控制电压可变电路，进行变更固定电压的调整；
选择开关，对上述相位比较器与上述环路滤波器的连接进行接通/断开；以及
控制部，如果由上述检波电路检测出的外部基准信号的电平的值在第一阈值与第二阈值之间，则使上述选择开关成为接通，如果上述电平的值不在第一阈值与第二阈值之间，则使上述选择开关成为断开，在选择来自上述控制电压可变电路的控制电压的情况下，将选择该控制电压的指示输出到上述脉冲生成电路，在没有选择上述控制电压的情况下，将存储在上述存储器中的脉冲生成的信息输出到上述脉冲生成电路，
在上述选择开关中，如果输入了选择上述控制电压可变电路输出的控制电压的控制信号，则使上述相位比较器与上述环路滤波器的连接成为断开而选择该控制电压并输出到上述环路滤波器，如果输入了选择外部基准信号的控制信号，则使上述相位比较器与上述环路滤波器的连接成为接通，如果输入了选择来自上述脉冲生成电路的脉冲的控制信号，则使上述相位比较器与上述环路滤波器的连接成为断开，
在上述控制部中，在由上述检波电路检测出的外部基准信号的电平的值在第一阈值与第二阈值之间时，输出选择上述外部基准信号的控制信号而使上述选择开关成为接通，在该接通的状态下，上述电平的值不在第一阈值与第二阈值之间时，将预先设定的选择来自上述控制电压可变电路的控制电压的控制信号或者选择来自上述脉冲生成电路的脉冲的控制信号输出到上述选择开关。
2.根据权利要求1所述的振荡频率控制电路，其特征在于，
将存储在存储器中的规定的电压信息在能够控制电压控制振荡器的控制电压中设为中心控制电压。
3.根据权利要求1所述的振荡频率控制电路，其特征在于，
在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储时效变化特性表，其中该时效变化特性表存储针对时效变化的时间的适合的控制电压和与其对应的脉冲生成的信息，
控制部在内部具备计时器来测量时间，在外部基准信号的电平的值不在第一阈值与第二阈值之间时，从上述存储器的时效变化特性表中检索与测量出的时间对应的控制电压，读取与检索出的控制电压对应的脉冲生成的信息，并输出到脉冲生成电路。
4.根据权利要求1所述的振荡频率控制电路，其特征在于，
设置电平检测电路，该电平检测电路针对来自环路滤波器的输出，检测电压电平，将最新的电压信息输出到控制部，
在存储器中，代替存储规定的电压信息和与其对应的脉冲生成的信息，而存储最新的电压信息以及电压/脉冲生成的信息表，其中该电压/脉冲生成的信息表存储多个电压信息和与该多个电压信息的各个电压信息对应的脉冲生成的信息，
控制部用从上述电平检测电路输入的最新的电压信息来更新上述存储器的最新的电压信息，在外部基准信号的电平的值不在第一阈值与第二阈值之间时，从上述存储器的电压/脉冲生成的信息表中读取与最新的电压信息对应的脉冲生成的信息，并输出到脉冲生成电路。
5.根据权利要求1～4中的任意一项所述的振荡频率控制电路，其特征在于，
代替电压控制振荡器而使用了带电压控制功能的晶体振荡器、温度补偿型的晶体振荡器或者带电压控制功能的恒温槽晶体振荡器。
6.根据权利要求1～4中的任意一项所述的振荡频率控制电路，其特征在于，
脉冲生成电路是脉冲宽度调制电路，从控制部输出的脉冲生成的信息是脉冲宽度调制占空比的信息。
CN2008801227621A 2007-12-25 2008-10-30 振荡频率控制电路 Active CN101911496B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-331767 2007-12-25
JP2007331767A JP4625494B2 (ja) 2007-12-25 2007-12-25 発振周波数制御回路
PCT/JP2008/003108 WO2009081516A1 (ja) 2007-12-25 2008-10-30 発振周波数制御回路

Publications (2)

Publication Number Publication Date
CN101911496A CN101911496A (zh) 2010-12-08
CN101911496B true CN101911496B (zh) 2013-02-20

Family

ID=40800835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801227621A Active CN101911496B (zh) 2007-12-25 2008-10-30 振荡频率控制电路

Country Status (4)

Country Link
US (1) US7884657B2 (zh)
JP (1) JP4625494B2 (zh)
CN (1) CN101911496B (zh)
WO (1) WO2009081516A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4374463B2 (ja) * 2006-12-26 2009-12-02 日本電波工業株式会社 発振周波数制御回路
US8330644B2 (en) * 2010-07-14 2012-12-11 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Expandable and reconfigurable instrument node arrays
CN103312265B (zh) * 2012-03-12 2017-07-04 飞思卡尔半导体公司 振荡器电路
US20140004887A1 (en) 2012-06-29 2014-01-02 Qualcomm Incorporated Crystal oscillator calibration
CN102798431B (zh) * 2012-08-30 2014-04-09 北京京仪海福尔自动化仪表有限公司 一种压电晶体振荡及检测装置
JP6172989B2 (ja) * 2013-03-26 2017-08-02 日本電波工業株式会社 発振装置
US9160159B2 (en) * 2013-07-24 2015-10-13 Stmicroelectronics S.R.L. Circuit breaker and method of controlling a power transistor with a circuit breaker
JP2017194789A (ja) 2016-04-19 2017-10-26 ローム株式会社 クロック発生装置、電子回路、集積回路、及び電気機器
CN106027041B (zh) * 2016-05-12 2019-03-05 中国电子科技集团公司第四十一研究所 一种高性能自检测外参考时基电路及其实现方法
US10778235B2 (en) * 2018-10-28 2020-09-15 Nuvoton Technology Corporation Intermittent tuning of an oscillator
CN111490781B (zh) * 2020-04-22 2023-05-26 中国科学院国家授时中心 一种基于温度变化差驾驭压控晶振的时间保持方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716784A (zh) * 2004-06-15 2006-01-04 夏普株式会社 Pll电路及高频接收装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60186115A (ja) * 1984-03-06 1985-09-21 Mitsubishi Electric Corp 位相同期回路
JPH01307317A (ja) * 1988-06-06 1989-12-12 Mitsubishi Electric Corp Ｐｌｌ回路
JP2644890B2 (ja) * 1989-05-18 1997-08-25 三菱電機株式会社 位相同期回路
JPH047911A (ja) * 1990-04-25 1992-01-13 Nec Corp 位相同期発振回路
JPH0450935A (ja) 1990-06-15 1992-02-19 Nikon Corp カメラのバッテリチェック装置
JPH0470010A (ja) * 1990-07-09 1992-03-05 Nec Eng Ltd Ｐｌｏ回路
JPH0450935U (zh) * 1990-09-06 1992-04-28
JPH04343524A (ja) * 1991-05-20 1992-11-30 Casio Comput Co Ltd Ｐｌｌ回路
JPH04369927A (ja) * 1991-06-19 1992-12-22 Hitachi Ltd Ｐｌｌ発振器
JPH05243992A (ja) * 1992-02-28 1993-09-21 Sony Corp Ｐｌｌ回路
US6337589B1 (en) * 1997-09-11 2002-01-08 Mitsubishi Denki Kabushiki Kaisha Phase-lock loop with independent phase and frequency adjustments
JP2000083003A (ja) 1998-09-04 2000-03-21 Tif:Kk フリーラン周波数調整方式
JP3367465B2 (ja) * 1999-05-13 2003-01-14 日本電気株式会社 発振周波数調整装置
JP3501778B2 (ja) * 2001-05-30 2004-03-02 日本電気株式会社 Ｐｌｌ回路
JP3674850B2 (ja) 2001-12-11 2005-07-27 ソニー株式会社 電圧制御発振器の自走周波数の自動調整機能を有する位相ロックループ回路
US6680874B1 (en) * 2002-08-29 2004-01-20 Micron Technology, Inc. Delay lock loop circuit useful in a synchronous system and associated methods
JP2006121171A (ja) * 2004-10-19 2006-05-11 Matsushita Electric Ind Co Ltd 周波数補正機能付きクロック供給装置
US7800455B2 (en) * 2005-04-27 2010-09-21 Semiconductor Energy Laboratories Co., Ltd. PLL circuit and semiconductor device having the same
JP4459911B2 (ja) * 2006-02-08 2010-04-28 富士通株式会社 ホールドオーバ機能付きｄｐｌｌ回路
US7805122B2 (en) * 2006-08-29 2010-09-28 Texas Instruments Incorporated Local oscillator with non-harmonic ratio between oscillator and RF frequencies using digital mixing and weighting functions
US7564280B2 (en) * 2006-11-30 2009-07-21 Broadcom Corporation Phase locked loop with small size and improved performance
US7804344B2 (en) * 2007-04-20 2010-09-28 Micron Technology, Inc. Periodic signal synchronization apparatus, systems, and methods
CN101842986A (zh) * 2007-11-02 2010-09-22 松下电器产业株式会社 扩频时钟产生装置
US7800451B2 (en) * 2008-08-20 2010-09-21 Silicon Laboratories Inc. Frequency adjustment for clock generator
US7733151B1 (en) * 2008-12-08 2010-06-08 Texas Instruments Incorporated Operating clock generation system and method for audio applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1716784A (zh) * 2004-06-15 2006-01-04 夏普株式会社 Pll电路及高频接收装置

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
JP平4-50935U 1992.04.28
JP特开2006-121171A 2006.05.11
JP特开平4-343524A 1992.11.30
JP特开平4-369927A 1992.12.22
JP特许平1-307317A 1989.12.12

Also Published As

Publication number Publication date
WO2009081516A1 (ja) 2009-07-02
US20100264961A1 (en) 2010-10-21
US7884657B2 (en) 2011-02-08
JP2009159013A (ja) 2009-07-16
CN101911496A (zh) 2010-12-08
JP4625494B2 (ja) 2011-02-02

Similar Documents

Publication Publication Date Title
CN101911496B (zh) 振荡频率控制电路
CN101490960B (zh) 振荡频率控制电路及其校正方法
US7881413B2 (en) Digital PLL with conditional holdover
JP4355350B2 (ja) 発振周波数制御回路
CN101834598A (zh) 频率校正电路及其频率校正方法
US9979406B2 (en) High-reliability holdover method and topologies
US6342798B1 (en) PLL circuit used temperature compensated VCO
WO2010104891A1 (en) Vco tuning with temperature compensation
US20070279135A1 (en) Phase-locked loop bandwidth calibration
US8115527B2 (en) PLL apparatus
JP5145398B2 (ja) 発振周波数制御回路
CN104702271A (zh) 锁相环电路及压控振荡器的特性曲线的校准方法
CN102082658B (zh) 一种提高目的时钟频率稳定度的方法及装置
US6828869B2 (en) Circuit for temperature determination
CN101997545B (zh) 频率合成器
JP5063833B2 (ja) 時計の時間基準による高周波信号発生器
TW200403927A (en) Digital voltage controlled oscillator and phase locked loop circuit using digital voltage controlled oscillator
JP2004172686A (ja) 基準信号発生器
JPH09321621A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant