CN113162565A - 具有自适应控制的局部反馈回路的放大器 - Google Patents

具有自适应控制的局部反馈回路的放大器 Download PDF

Info

Publication number
CN113162565A
CN113162565A CN202110003240.7A CN202110003240A CN113162565A CN 113162565 A CN113162565 A CN 113162565A CN 202110003240 A CN202110003240 A CN 202110003240A CN 113162565 A CN113162565 A CN 113162565A
Authority
CN
China
Prior art keywords
circuit
amplifier
input
differential
feedback path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110003240.7A
Other languages
English (en)
Inventor
T·戴格尔
H·亚萨
A·乔丹
G·马希尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN113162565A publication Critical patent/CN113162565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/345—Negative-feedback-circuit arrangements with or without positive feedback using hybrid or directional couplers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45932—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by using feedback means
    • H03F3/45937—Measuring at the loading circuit of the differential amplifier
    • H03F3/45941—Controlling the input circuit of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45995—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/156—One or more switches are realised in the feedback circuit of the amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/471—Indexing scheme relating to amplifiers the voltage being sensed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45151—At least one resistor being added at the input of a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45442—Indexing scheme relating to differential amplifiers the CMCL comprising multiple loops for the same stage or for different stages in the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45528—Indexing scheme relating to differential amplifiers the FBC comprising one or more passive resistors and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

本申请涉及具有自适应控制的局部反馈回路的放大器。在一般方面，电路可包括被配置为接收输入信号的输入电路和与该输入电路耦接的放大器电路。该放大器电路可包括放大器以及第一反馈路径和第二反馈路径。该第一反馈路径可从放大器的正输出端到负输入端，并且第二反馈路径可从第一放大器的负输出端到正输入端。该电路还可包括回路电路，该回路电路被配置为向第一放大器提供局部反馈回路并被配置为控制进入第一放大器的正输入端的电流以及进入第一放大器的负输入端的电流。该电路还可包括控制电路，该控制电路被配置为响应于输入信号的量值超过阈值而启用回路电路。

Description

具有自适应控制的局部反馈回路的放大器
技术领域
本说明书整体涉及放大器，诸如差分放大器电路和系统。
背景技术
一般来讲，放大器(例如，差分放大器)可以是DC耦合的高增益电子电压放大器，该放大器接受差分输入电压并产生差分输出电压。差分放大器的输出可由两个反馈路径控制，即正电压输入端上的一个反馈路径和负输入电压路径上的另一个反馈路径。在大多数情况下，由于放大器的高增益，每个反馈路径在确定任何给定输入差分电压的输出差分电压中起着显著作用。反馈路径中的电阻器不匹配以及信号噪声可不利地影响此类放大器的性能。
发明内容
在一般方面，电路可包括被配置为接收输入信号的输入电路和与输入电路耦接的放大器电路。放大器电路可包括第一放大器、第一反馈路径和第二反馈路径。第一反馈路径可提供从第一放大器的正输出端到第一放大器的负输入端的反馈路径。第二反馈路径可提供从第一放大器的负输出端到第一放大器的正输入端的反馈路径。该电路还可包括回路电路，该回路电路包括第二放大器。回路电路可被配置为向第一放大器提供局部反馈回路，并且还被配置为控制进入第一放大器的正输入端的电流以及进入第一放大器的负输入端的电流。该电路可更进一步包括与输入电路和回路电路耦接的控制电路。控制电路可被配置为响应于输入信号的量值超过阈值而启用回路电路。
在另一个一般方面，系统可包括差分放大器电路，该差分放大器电路包括第一差分放大器、第一反馈路径和第二反馈路径。第一反馈路径可提供从第一差分放大器的正输出端到第一差分放大器的负输入端的反馈路径。第二反馈路径可提供从第一差分放大器的负输出端到第一差分放大器的正输入端的反馈路径。该系统还可包括共模回路电路，该共模回路电路包括第二差分放大器。共模回路电路可被配置为向第一差分放大器提供局部反馈回路，并且被配置为控制进入第一差分放大器的正输入端的电流以及进入第一差分放大器的负输入端的电流。该系统可更进一步包括与共模回路电路耦接的控制电路。控制电路可被配置为响应于差分放大器的差分输入信号的量值超过阈值而启用共模回路电路。
在另一个一般方面，电路可包括被配置为接收差分输入信号的输入电路和与输入电路耦接的差分放大器电路。差分放大器电路可包括第一差分放大器、第一反馈路径和第二反馈路径。第一反馈路径可提供从第一差分放大器的正输出端到第一差分放大器的负输入端的反馈路径。第二反馈路径可提供从第一差分放大器的负输出端到第一差分放大器的正输入端的反馈路径。该电路还可包括斩波器时钟电路和共模回路电路，该斩波器时钟电路被配置为以可变占空比输出斩波器时钟信号。该共模回路电路可包括第二差分放大器和斩波器开关。共模回路电路可被配置为向第一差分放大器提供局部反馈回路。斩波器开关可被配置为从斩波器时钟电路接收斩波器时钟信号。共模回路电路可被进一步配置为经由斩波器开关控制进入第一放大器的正输入端以及进入第一放大器的负输入端的电流。该电路可更进一步包括与共模回路电路耦接的控制电路。控制电路可被配置为响应于差分输入信号的量值超过阈值而启用共模回路电路。
一个或多个实施方式的细节在附随附图和以下描述中阐明。其他特征将从说明书和附图中以及从权利要求书中显而易见。
附图说明
图1是具有自适应控制的局部反馈回路的电路(例如，放大器电路)的框图。
图2是图1的放大器电路的实施方式的示意图/框图。
图3A是可在图1和图2的放大器电路中实现的控制电路的示意图。
图3B是示意性地示出图3A的控制电路的操作的时序图。
图4A是示出在共模(局部反馈)回路被启用和被禁用的情况下图2的放大器电路的实施方式的小信号操作的比较的曲线图。
图4B是示出在共模(局部反馈)回路被启用和被禁用的情况下图2的放大器电路的实施方式的大信号操作的比较的曲线图。
图5是示出在共模回路被启用和被禁用的情况下图2的放大器电路的实施方式在输出电压的范围内的操作的比较的曲线图。
图6是示出包括斩波器开关和斩波器时钟的局部反馈电路的框图。
图7是示出用于操作放大器电路的方法的流程图。
在未必按比例绘制的附图中，相似参考符号可指示不同视图中的相似和/或类似部件(元件、结构等)。附图大体上以举例而非限制的方式示出了本公开中所讨论的各种实施方式。在一个附图中示出的参考符号对于相关视图中的相同和/或相似元件可不重复。在多个图中重复的参考符号可不相对于这些图中的每个图具体地讨论，而是提供用于相关视图之间的上下文。另外，并非附图中的所有相似元件都在示出该元件的多个实例时用参考符号具体引用。在一些附图中，为了清楚起见，可省略来自相关视图的元件。在一些附图中，一些元件可通过上下文示出，并且在以下具体实施方式中可不被具体引用和/或讨论。
具体实施方式
在包括用于执行前端信号滤波的电路并且/或者包括用于执行数字信号处理的电路或与用于执行数字信号处理的电路一起实现的放大器电路诸如差分放大器电路中，可存在从输入(共模)电压到输出(共模)电压的电压移位(例如，共模电压移位)。在一些实施方式中，此类差分放大器电路可包括D类放大器、音频放大器等。局部(例如，共模)回路电路(局部反馈电路)可与放大器的差分输入端(例如，正输入端和负输入端)一起实现(耦接、连接等)。局部回路电路可提供局部反馈回路，该局部反馈回路将跨输入电阻器到放大器的电压(例如，共模电压)移位驱动到固定值。在一些实施方式中，这可减小电源抑制比(PSRR)对电阻器值不匹配(例如，输入电阻器和/或反馈电阻器)的依赖性，而不影响放大器的性能(例如，不显著增加谐波失真和/或不利地影响放大器的PSRR)，从而导致相关联的放大器(例如，差分放大器、D类放大器、音频放大器等)的总体性能得到改善。
然而，此类局部(例如，共模)回路电路可导致存在于放大器的(例如，差分)输入端处的本底噪声增加(例如，信号噪声量增加)。该增加的本底噪声可不利地影响相关联的放大器的小信号效率(例如，在低输入电压和低输出电压下操作)。受此类增加的本底噪声影响的输入电压范围(例如，被认为是小信号的电压范围，或被认为是小信号处理范围)将取决于特定实施方式，诸如取决于操作电压、操作频率、放大器增益等。
本文所述的放大器电路和系统的实施方式包括(实施)对局部(共模)回路电路的自适应控制，其中控制电路包括在放大器电路(或系统)中以基于由(放大器)电路处理的信号(例如，差分输入信号)的量值来启用/禁用局部回路电路。例如，此类控制电路可被配置为在施加到电路的差分输入信号的量值超过阈值(例如，信号量值增加到高于被认为是给定实施方式的小信号处理的电平并且正在执行可以被称为大信号(高于阈值)处理)时，启用局部回路电路。
此外，此类控制电路(例如，自适应控制电路)可被进一步配置为在差分输入信号的量值低于或降低到低于阈值和/或保持低于阈值持续给定时间段(例如，阈值时间段)时，禁用局部回路电路。禁用局部回路电路的此类延迟可防止在处理某些信号诸如正弦波信号时连续禁用局部回路电路的启用。例如，可建立该延迟，使得局部回路电路将不针对具有大于阈值电压的峰值量值以及小于或等于自适应控制电路的延迟时间的周期的周期信号(例如，正弦波)而被禁用，诸如下文进一步详细讨论的。
在一些实施方式中，包括在放大器的输出差分信号中的输出共模电压可基于该输出差分信号的幅值(电压、量值等)。例如，在一些实施方式中，输出共模电压可被调制为差分输出电压的量值除以2的绝对值的值。此类方法可防止输出差分信号(电压)对放大器的电源电压的依赖性，并且因此改善放大器的PSRR(例如，针对输出差分电压的信噪比)。使用局部反馈回路(例如，针对高于阈值量值的大信号处理)可防止由基于输出差分电压调制输出共模电压而引起的输出差分中的谐波失真(如上所述)，其中此类失真可例如在输出差分电压的二次谐波处发生。
图1是可实现具有自适应控制的差分放大器电路的示例性电路100的框图。如图1所示，电路100包括输入电路101、放大器电路102(在本文中也可称为放大器102)、局部反馈回路电路104(在本文中也可称为共模回路、局部反馈回路、回路电路等)以及可被配置为自适应地启用和禁用局部反馈回路104的自适应控制电路103。在一些实施方式中，放大器102可以是音频放大器。在一些实施方式中，放大器102可以是D类放大器。示例性电路100也能称为系统。根据特定实施方式，输入电路101可采用多种形式。例如，输入电路101可包括数模转换器(DAC)、差分信号耦合器或缓冲器、差分预增益放大器和/或其他信号处理电路。
在一些实施方式(例如，利用差分放大器的那些实施方式)中，为了增加(例如，最大化等)放大器102的输出电压16的幅值，输出电压16可包括输出差分电压和输出共模电压。根据特定实施方式，输出共模电压可以电源电压VDD 112的一半的值为中心，或者可以输出差分电压的绝对值的二分之一为中心，使得该输出共模电压与(例如，与VDD至少第一阶无关)VDD 112无关。
可包括在放大器102的输入电压18中的输入共模电压同样可取决于电源电压VDD112或与电源电压VDD无关。如图2的实施方式中进一步详细所示，放大器102的输出电压16的差分输出电压分量可由两个反馈路径控制，即到放大器102的正电压输入路径(图2中的Vid(+)218a)上的第一反馈路径和放大器102的负输入电压路径(图2中的Vid(-)218b)上的第二反馈路径。
如果(包括在输出电压16中的)输出共模电压或(包括在输入电压18中)的输入共模电压取决于电源电压(VDD 112)，则电路的共模电压到差模电压转换可取决于电源电压(VDD 112)。因此，由两个反馈路径提供的反馈的不匹配或差值可导致放大器102的电源抑制比(PSRR)的降低，从而不利地影响放大器102的性能，因为放大器102使电源变化对输出差分电压的影响最小化的能力降低。
如下文进一步讨论的，在一些实施方式中，局部反馈回路电路104(其可包括共模电压参考电压端子35)可减小(或在一些情况下消除)输出共模电压对VDD 112的依赖性和/或可减小差分输出电压中的谐波失真(谐波噪声等)。在其中输出共模电压基于输出差分电压的绝对值的一些实施方式中，诸如在本文所述的实施方式中，可减小或防止输出共模电压对VDD 112的依赖性。在此类实施方式中，可通过诸如使用本文所述的方法(通过控制电路103)实施局部反馈回路104的自适应控制来进一步改善放大器102的总体性能。
图2是可以是图1的放大器电路100的实施方式的电路200的示意图/框图。图2的电路200示出了可包括在图1的放大器电路102中的(在放大器电路202中的)电路、以及可包括在局部反馈电路104中的(在局部反馈回路204中的)电路。此外，类似于电路100，电路200包括输入电路201、放大器电路202、自适应控制电路203和局部(共模)反馈回路电路204。
如图2所示，根据特定实施方式，输入电路201可包括DAC、信号耦合器等。如图2中进一步所示，自适应控制电路203可包括电平检测器203a，该电平检测器可被配置为确定提供给输入电路201的输入信号(例如，模拟信号、数字信号等)的量值何时高于或低于阈值，并且作为响应，分别启用和禁用局部反馈回路204(例如，在一些实施方式中，其中启用和/或禁用局部反馈回路电路204可进一步基于包括在自适应控制电路203中的延迟定时器电路)。可用于实现控制电路203的控制电路303的示例在图3中示出，并在下文进行描述。
在电路200中，反馈电阻器Rfp 222可将来自正电压输出端(Vod(+)216a)的反馈提供给放大器A1 228的负输入端224b。在一些实施方式中，放大器228可以是D类放大器。另外在电路200中，反馈电阻器Rfm 226将来自负电压输出端(Vid(-)216b)的反馈提供给放大器A1 228的正输入端224a。反馈电阻器Rfp 222和反馈电阻器Rfm 226分别在节点234a和节点234b处连接到(耦接到)输入电阻器Rip 230和输入电阻器Rim 232。输入电阻器Rim 232和输入电阻器Rip 230还分别连接到放大器A1 228的正输入端224a和负输入端224b。来自局部反馈电路204的输出端236a和输出端236b分别连接到放大器A1 228的正输入端224a和负输入端224b。放大器228可提供正输出信号246a和负输出信号246b。在该示例中，放大器电路202的输出共模电压Voc 210可被调制为差分输出电压Vod 216的绝对值的二分之一。
在一些实施方式中，输入电阻器Rim 232的值可等于输入电阻器Rip 230的值。输入电阻器Rim 232的值和输入电阻器Rip 230的值之间的不匹配或差值可基于每个电阻器的制造中的变化。在一些实施方式中，反馈电阻器Rfp 222的值可等于反馈电阻器Rfm 226的值。反馈电阻器Rfp 222的值和反馈电阻器Rfm 226的值之间的不匹配或差值可基于每个电阻器的制造中的变化。
局部反馈回路电路204可将跨输入电阻器(输入电阻器Rip 230和输入电阻器Rim232)中的每一者的共模移位驱动到固定值。例如，放大器A2 244可包括在针对放大器228的局部反馈回路电路204中。在该示例中，局部反馈回路电路204包括放大器A2 244、跨导驱动器Gm1 240a(例如，具有下拉和/或上拉能力)和跨导驱动器Gm2 240b(例如，具有下拉和/或上拉能力)。如图2所示，放大器244、驱动器240a和驱动器240b可各自被配置为接收由自适应控制电路203提供的启用信号207，并且通过该启用信号启用和禁用。当被禁用时，放大器244的输出端子、驱动器240a和/或驱动器240b可以是高阻抗的。如本文所述，自适应控制电路203(经由电平检测器203a)可被配置为诸如使用本文所述的方法(以及使用定时延迟，诸如相对于图3所述)基于提供给输入电路201的输入信号的量值来提供启用信号207(例如，在逻辑0处禁用电路204，或者在逻辑1处启用电路204)。
在电路200中，放大器244可在放大器228的输入端子处使用电流IC1和Ic2(例如，经由跨导驱动器240a和240b)迫使(驱动、调整、移位、校正等)共模电压(作为电压Vinc 238)等于恒定电压(例如，期望的输入共模电压Vic 214)。如图2所示，可将输入共模电压Vic214施加到放大器244的正输入端242b。可将电压Vinc 238施加到放大器244的负输入端242a。可跨电阻器Rinc 248测量电压Vinc 238。在一些实施方式中，放大器244的施加有Vic214和Vinc 238的输入端子可反转。
在一些实施方式中，将跨输入电阻器中的每一者的共模移位驱动到固定值可减小或消除PSRR对输入电阻器(输入电阻器Rip 230和输入电阻器Rim 232)的不匹配(或其间的差值)的依赖性，从而增加放大器202的PSRR，这可积极地影响放大器202的性能，因为放大器202使电源变化对输出差模电压(Vod 216)的影响最小化的能力增加或改善。
在一些实施方式中，为放大器202提供局部反馈回路(例如，回路204)可降低输入电阻器区域要求，该局部反馈回路可将跨输入电阻器(输入电阻器Rip 230和输入电阻器Rim 232)中的每一者的共模移位驱动到固定值。例如，输入电阻器区域要求可影响电路200的整体尺寸。为了在特定产品中使用，电路200可能需要具有特定尺寸。在一些实施方式中，输入电阻器Rip 230和输入电阻器Rim 232中的每一者的物理尺寸可增加以减小输入电阻器Rip 230和输入电阻器Rim 232之间的不匹配，因为电阻器中的每一者的尺寸越大，电阻器之间存在的不匹配将越小。
在一些实施方式中，在电路200中提供局部反馈回路204可允许用于执行前端信号滤波的电路和/或用于执行数字信号处理的电路和/或其他类型的前端模块化电路以增加的净空量(例如，操作裕度)操作，该局部反馈回路可将跨输入电阻器(输入电阻器Rip 230和输入电阻器Rim 232)中的每一者的共模移位驱动到固定值。例如，放大器净空可以是到放大器的输入电压和来自放大器的输出电压可摆动到输入电压的供电轨而不会失真的接近程度的量度。
如本文所述，在电路200的一些实施方式中，Voc 210可被调制为Vod 216除以2的绝对值，例如，|Vod/2|，这可防止Voc 210对电路200的电源电压VDD 212的依赖性，例如，当局部(共模)反馈回路204在小信号处理期间被禁用时，诸如针对平均低于自适应控制电路203的电平检测器203a的阈值的输入信号。如本文所述，在小信号处理期间禁用局部反馈回路204可导致施加到放大器228的输入端的信号的较低本底噪声。同样如本文所述，局部反馈回路电路204可针对大信号处理(针对大于阈值的输入信号)被(例如，自适应控制电路203)启用，这可减少差分输出电压Vod 216中存在(添加到差分输出电压)的谐波失真量。需注意，当执行大信号处理时，与被处理的信号(大信号)(例如，差分输入信号和产生的差分输出信号)的谐波的量值相比，来自被启用的局部反馈回路204的本底噪声的增加可忽略不计。当在前述指定条件下操作时，电路200可根据以下公式(例如，公式1-公式6)操作，这些公式可用于在小信号处理期间(例如，受本底噪声影响)和大信号处理期间(例如，受谐波失真影响)确定SNR。通过图4A、图4B和图5所示的模拟结果进一步示出了电路200的由公式1-公式6所示的操作原理(例如，SNR计算)。
公式1至公式3对应于在小信号处理期间电路200的操作。也就是说，公式1至公式3假定局部回路电路204被禁用(例如，Ic1＝Ic2＝0)并且Voc为|Vod/2|。在此类条件下，Vod216可由公式1给出：
Figure BDA0002882583790000081
其中Vod＝输出差模电压(Vod 216)，Av＝放大器A1 228的增益，Vic＝输入共模电压(Vic 214)，Voc＝输出共模电压(Voc 210)，Rfp＝反馈电阻器Rfp 222的值，Rfm＝反馈电阻器Rfm 226的值，Rip＝输入电阻器Rip 230的值，并且Rim＝输入电阻器Rim 232的值。
此外，Vic 214可由公式2给出：
Figure BDA0002882583790000082
其中应用与公式1所述相同的变量定义。在公式2中，Vic是固定的(例如，不取决于VDD)。因此，在该示例中，Voc取决于Vod/2的绝对值。公式2包括Vic、Voc和Av的分开的公式，这些公式由逗号隔开并且彼此独立。
上面给出的公式1和公式2，在小信号处理期间电路200的Vod 216的绝对值的SNR可由公式3给出：
Figure BDA0002882583790000083
这示出了在局部反馈回路电路204被禁用的情况下电路200的差分输出电压Vod216的SNR取决于反馈电阻器Rfp 222和反馈电阻器Rfm 226的不匹配以及输入电阻器Rip230和输入电阻器Rim 232之间的不匹配。然而，对于本文所述的实施方式，这些电阻器不匹配的影响对于小信号处理可能不显著(例如，可能不会导致相对于本底噪声的显著谐波失真)。
公式4至公式6对应于在大信号处理期间电路200的操作。也就是说，公式4至公式6假定局部回路电路204被启用并且Voc为|Vod/2|。此外，公式1至公式3的相同变量定义也适用于公式4至公式6。此外，公式4至公式6还假定Ic1＝Ic2＝Ic，或者Ic1和Ic2是彼此相等的。下面进一步讨论由其中Ic1和Ic2不相等的实施方式或情形引起的考虑因素。在上述条件下，Vod 216可由公式4给出：
Vod＝IC(Rfm-Rfp)
并且Ic可由公式5给出：
Figure BDA0002882583790000091
上面给出的公式4和公式5，在大信号处理期间电路200的Vod 216的绝对值的SNR可由公式6给出：
Figure BDA0002882583790000092
这示出了在局部反馈回路电路204被启用的情况下电路200的差分输出电压Vod216的SNR取决于反馈电阻器Rfp 222和反馈电阻器Rfm 226的不匹配但不取决于输入电阻器Rip 230和输入电阻器Rim 232之间的不匹配，这是由于局部反馈回路204执行输入共模电压移位。也就是说，在局部(共模)反馈回路204被启用的情况下，Vod 216的SNR与输入电阻器Rip 230和输入电阻器Rim 232之间的不匹配无关。因此，在此类实施方式中，与具有自适应控制的局部反馈回路的放大器电路相比，针对输入电阻器Rip 230和输入电阻器Rim232可以使用更小的区域，因为电路200(由于局部(共模)反馈回路204)对电阻器不匹配具有更高的容差，这可导致当局部反馈回路204不存在或未启用时产生谐波失真。
如先前讨论，上述公式4至公式6假设电流IC1和电流IC2是相等的。然而，在一些实施方式中，电流IC1可以不等于电流IC2。例如，由于跨导驱动器Gm1 240a和跨导驱动器Gm2240b之间的不匹配(或差值)和/或放大器244的不匹配，电流IC1可以不等于电流IC2。输入电阻器Rip 230和输入电阻器Rim 232之间的电阻器不匹配(或差值)导致输入电阻器Rim 232的值不等于输入电阻器Rip 230的值。反馈电阻器Rfm 226和反馈电阻器Rfp 222之间的电阻器不匹配(或差值)导致反馈电阻器Rfm 226的值不等于反馈电阻器Rfp 222的值。
在一些实施方式中，为了使电流IC1等于电流IC2，使得电路200的SNR的公式6取决于反馈电阻器Rfp 222和反馈电阻器Rfm 226之间的不匹配(或差值)，并且不取决于输入电阻器Rip 230和输入电阻器Rim 232之间的不匹配，斩波器开关可包括在局部反馈回路电路204中，诸如下面相对于图6进一步讨论的。
简而言之，然而，在局部(共模)回路电路204中使用斩波器开关可进一步减小(并且在一些情况下消除)SNR(和PSRR)对输入电阻器Rim 232和输入电阻器Rip 230之间的不匹配的依赖性。此类斩波器开关可基于由相关联的斩波器时钟电路提供的斩波器时钟信号来操作，其中斩波器时钟信号用于控制斩波器开关的切换。此类斩波器时钟信号可以具有固定频率、固定占空比、可变频率和/或可变占空比。在一些实施方式中，斩波器开关可在放大器A1 228的正输入端224a和负输入端224b之间切换较高值电流。该切换可保持进入放大器A1 228的正输入端224a和负输入端224b中的每一者的电流基本上相等。在此类实施方式中，使用斩波器开关可导致使进入放大器A1 228的正输入端224a和负输入端224b的电流均衡，同时不会不利地影响电路200的性能。例如，放大器202的折叠带外噪声可不被不利地影响(例如，折叠带外噪声将不会增加)。此外，放大器202的总谐波失真(THD)可不被不利地影响(例如，放大器202的THD将不会增加)。
图3A是可在图1和图2的放大器电路中实现的控制电路303的示意图/框图，该控制电路诸如自适应控制电路103或自适应控制电路203。图3B是示意性地示出图3A的控制电路303的操作的时序图。电路303可例如在放大器电路中用于基于例如提供给放大器电路的输入信号的量值来自适应地控制(例如，启用和禁用)局部(共模)反馈回路。也就是说，在本文所述的实施方式中，控制电路303可针对小信号处理(例如，用于处理峰值量值低于阈值的输入差分信号)禁用局部反馈回路电路，并且针对大信号处理(峰值量值高于阈值的输入差分信号)启用局部反馈回路电路。
如图3所示，控制电路303可包括上限阈值参考电压Vth 301和下限阈值参考电压-Vth 302。在一些实施方式中，Vth 301可用于确定输入差分信号Vsig 318的正量值是否高于阈值(例如，小信号阈值到大信号阈值)，而-Vth 302可用于确定输入差分信号Vsig 318的正量值是否高于阈值(例如，小信号阈值到大信号阈值的绝对值)。
如图3所示，控制电路303包括电平检测器303a，该电平检测器可被配置为检测Vsig 318的量值何时越过阈值Vth 301或-Vth 302中的一者。在该示例中，电平检测器303a包括第一比较器C1 305和第二比较器C2 307。在该实施方式中，比较器C1 305将Vsig 318与Vth 301进行比较，并且当Vsig 318超过Vth 301时使逻辑1生效。同样，在该实施方式中，比较器C2 307将Vsig 318与-Vth 302进行比较，并且当Vsig 318低于-Vth 302时使逻辑1生效。在其他实施方式中，电平检测器303a可以其他方式实现，诸如使用被配置为确定表示为数字值的信号量值的数字电路。
在图3的示例性控制电路303中，或门340将比较器305和比较器307的输出组合，以指示Vsig是已超过Vth 301还是已低于-Vth 302。在该示例中，如果越过任一阈值(Vsig318的峰值的绝对值超过阈值的绝对值)，则或门340的输出将使逻辑1生效，并且因此启用信号307也将使逻辑1生效。在本文所述的实施方式中，启用信号307可用于自适应地启用局部(共模)反馈回路，诸如图1和图2所示的相应局部反馈回路104和204。
图3的电路303还包括延迟计时器330，该延迟计时器可结合或门350来实现相关联的局部反馈回路的禁用时间延迟tdel。根据特定实施方式，延迟计时器330可以是阻容式(RC)计时器，或者可以是数字计时器(例如，对相关联的放大器电路的时钟信号的时钟沿进行计数的数字计数器)。在一些实施方式中，计时器330可采取其他形式。在该示例中，定时器330可被配置为响应于或门340的输出从逻辑0(Vsig 318未超过阈值)转变为逻辑1(Vsig318超过阈值)而使逻辑1生效。
在该实施方式中，定时器330确定时间tdel的流逝的操作可由或门340的输出信号从逻辑1转变为逻辑0触发，这指示Vsig 318的量值介于Vth 301和-Vth 302之间(例如，由于Vsig 318的周期性，诸如针对正弦波信号)。在该示例中，定时器330可继续使逻辑1生效持续时间段tdel，这将导致在或门340的输出切换到逻辑0之后，或门350的输出保持为高并且相关联的局部(共模)反馈回路保持启用持续至少tdel。如果Vsig 318在时间段tdel期间再次越过阈值Vth 301或-Vth 302中的任一者，则定时器330可被配置为复位，并且上述过程可响应于Vsig 318的量值再次在阈值Vth 301和-Vth 302之间移动而重复(例如，而不是Vsig 318的绝对值超过阈值中的任一者的相应绝对值)。
然而，如果Vsig 318在时间段tdel期间未再次越过阈值Vth 301或-Vth 302中的任一者，则在该示例中，定时器330将超时，并且定时器的输出将移动到逻辑0(其中或门340的输出也是逻辑0)。因此，或门350的输出然后将为逻辑0，并且相关联的局部反馈回路将针对小信号处理被禁用。图3B中的曲线图示出了电路300的行为，如上所述。需注意，在图3B中，如果Vsig 318的量值将下降到低于所示时序图中的-Vth 302，则启用信号307将使逻辑1生效，并且定时器电路330将如上所述操作。
图4A是示出在共模(局部反馈)回路被启用(迹线416a)和被禁用(迹线416b)的情况下图2的放大器电路的实施方式的小信号操作(通过其小信号处理)的比较的曲线图400。图4B是示出在共模(局部反馈)回路被启用(迹线416c)和被禁用(迹线416d)的情况下图2的放大器电路的实施方式的大信号操作(通过其大信号处理)的比较的曲线图450。曲线图400和450是基于同一输入差分信号具有20dB增益的放大器电路的跨信号频率(例如，x轴上的kHz，对数标度)的模拟差分输出信号量值(例如，在y轴上示出的dB)的归一化曲线。
如从针对小信号处理的图4A中的迹线416a(局部反馈回路被启用)与迹线416b(局部反馈回路被禁用)的比较可以看出，与在局部反馈回路被禁用的情况下本底噪声例如迹线416b的输出信号中存在的噪声量相比，在局部反馈回路被启用的情况下本底噪声例如迹线416a的输出信号中存在的噪声量增加。此外，如从(针对大信号处理的)图4B中的迹线416c(局部反馈回路被启用)与迹线416d(局部反馈回路被禁用)的比较可以看出，与在局部反馈回路被禁用的情况下迹线416d的输出信号中的谐波失真相比，在局部反馈回路被启用的情况下迹线416c的输出信号中的谐波失真(例如，在正信号峰值和负信号峰值处)降低。因此，与现有放大器实施方式相比，实现本文所述的自适应局部反馈回路控制方法的放大器可具有改善的噪声电平(例如，当处理小信号时)和减少的谐波失真(例如，当处理大信号时)，并且因此改善总体性能。
图5是示出在共模回路被启用和共模回路被禁用的情况下图2的放大器电路的实施方式在输出电压的范围内的操作的比较的曲线图500。也就是说，曲线图500示出了在局部反馈(共模)回路被启用(迹线516a)和被禁用(516b)的情况下的放大器实施方式的归一化模拟SNR(在y轴上)。迹线516a和迹线516b在放大器输出电压量值的范围内示出，例如，在x轴上以归一化对数标度示出。图5中的线501(其为示例性的并且以举例的方式给出)与用于启用局部反馈(共模)回路(诸如图2中的放大器电路200的实施方式中的局部反馈回路电路204)的阈值电压对应。线501可被称为指示迹线516a和迹线516b的交叉点(例如，在噪声主导区域和谐波失真主导区域之间)。
如图5所示，低于由线501表示的阈值电压(例如，在线501的左侧、在噪声主导区域中、在小信号处理区域中等)，当与迹线516a相比时，迹线516b示出当局部反馈(共模)回路被禁用时，示例性放大器的本底噪声(输出信号噪声量)减小。还如图5所示，高于由线501表示的阈值电压(例如，在线501的右侧并且低于限幅电压、在谐波(噪声/失真)主导区域中、在大信号处理区域中等)，当与迹线516a相比时，迹线516b示出在局部反馈(共模)回路被启用的情况下，示例性放大器的谐波噪声减小(例如，SNR更高)。一旦达到足够高的输出电压(例如，基于放大器的输入电压和增益)，输出电压就将被限幅，并且SNR比将下降，无论局部反馈(共模)回路是被启用(迹线516a)还是被禁用(迹线516b)。此类限幅电压将取决于特定放大器实施方式。
图6是图2的局部反馈电路204的实施方式的示意图/框图，该局部反馈电路还包括斩波器时钟电路606和斩波器开关608(也可以称为斩波器电路608)。在图6的实施方式中，局部反馈电路204还包括图2所示的局部反馈电路204的实施方式的元件，这些元件包括：共模电压输入端235；来自自适应控制电路(例如，电路303)的启用信号输入端207；具有正(共模电压)输入端242b和负(输入共模反馈)输入端242a的放大器244；以及跨导驱动器240a和240b。为了简洁起见，不再相对于图6详细描述这些元件。
如图6所示，斩波器电路608可提供输出信号608a和608b，这些输出信号用于减小(或在一些情况下消除)由于(例如，在大信号处理期间)跨导驱动器240a和240b之间的不匹配的影响，诸如通过使差分放大器(例如，图2的放大器228)的正输入端和负输入端上的电流均衡，诸如使用本文所述的方法。
在一些实施方式中，斩波器时钟电路606可向斩波器开关(斩波器电路)608提供可变频率、可变占空比时钟信号。使用可变频率、可变占空比时钟信号对斩波器开关608进行计时还可减小共模回路电路204的元件(例如，放大器244和/或跨导驱动器240a和240b)的闪烁噪声贡献。在此类实施方式中(以举例的方式参考图2)，闪烁噪声以及对包括在放大器电路202的反馈路径中的反馈电阻器Rfp 222和反馈电阻器Rfm 224的不匹配的依赖性的减小可发生，而不会不利地影响折叠带外噪声(例如，折叠带外噪声将不会增加)，或者不会不利地影响放大器电路202的总谐波失真(THD)。
例如，在放大器202是音频放大器(例如，D类放大器)的情况下，带外噪声可以是包括在音频带之外的频率(例如，20赫兹(Hz.)至20千赫(kHz.))中的噪声。在一些实施方式中，放大器电路202可对输入信号进行混叠，从而导致带外噪声被折回到音频带中。闪烁噪声以及对包括在放大器电路202的(共模电压到差模电压转换中)反馈路径中的反馈电阻器的不匹配的依赖性的减小可发生，而不会增加放大器电路202的折叠带外噪声的量(如果存在)。
图7是示出用于操作包括自适应控制的局部回路电路的放大器(例如，差分放大器)的示例性方法700的流程图。在一些实施方式中，本文所述的电路、设备、系统和过程可实现方法700。例如，方法700可参考图1、图2、图3和/或图6来描述。
在方法700中，包括正输入端和负输入端的放大器可接收基于(包括等)输入共模电压的输入差分电压(框702)。例如，图2的放大器228可接收基于输入共模电压Vic 214的输入差模电压Vid 218。
可基于输入差分电压的量值(例如，绝对值)自适应地控制(例如，启用和禁用)局部反馈回路(框704)。例如，控制电路诸如图3的控制电路303可用于自适应地控制(例如，启用和禁用)局部反馈回路(例如，图2的局部反馈回路204)。例如，如上所述，当差分输入电压的量值超过阈值时，局部反馈回路可被启用。同样如上所述，然后差分输入电压的量值低于阈值电压(例如，低于阈值时间段的阈值电压)，局部反馈回路可被禁用。
局部反馈回路在被启用时可控制进入放大器(放大器228)的正输入端的电流以及进入放大器的负输入端的电流。例如，局部反馈回路对进入放大器的正输入端和负输入端的电流的控制可减小(或在一些情况下消除)包括在反馈路径中的反馈电阻器(例如，图2中的反馈电阻器Rfp 222和反馈电阻器Rfm 226)的不匹配对对应输入共模电压(例如，图2中的Vic 214)的影响。
在一些实施方式中，控制输入差分电压(例如，通过局部反馈回路控制输入共模电压)可包括通过斩波器开关在正输入端和负输入端之间切换较高值电流，诸如本文所述。例如，可以使用斩波器开关(例如，图6中的斩波器开关608)对由局部反馈回路(例如，局部反馈回路输出信号)控制的电流进行斩波，以便减小(或在一些情况下消除)跨导驱动器240a和240b之间的不匹配。
在框706处控制输入差分电压可包括(例如，基于切换斩波器开关)将进入放大器的正输入端的电流均衡到进入放大器的负输入端的电流，并且/或者基于切换将进入放大器的正输入端的电流均衡到进入放大器的负输入端的电流。例如，在一些实施方式中，斩波器开关可在放大器(诸如图2中的放大器A1 228)的正输入端和负输入端之间切换较高值电流。该切换可保持进入放大器的正输入端和负输入端中的每一者的电流相等(大约相等、有效相等、基本上相等等)。
在方法700中，放大器可输出基于(具有)输出共模电压的输出差分电压，其中输出共模电压基于输出差分电压的幅值(量值)(框708)。在一些实施方式中，诸如本文所述的那些实施方式，输出共模电压可以是输出差分电压除以2的绝对值的电压。因此，在小信号处理和大信号处理期间，输出差模电压可与放大器的电源电压(Vdd)无关。此外，在大信号处理期间使用局部反馈回路(例如，启用局部反馈回路)可防止输出差分电压中的谐波失真。
将理解，在前述描述中，当元件被提及为在另一个元件上、连接到另一个元件、电连接到另一个元件、耦接到另一个元件或电耦接到另一个元件时，该元件可以是直接地在另一个元件上、连接或耦接到另一个元件，或可以存在一个或多个中间元件。相反，当元件被提及直接在另一个元件上、直接连接到另一个元件、或直接耦接到另一个元件时，不存在中间元件。虽然在整个具体实施方式中可能不会使用术语直接在…上、直接连接到…、或直接耦接到…，但是被示为直接在元件上、直接连接或直接耦接的元件能以此类方式提及。本申请的权利要求书(如果存在的话)可被修订以叙述在说明书中描述或者在附图中示出的示例性关系。
如在本说明书中所使用的，除非根据上下文明确地指出特定情况，否则单数形式可包括复数形式。除了附图中所示的取向之外，空间相对术语(例如，在…上方、在…上面、在…之上、在…下方、在…下面、在…之下、在…之以下等)旨在涵盖器件在使用或操作中的不同取向。在一些实施方式中，在…上面和在…下面的相对术语可分别包括竖直地在…上面和竖直地在…下面。在一些实施方式中，术语邻近可包括横向邻近或水平邻近。
本文所述的各种技术的实施方式可在数字电子电路中、计算机硬件、固件、软件中或它们的组合中实现(例如，包括在其中)。方法的部分也可通过专用逻辑电路例如FPGA(现场可编程门阵列)或ASIC(专用集成电路)进行，并且装置可实现为该专用逻辑电路。
一些实施方式可使用各种半导体处理和/或封装技术来实现。一些实施方式可使用与半导体衬底相关联的各种类型的半导体处理技术来实现，该半导体衬底包含但不限于，例如硅(Si)、砷化镓(GaAs)、氮化镓(GaN)、碳化硅(SiC)等。
虽然所描述的实施方式的某些特征已经如本文所述进行了说明，但是本领域技术人员现在将想到许多修改形式、替代形式、变化形式和等同形式。因此，应当理解，所附权利要求书旨在涵盖落入实施方式的范围内的所有此类修改形式和变化形式。应当理解，这些修改形式和变化形式仅仅以举例而非限制的方式呈现，并且可以进行形式和细节上的各种变化。除了相互排斥的组合以外，本文所述的装置和/或方法的任何部分可以任意组合进行组合。本文所述的实施方式可包括所描述的不同实施方式的功能、部件和/或特征的各种组合和/或子组合。

Claims (12)

1.一种电路，包括：
输入电路，所述输入电路被配置为接收输入信号；
放大器电路，所述放大器电路与所述输入电路耦接，所述放大器电路包括第一放大器、第一反馈路径和第二反馈路径，所述第一反馈路径提供从所述第一放大器的正输出端到所述第一放大器的负输入端的反馈路径，并且所述第二反馈路径提供从所述第一放大器的负输出端到所述第一放大器的正输入端的反馈路径；
回路电路，所述回路电路包括第二放大器，所述回路电路被配置为向所述第一放大器提供局部反馈回路并被配置为控制进入所述第一放大器的所述正输入端的电流以及进入所述第一放大器的所述负输入端的电流；和
控制电路，所述控制电路与所述输入电路和所述回路电路耦接，所述控制电路被配置为响应于所述输入信号的量值超过阈值而启用所述回路电路。
2.根据权利要求1所述的电路，其中所述控制电路被进一步配置为响应于所述输入信号的所述量值低于所述阈值持续一时间段而禁用所述回路电路，
所述控制电路包括定时电路，所述定时电路被配置为测量所述时间段，并且
所述定时电路包括以下项中的一者：
数字计数器；或
阻容式定时器。
3.根据权利要求1所述的电路，其中所述控制电路被进一步配置为：
响应于所述输入信号的所述量值低于所述阈值持续一时间段而禁用所述回路电路；以及
基于以下项中的一者来确定所述输入信号的所述量值：
模拟输入信号；或
数字输入信号。
4.根据权利要求1所述的电路，其中所述输入电路包括以下项中的一者：
数模转换器，所述数模转换器被配置为接收数字信号并向所述放大器电路提供与所述数字信号对应的模拟信号；或
预增益放大器，所述预增益放大器被配置为接收模拟信号并向所述放大器电路提供所述模拟信号的放大或缓冲版本。
5.根据权利要求1所述的电路，还包括：
斩波器时钟电路，所述斩波器时钟电路被配置为输出斩波器时钟信号，
所述回路电路还包括斩波器开关，所述斩波器开关被配置为从所述斩波器时钟电路接收所述斩波器时钟信号并控制进入所述第一放大器的所述正输入端的所述电流以及进入所述第一放大器的所述负输入端的所述电流。
6.根据权利要求1所述的电路，其中：
所述第二放大器被配置为在所述回路电路被启用时迫使所述第一放大器的所述负输入端处以及所述第一放大器的所述正输入端处的电压等于恒定电压，所述恒定电压与所述电路的电源电压无关；并且
到所述第二放大器的第一输入是所述恒定电压，并且到所述第二放大器的第二输入是表示跨第一输入电阻器和第二输入电阻器的电压移位的电压。
7.一种系统，包括：
差分放大器电路，所述差分放大器电路包括第一差分放大器、第一反馈路径和第二反馈路径，所述第一反馈路径提供从所述第一差分放大器的正输出端到所述第一差分放大器的负输入端的反馈路径，并且所述第二反馈路径提供从所述第一差分放大器的负输出端到所述第一差分放大器的正输入端的反馈路径；
共模回路电路，所述共模回路电路包括第二差分放大器，所述共模回路电路被配置为向所述第一差分放大器提供局部反馈回路，并被配置为控制进入所述第一差分放大器的所述正输入端的电流以及进入所述第一差分放大器的所述负输入端的电流；和
控制电路，所述控制电路与所述共模回路电路耦接，所述控制电路被配置为响应于所述差分放大器的差分输入信号的量值超过阈值而启用所述共模回路电路。
8.根据权利要求7所述的系统，其中所述差分放大器电路的输出共模电压被调制为差分放大器电路的差分输出电压的量值除以2的绝对值，所述第一放大器的电源抑制比取决于所述第一反馈路径的电阻与所述第二反馈路径的电阻之间的不匹配。
9.根据权利要求7所述的系统，其中所述控制电路被进一步配置为响应于所述输入信号的所述量值低于所述阈值持续一时间段而禁用所述回路电路。
10.根据权利要求9所述的系统，其中：
所述控制电路包括定时电路，所述定时电路被配置为测量所述时间段；并且
所述定时电路包括以下项中的一者：
数字计数器；或
阻容式定时器。
11.根据权利要求7所述的系统，其中所述第二差分放大器被配置为在所述共模回路电路被启用时迫使所述第一放大器的所述负输入端处以及所述第一放大器的所述正输入端处的共模电压等于恒定电压，所述恒定电压与所述系统的电源电压无关。
12.一种电路，包括：
输入电路，所述输入电路被配置为接收差分输入信号；
差分放大器电路，所述差分放大器电路与所述输入电路耦接，所述差分放大器电路包括第一差分放大器、第一反馈路径和第二反馈路径，所述第一反馈路径提供从所述第一差分放大器的正输出端到所述第一差分放大器的负输入端的反馈路径，并且所述第二反馈路径提供从所述第一差分放大器的负输出端到所述第一差分放大器的正输入端的反馈路径；
斩波器时钟电路，所述斩波器时钟电路被配置为输出斩波器时钟；
共模回路电路，所述共模回路电路包括第二差分放大器和斩波器开关，所述共模回路电路被配置为向所述第一差分放大器提供局部反馈回路，所述斩波器开关被配置为从所述斩波器时钟电路接收所述斩波器时钟信号并且被配置为控制进入所述第一放大器的所述正输入端以及进入所述第一放大器的所述负输入端的电流；和
控制电路，所述控制电路与所述共模回路电路耦接，所述控制电路被配置为响应于所述差分输入信号的量值超过阈值而启用所述共模回路电路。
CN202110003240.7A 2020-01-07 2021-01-04 具有自适应控制的局部反馈回路的放大器 Pending CN113162565A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202062958142P 2020-01-07 2020-01-07
US62/958,142 2020-01-07
US16/843,675 2020-04-08
US16/843,675 US11082019B2 (en) 2020-01-07 2020-04-08 Amplifier with adaptively-controlled local feedback loop

Publications (1)

Publication Number Publication Date
CN113162565A true CN113162565A (zh) 2021-07-23

Family

ID=76654045

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110003240.7A Pending CN113162565A (zh) 2020-01-07 2021-01-04 具有自适应控制的局部反馈回路的放大器

Country Status (3)

Country Link
US (1) US11082019B2 (zh)
CN (1) CN113162565A (zh)
TW (1) TW202143640A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11402456B2 (en) * 2020-08-24 2022-08-02 Monolithic Power Systems, Inc. High voltage current sensing circuit with adaptive calibration
TWI828359B (zh) * 2022-10-07 2024-01-01 立錡科技股份有限公司 D類放大電路

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206602A (en) 1992-04-30 1993-04-27 Hewlett-Packard Company Biomedical amplifier circuit
US5914638A (en) 1997-06-06 1999-06-22 Omnivision Technologies, Inc. Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier
US6583652B1 (en) * 2001-06-01 2003-06-24 Lattice Semiconductor Corporation Highly linear programmable transconductor with large input-signal range
US6731155B2 (en) * 2002-02-13 2004-05-04 Intersil Americas Inc Track and hold with dual pump circuit
US7733168B2 (en) 2005-11-21 2010-06-08 Panasonic Corporation Fully differential comparator and fully differential amplifier
JP5215399B2 (ja) 2007-09-14 2013-06-19 アナログ デバイシーズ インク 改良されたローパワー、ローノイズアンプシステム
US8330537B1 (en) * 2010-07-23 2012-12-11 National Semiconductor Corporation Low noise, high CMRR and PSRR input buffer
GB2486698B (en) * 2010-12-23 2014-01-15 Wolfson Microelectronics Plc Charge pump circuit
US8310308B1 (en) * 2011-05-31 2012-11-13 Texas Instruments Incorporated Wide bandwidth class C amplifier with common-mode feedback
EP2611028A1 (en) 2011-12-30 2013-07-03 Dialog Semiconductor GmbH Multi-stage fully differential amplifier with controlled common mode voltage
US8890608B2 (en) 2012-02-29 2014-11-18 Texas Instruments Incorporated Digital input class-D audio amplifier
US8604861B1 (en) 2012-06-19 2013-12-10 Infineon Technologies Ag System and method for a switched capacitor circuit
US8829989B2 (en) 2012-12-20 2014-09-09 Hong Kong Applied Science and Technology Research Institute Company Limited DC offset cancellation for a multi-stage amplifier
US9496835B2 (en) * 2014-12-15 2016-11-15 Semiconductor Components Industries, Llc Current sense amplifer with extended common mode input voltage range
US9742366B2 (en) 2015-07-14 2017-08-22 Qualcomm Incorporated Differential class-D amplifier
US20200395905A1 (en) * 2015-07-30 2020-12-17 Circuit Seed, Llc Multi-stage and feed forward compensated complementary current field effect transistor amplifiers
US10027294B2 (en) 2015-09-11 2018-07-17 Mediatek Inc. Class-D amplifier with pulse-width modulation common-mode control and associated method for performing class-D amplification
EP3291445B1 (en) 2016-08-30 2019-07-10 Stichting IMEC Nederland A reconfigurable sensor circuit
US9966907B1 (en) * 2017-02-07 2018-05-08 Apple Inc. Method and apparatus for high-speed clipping and recovery in amplifier circuit
US10396724B1 (en) 2018-05-30 2019-08-27 Semiconductor Components Industries, Llc Amplifier with common mode loop and chop

Also Published As

Publication number Publication date
TW202143640A (zh) 2021-11-16
US20210211109A1 (en) 2021-07-08
US11082019B2 (en) 2021-08-03

Similar Documents

Publication Publication Date Title
US11804813B2 (en) Class D amplifier circuit
US8829990B2 (en) Attenuating non-linear noise in an amplifier with alternating DC-offset correction
CN110557097B (zh) 具有局部反馈环路的放大器
US7646240B2 (en) Class D amplifier
US8433028B2 (en) Latency locked loop circuit for driving a buffer circuit
US7298209B1 (en) Class D amplifier
CN113162565A (zh) 具有自适应控制的局部反馈回路的放大器
US8126087B2 (en) DC offset correction circuit for canceling a DC offset in a real time and a receiving system having the same
US9866188B2 (en) Dead time circuit for a switching circuit and a switching amplifier
CN113016138B (zh) 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器
WO2008110987A2 (en) A data processing system for clipping correction
US20170250654A1 (en) Dynamic dead time management
US10555269B2 (en) Amplifier circuit having controllable output stage
US20200295723A1 (en) Deglitching Circuit and Method in Class-D Amplifier
Kuo et al. A 2.4 mA quiescent current, 1 W output power class-D audio amplifier with feed-forward PWM-intermodulated-distortion reduction
US9065408B2 (en) Voltage controlled amplifier and method of using the same
US11870400B2 (en) Class-D amplifying system and class-D amplifier circuit
JP6798086B2 (ja) エンベロープトラッキングバイアス回路及び電力増幅装置
EP3228001B1 (en) Calibration of push-pull amplifier to a low second order distortion
Bracamontes-Salazar et al. CMOS amplifier with self-correction offset for SerDes applications
JP2013115636A (ja) 半導体集積回路、および無線受信装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20210723