JPS6251526B2 - - Google Patents

Info

Publication number
JPS6251526B2
JPS6251526B2 JP55025428A JP2542880A JPS6251526B2 JP S6251526 B2 JPS6251526 B2 JP S6251526B2 JP 55025428 A JP55025428 A JP 55025428A JP 2542880 A JP2542880 A JP 2542880A JP S6251526 B2 JPS6251526 B2 JP S6251526B2
Authority
JP
Japan
Prior art keywords
transistor
signal
output
circuit
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55025428A
Other languages
English (en)
Other versions
JPS56122244A (en
Inventor
Hidekazu Ishii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP2542880A priority Critical patent/JPS56122244A/ja
Publication of JPS56122244A publication Critical patent/JPS56122244A/ja
Publication of JPS6251526B2 publication Critical patent/JPS6251526B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06Receivers
    • H04B1/10Means associated with receiver for limiting or suppressing noise or interference

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Circuits Of Receivers In General (AREA)
  • Monitoring And Testing Of Transmission In General (AREA)
  • Noise Elimination (AREA)

Description

【発明の詳細な説明】 本発明は信号出力回路に関し、特に周波数変調
されて送られてくるFM信号を受信する受信機等
に用いられ、受信信号のレベルを検出してこれに
応じた出力を発生する信号出力回路に関する。
従来、受信機に送られてくるFM入力信号が極
めて弱入力で聴取にたえない出力しか取り出せな
い場合、あるいは全くの無入力時等の時、受信機
にミユーテイングをかけて強制的に出力を取り出
さないようにするミユーテイング機能、あるいは
弱信号入力により受信機から出力される信号に不
快感を与える雑音が混入する場合に、たとえ放送
がステレオ放送であつてもモノラルモードで受信
したり、あるいは復調帯域を制限したりする機能
を具備し、信号対雑音比(S/N比)を改善する
技術が一般に駆使されている。これらの機能は受
信される信号のレベルを検出し、そのレベルが所
定のレベルに満たない時に動作されるもので、そ
のためFM受信機は受信信号レベルを検出する信
号強度検出回路を備えている。又、場合によつて
は受信信号レベルを表示する同調指示装置を信号
強度検出回路で駆動している場合もある。
上記機能を有する従来のFM受信機は、第1図
に示すようにアンテナ6からチユーナ5に入力さ
れる受信信号をRF増巾器1で増巾し、PLL(フ
エイズロツクループ)回路等で構成された局部発
振器から得られる局部発振周波数信号と混合器3
で混合しその後フイルター4を介してアンテナ6
からの入力信号を中間周波数に変換し、この中間
周波信号を複数段縦続に接続された振幅制限型増
幅器8〜10で構成される振幅制限増巾器(点線
7)で増幅される。振幅制限された信号はFM検
波器11で検波され低周波増幅器12を通して出
力端子13から受信信号として取り出される。一
方、信号レベル検出器(点線14)は複数段のピ
ーク検波器15〜17から構成され、それぞれの
ピーク検波器15〜17には対応する振幅制限型
増幅器8〜10の各出力1与えられている。バイ
アス回路18は各ピーク検波器15〜17に共通
に接続され、信号強度検出器の各段の出力は出力
回路19で加算されて信号レベル検出信号を出力
する端子20から取り出される。尚、受信信号レ
ベル表示装置21は出力回路19からの検出出力
で受信信号レベル表示を行うものである。
集積回路化されたFMラジオ受信機においては
第1図の点線ブロツク14で示すように信号レベ
ル検出器を具備しており、この中の信号強度検出
器(ピーク検出器)は中間周波段での振幅制限増
幅器を構成する各段に対応して容量結合されるこ
とによつて受信信号のレベルを検出するもので、
より詳しくは第2図のような回路構成になつてい
る。第2図において各ピーク検波器15〜17は
夫々同一パターンの回路で構成されており、その
1つは第1、第2、第3のトランジスタ22,2
4,27とコンデンサ25とを有する。第1のト
ランジスタ22のベースはバイアス回路18のバ
イアス端子23へ接続され、そのコレクタと第2
のトランジスタ24のコレクタ及びコンデンサ2
5の一端とは結合線26で共通に接続され対応す
る振幅制限型増幅器8の出力端に結合されてい
る。更に、第1のトランジスタ22のエミツタと
コンデンサ25の他端は第2のトランジスタ25
のベースへ接続される。第2のトランジスタ25
のエミツタは第3のトランジスタ27のベースへ
接続され、一方第3のトランジスタ27のエミツ
タは抵抗28を介して接地端子29へ接続され
る。更に、バイアス回路18は4個のトランジス
タ30〜33と抵抗34で構成されており、トラ
ンジスタ30のコレクタは電源端子35へ、トラ
ンジスタ30のベースはバイアス電源36へ、ト
ランジスタ30のエミツタは抵抗34を介してト
ランジスタ31,32,33のコレクタへ共通に
接続され、加えてトランジスタ31のベースとバ
イアス端子23へ接続されている。更に、トラン
ジスタ31のエミツタはトランジスタ32のベー
スへ、トランジスタ32のエミツタはトランジス
タ33のベースへトランジスタ33のエミツタは
接地端子29へ接続されている。
出力回路19は上記トランジスタとは異なる導
電形式のトランジスタ37〜39と抵抗40,4
1で構成されている。これらの接続関係は図より
明らかなようにトランジスタ37のコレクタとト
ランジスタ38のベースはピーク検波器15の第
3のトランジスタ27のコレクタへ接続され、ト
ランジスタ37のベースはトランジスタ38のエ
ミツタとトランジスタ39のベースへ接続され、
トランジスタ38のコレクタは接地端子29へ接
続され、トランジスタ37のエミツタは抵抗40
を介して電源端子35へ接続され、トランジスタ
39のエミツタは抵抗41を介して電源端子35
へ接続され、トラジスタ39のコレクタは信号レ
ベル検出端子20へ接続されている。尚、抵抗4
2はトランジスタ39の負荷抵抗である。
他のピーク検波器16,17も同様の回路構成
で同一の接続がなされている。ここで、バイアス
回路18を構成するトランジスタ31〜33の面
積はピーク検波器を構成する第1、第2、第3の
トランジスタ22,24,27の面積のほぼ2倍
〜数倍の大きさになるように設定されている。
ここで、アンテナからFM信号が入力されると
振巾制限型増巾器8〜10が駆動されその出力が
ピーク検波器(例えば15)のコンデンサ25を
通してその第2のトランジスタ24のベースに供
給される。この信号は第2のトランジスタ24で
ピーク検波され、この結果に応じて第3のトラン
ジスタ27の動作電流が増加する。この第3のト
ランジスタ27の動作電流は入力信号レベルによ
つて増減制御される。
以上は同一構成をもつピーク検波器16,17
についても動作は同じであり、ピーク検波器で検
出される電流は信号レベルによつて変化する。こ
れらの電流は出力回路19によつて加算され出力
端子20に取り出される。
一般にFMラジオ受信機の受信信号レベルが低
いときは、振幅制限増幅器7の最後段に位置する
振幅制限型増幅器10に結合されるピーク検波器
17のみが動作し受信信号レベルが高くなるにつ
れて順次前段の振幅制限型増幅器に対応したピー
ク検波器が動作するようになる。この様に後段の
振幅制限型増幅器から順に入力信号の振幅が制限
されるために、これに対応して後段に位置するピ
ーク検波器から順次飽和してゆく。即ち、複数段
のピーク検波器を設けることにより高範囲の信号
レベルを検出することができる。以上述べたよう
に信号レベルを検出できる。
しかしながら従来のピーク検波回路を用いて入
力信号の検出を行なう場合、無信号入力時にピー
ク検波器15〜17を構成する第3のトランジス
タ27にはわずかではあるがコレクタ−エミツタ
間に電流が流れており、この電流は各段のピーク
検波器夫々に存在する。この微少電流は合計され
て出力回路19に供給され無信号時のリーク電流
出力として出力回路19を駆動してしまう。従つ
て無信号時であつてもレベル検出信号が出力され
負荷として接続されている指示装置21が誤動作
してしまう欠点があつた。一方、このリーク電流
の影響を極力抑えるために第3のトランジスタ2
7のエミツタに接続されている抵抗28の値を増
加すればよいが、この場合には正規の検出信号の
レベルが低下するという逆効果を招いてしまう。
更にコンデンサ25の容量を増して検波効率をあ
げようとすればピーク検波器が接続されている振
幅制限型増幅器7の動作に悪影響を及ぼしAM除
去比を悪化させる欠点を生じていた。
又、第3図に示すように第2図の信号強度検出
回路の変形として出力回路19の出力段に別にト
ランジスタ43を付加した構造も提案されてい
る。これは新たなトランジスタ43のコレクタを
電源35に接続し、そのベースをトランジスタ3
9のコレクタへ、更に又負荷抵抗42を介して接
地しそのエミツタから入力信号に対するレベル検
出信号を取り出し出力端子20に導出する構造で
ある。すなわち、トランジスタ43をエミツタフ
オロワ出力トランジスタとして新たに使用し、こ
のトランジスタ43のベース−エミツタ間電位を
利用して、前述した無信号時のリーク出力を端子
20から発生させないようにしたものである。し
かしながらこの例によればトランジスタ43のベ
ース−エミツタ間電圧以上の信号レベルが入力さ
れた時のみしか信号レベルの検出が出来なくな
り、検出範囲が小さく制限されてしまい、特に微
少入力信号の検出ができないという欠点があつ
た。これに加えて第3図の信号強度検出回路では
レベル検出出力は出力段トランジスタのコレクタ
から取り出されるのではなく、エミツタフオロワ
トランジスタ43のエミツタから取り出されるも
のである。従つて出力インピーダンスが低く、負
荷抵抗の抵抗値を制御するだけでは出力端子20
から取り出される検出信号を所望の電圧値に設定
することができない。簡単に設定することのでき
る電圧は、信号レベル検出出力端子20に取り出
される電圧を抵抗分割した電圧だけであるから、
この出力端子20からより高い電圧を取り出すた
めはにはレベル変換回路が必要となり、回路構成
が複雑になつてしまうことは明らかである。特に
FMラジオ受信機等において受信信号レベルによ
つて受信機の動作モードを切り換える制御を行な
う場合は、被制御回路に応じた信号レベルの検出
電圧を加える必要があり、電圧値の設定は容量に
制御できるようになされていることが要求され
る。
本発明の目的は、無信号入力時に生じるリーク
出力を少なくし、出力の電圧値の設定が容易な信
号出力回路を提供することにある。
本発明の他の目的は、集積回路化に適した信号
出力回路を提供することにある。
本発明は、信号入力端子と、信号出力端子と、
電位供給端子と、前記信号入力端子に接続された
コレクタおよび前記電位供給端子に第1の抵抗を
介して接続されたエミツタを有する第1のトラン
ジスタと、前記信号出力端子に接続されたコレク
タ、前記電位供給端子に第2の抵抗を介して接続
されたエミツタおよび前記第1のトランジスタの
ベースに接続されたベースを有する第2のトラン
ジスタと、前記第1のトランジスタのベースおよ
びコレクタを結合して前記第1および第2のトラ
ンジスタをカレントミラー動作される手段と、ほ
ぼ一定の電流を前記第2のトランジスタを介する
ことなく前記第2の抵抗に付加する手段とを備え
ることを特徴とする。
以下に図面を参照して本発明の一実施例を詳細
に説明する。
第4図は本発明の一実施例を示す回路図で、図
において第2図と同一の参照数字を符した部分は
同一回路機能を有するものとする。図面より明ら
かなように本実施例の信号強度検出回路は、第1
図に示すFM受信機の同調器5から取り出される
信号を増巾する振巾制限型増巾器8〜10に対応
して設けられたピーク検波器15〜17と、これ
らピーク検波器にバイアス電圧を与えるバイアス
回路18と、各ピーク検波器での出力を加算して
信号強度検出信号を出力端20に送り出す出力回
路19′とを有する。この出力回路19′の回路構
成は第2図に示す従来の回路のそれと比較すると
トランジスタ37′〜39′の接続関係及び抵抗4
0′,41′の存在は第2図のそれと同様である
が、本実施例によれば電流源44がトランジスタ
39′のエミツタと接地との間に挿入されてい
る。
ここで、本実施例の出力回路19′の動作の説
明に際して第2図に示す従来の出力回路19の動
作を解析する。
今、受信信号が入力されない、即ち無信号状態
ではトランジスタ37のコレクタ電流をI1、トラ
ンジスタ39のコレクタ電流即ちリーク電流をI
Lとすると、I1、ILの間には以下の関係が成り立
つ。
I1・R40+KT/qlnI/Is37 =IL・R41+KT/qlnI/Is39 ……(1) ここで、K:ボルツマン定数 T:絶対温度 q:電子の電荷 Is37:トランジスタ37の飽和電流 Is39:トランジスタ39の飽和電流 R40:抵抗40の抵抗値 R41:抵抗41の抵抗値 かかる回路が1枚の基板上に集積回路化されて
いる場合は、トランジスタ37と39の絶対温度
は等しく、又同一形状及び大きさで形成されてい
ればIS37=Is39(Is)であるので、 I1=IL ……(2) となる。但しR40=R41とする。これは一般に、カ
レントミラー回路と呼ばれているものである。
これに対し、第4図に示す実施例の出力回路で
は同一条件の下で無信号時のトランジスタ39′
のリーク電流IL′とトランジスタ37′のコレク
タ電流I1′との関係は(3)式のように表わされる。
I1′・R40+KT/qlnI′/Is37′=I2・R41
′+IL′・R41′ +KT/qlnI/Is39′ ……(3) ここで、I2:電流源44の電流値 (3)式と(1)式の左辺は等しく、又、(3)式の右辺は
(1)式の右辺に対してILがIL′に置き換わり、
I2・R41の項がふえていることに注目にすれば、
従来のリーク電流ILに対して本実施例ではその
電流値IL′を小さくすることができる。
さらに明確にするために一具体例を示す。
I1=I1′=100μA R40=R41=R40′=R41′=1kΩ I2=220μAとすると、 第2図に示される従来例では(2)式より IL=100μA ……(4) となる。
一方第4図に示される本実施例によれば(3)式よ
り IL′=1μA ……(5) となり、従来に比してほぼ1/100にリーク電流を
低減できる。
通常無信号時のリーク電流IL′は無信号時のト
ランジスタ37′のコレクタ電流の略1/10〜1/100
0に設定されていればよい。従つて(3)式より次の
条件を満足するような電流源44の電流値や抵抗
値に設定すればよい。
2.3<q/KT(I2・R41′+IL・R41′ −I1・R40′)<6.9 ……(6) この様に本実施例によれば、無信号入力時にピ
ーク検波器の出力段トランジスタ27を通して流
れるリーク電流、特に信号強度の検出範囲を拡大
するためにピーク検波器を多段縦続接続した場合
には、各ピーク検波器に生じるリーク電流の全加
算分の電流漏れに基づいて出力回路が駆動され誤
信号として出力される信号強度検出信号は、挿入
された電流源44により十分抑制されるので、出
力回路に負荷として接続される信号強度指示装
置、21等へ供給される誤信号を極力遮断するこ
とができる。又、リーク電流を抑制できるため、
ピーク検波器の出力段トランジスタ27に接続さ
れる抵抗28の値を小さく選択することができる
ため検出出力を大きく取り出すことができ入力信
号強度の検出範囲を増加することもできる。
尚、本発明は上記実施例に限定されることなく
リーク電流を抑制する手段として用いた電流源4
4の代わりに、例えば第5図に示すような構造に
してもよい。
即ち、電流源44を省略してバイアス回路18
のトランジスタ30のコレクタ電流を用いること
もできる。これは図より明らかな様にトランジス
タ39′のエミツタと抵抗41′との接続点へトラ
ンジスタ30のコレクタを接続すればよい。
この様にしても、(3)式を満足することができリ
ーク電流に基づく誤つた信号強度検出信号を抑制
することは可能である。又、第4図に比して電流
源44を構成する回路素子数を増加させないため
集積化、低価格化等の効果を奏することができ
る。
更に、第5図では出力回路19′の出力段トラ
ンジスタ39と並列して他に同じ導電型のトラン
ジスタ45が設けられており、トランジスタ45
のベース及びエミツタはトランジスタ39のベー
ス及びエミツタにそれぞれ接続され、トランジス
タ45のコレクタは第2の信号強度検出出力端子
46へ接続され、ここから第2の負荷抵抗47を
介してGND端子29へ接続されるように構成さ
れている。この場合、信号強度の検出信号を2系
統の端子から導出することができるためミユーテ
イング回路、信号強度指示装置、AFC回路等の
負荷への信号導入が容易になるという利点があ
る。又、出力端20,46に取り出される検出信
号は電流出力の形で取り出されるので、負荷抵抗
42の値を適当に選択することによつて自由に信
号レベル検出出力端子の電圧を設定できる。従つ
てFMラジオ受信機の受信信号レベルによる受信
機の動作モードを制御をする制御回路(前記負荷
回路)への対応が極めて簡単になる利点がある。
又、回路構成が集積回路化に適している利点を有
していることは説明を要しないであろう。
【図面の簡単な説明】
第1図はFMラジオ受信機の構成図で、第2図
は従来の信号強度検出回路図で、第3図は従来の
信号強度検出回路の他の回路構成図で、第4図は
本発明の一実施例を示す信号強度検出回路図で、
第5図は本発明の他の実施例による信号強度検出
回路図である。 1……RF増幅器、2……局部発振器、3……
混合器、4……フイルター、5……FMチユー
ナ、6……アンテナ、7……振制限増幅器、8,
9,10……振幅制限型増幅段、11……FM検
波器、12……低周波増幅器、13……出力端
子、14……ピーク検波器、15,16,17…
…信号レベル検出段、18……バイアス回路、1
9,19′……出力回路、20……信号レベル検
出出力端子、21……受信信号レベル表示装置、
22,24,27,30,31,32,33,3
7,38,39,43,45,37′,38′,3
9′……トランジスタ、23……バイアス端子、
25……コンデンサ、26……結合線、28,3
4,40,41,40′,41′……抵抗、29…
…GND端子、35……電源端子、36……バイ
アス電源、42……負荷抵抗、44……電流源、
46……第2の信号レベル検出出力端子、47…
…第2の負荷抵抗。

Claims (1)

    【特許請求の範囲】
  1. 1 信号入力端子と、信号出力端子と、電位供給
    端子と、前記信号入力端子に接続されたコレクタ
    および前記電位供給端子に第1の抵抗を介して接
    続されたエミツタを有する第1のトランジスタ
    と、前記信号出力端子に接続されたコレクタ、前
    記電位供給端子に第2の抵抗を介して接続された
    エミツタおよび前記第1のトランジスタのベース
    に接続されたベースを有する第2のトランジスタ
    と、前記第1のトランジスタのベースおよびコレ
    クタを結合して前記第1および第2のトランジス
    タをカレントミラー動作させる手段と、ほぼ一定
    の電流を前記第2のトランジスタを介することな
    く前記第2の抵抗に付加する手段とを備える信号
    出力回路。
JP2542880A 1980-02-29 1980-02-29 Signal intensity detecting circuit Granted JPS56122244A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2542880A JPS56122244A (en) 1980-02-29 1980-02-29 Signal intensity detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2542880A JPS56122244A (en) 1980-02-29 1980-02-29 Signal intensity detecting circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP62025174A Division JPS62247637A (ja) 1987-02-04 1987-02-04 レベル検出回路

Publications (2)

Publication Number Publication Date
JPS56122244A JPS56122244A (en) 1981-09-25
JPS6251526B2 true JPS6251526B2 (ja) 1987-10-30

Family

ID=12165687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2542880A Granted JPS56122244A (en) 1980-02-29 1980-02-29 Signal intensity detecting circuit

Country Status (1)

Country Link
JP (1) JPS56122244A (ja)

Also Published As

Publication number Publication date
JPS56122244A (en) 1981-09-25

Similar Documents

Publication Publication Date Title
US3673499A (en) Combined tuning and signal strength indicator circuit with signal strength indication derived from each if amplifying stage
US4492926A (en) Amplitude modulation detector
US4578820A (en) Received signal strength indicator
JPH0728180B2 (ja) 増幅器
US4110635A (en) Amplifying circuit
JPS6117373B2 (ja)
JPS6251526B2 (ja)
US4283793A (en) Muting signal generation circuit for an FM receiver
JP3075971B2 (ja) ラジオ受信機
JP3036763B2 (ja) Amラジオ受信機
JP3015392B2 (ja) Amラジオ受信機
US3936750A (en) AM-FM receiver having improved bias supply circuit
US5758270A (en) Level control circuit for receiver
JPH0414902A (ja) ミキサagc回路
JPH05235660A (ja) ノイズ検出回路
JP2865334B2 (ja) Amラジオ受信機
JPH0352685B2 (ja)
JPS634976B2 (ja)
JPH0640604B2 (ja) 周波数変換回路
JP3809334B2 (ja) テレビジョンチューナ
KR930003291Y1 (ko) 수신기의 자동이득 조절회로
JPS6161284B2 (ja)
JP2881769B2 (ja) Agc回路
US4199725A (en) FM Receiver muting range setting circuit
JPS6234170B2 (ja)