KR100239750B1 - 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법 - Google Patents

에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법 Download PDF

Info

Publication number
KR100239750B1
KR100239750B1 KR1019970024800A KR19970024800A KR100239750B1 KR 100239750 B1 KR100239750 B1 KR 100239750B1 KR 1019970024800 A KR1019970024800 A KR 1019970024800A KR 19970024800 A KR19970024800 A KR 19970024800A KR 100239750 B1 KR100239750 B1 KR 100239750B1
Authority
KR
South Korea
Prior art keywords
molding compound
pad
epoxy molding
prototype
compound pad
Prior art date
Application number
KR1019970024800A
Other languages
English (en)
Other versions
KR19990001456A (ko
Inventor
남시백
Original Assignee
윤종용
삼성전자주식회사
김덕중
페어차일드코리아반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사, 김덕중, 페어차일드코리아반도체주식회사 filed Critical 윤종용
Priority to KR1019970024800A priority Critical patent/KR100239750B1/ko
Priority to JP34547897A priority patent/JP3729628B2/ja
Priority to TW87105206A priority patent/TW469606B/zh
Priority to US09/090,861 priority patent/US6025651A/en
Publication of KR19990001456A publication Critical patent/KR19990001456A/ko
Application granted granted Critical
Publication of KR100239750B1 publication Critical patent/KR100239750B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

다이 패드상에 제어 IC를 에폭시 몰딩 컴파운드 패드를 개재하여 부착한 반도체 패키지가 개시된다. 상기 패드는 제어 IC보다 약간 크게 형성되며 두께는 0.3㎜정도로 직경 100㎜정도의 웨이퍼형상을 한다. 또한 상기 패드를 제조하는 방법이 개시된다. 본 발명에 따르면, 상기 패드의 두께가 얇아도 충분한 절연내압을 보장할 수 있고, 낮은 제조비용으로 생산해낼 수 있으며, 기존의 생산설비를 그대로 이용하여 제조할 수 있다. 또한 탄성력을 가지고 있어 두께가 얇아도 쉽게 깨지지 않는 이점을 갖는다.

Description

에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조방법
본 발명은 반도체 패키지 구조에 관한 것으로, 더욱 상세하게는 MOSFET와 제어 IC가 하나로 통합된 반도체 패키지에서 제어 IC를 EMC(Epoxy molding compound) 패드를 개재하여 리드프레임에 부착한 반도체 패키지 구조와 에폭시 몰딩 컴파운드 패드를 제조하는 방법에 관한 것이다.
전자 제품의 경량 박형화에 따라 반도체 부품수를 줄이거나 고밀도 실장 패키지를 개발하려는 추세가 계속되고 있다. SMPS(Switching Mode Power Supply)도 그 중의 한 가지 방법으로써, 동작시에 전력량과 발열량이 많은 반도체 소자, 즉 파워 트랜지스터로 사용되는 MOSFET와 이를 제어하기 위한 제어 IC를 하나의 패키지에 함께 통합시켜 밀봉하는 것이다.
이를 위해서는 첫째, 스위칭 소자(MOSFET)와 제어 IC를 패키지내의 와이어 본딩으로 커뮤니케이션될 수 있도록 설계를 보완하고, 둘째, 주변부품의 기능을 제어 IC에 삽입할 수 있도록 설계보완을 해야 하며, 셋째, 스위칭 소자와 제어 IC가 하나의 패키지내에 탑재되도록 패키지를 개발해야 한다.
특히, 패키지 개발에 있어서, 제어 IC는 스위칭 소자인 MOSFET의 드레인과의 단락을 방지하기 위해 절연 접착제를 사용해야 한다.
종래에 절연성 접착제의 절연내압을 향상시키기 위하여 여러 가지 방법이 제안되어 왔다.
도 1은 본 발명자에 의해 출원된 것으로 도시된 바와 같이, 제어 IC(1)의 후면(back side)에는 질화막(SiXNY)(8)이 일정 두께로 증착되어 있다. 두께는 대략 2 ∼ 5 ㎛ 정도가 바람직하다.
이를 좀더 구체적으로 설명하면, 우선 웨이퍼 상태에서 웨이퍼의 후면에, 예를 들어, Si3N4를 2 ∼ 5 ㎛ 정도의 두께로 질화막을 도포한다. 통상 1회 도포시마다 보통 1 ㎛ 정도의 두께를 갖기 때문에 원하는 두께만큼 도포횟수를 가감한다. 다음에 이 웨이퍼로부터 개별 제어 IC(1)로 절단한다. 다음에 다이 패드(5)상에 MOSFET(2)를 솔더 접착제로 부착하고 제어 IC(1)를 절연 에폭시 접착제를 이용하여 부착한 상태에서 IC간 인너리드와의 사이에 금속 와이어로 와이어 본딩을 한 후 몰딩, 트리밍 공정을 거쳐 패키지를 완성한다.
그러나 이와 같이 웨이퍼의 후면에 절연물질을 도포하는 구성에서 도포두께를 두껍게 하지 못하는 문제점이 있으며, 칩을 소오잉(sawing)하는 경우에는 칩의 측면에 절연물질이 묻지 않아 절연내압이 취약해지는 문제점이 있다.
도 2는 본 발명자에 의해 출원된 것으로 리드프레임의 다이 패드(5) 위에는 MOSFET 또는 바이폴라 TR 등과 같은 전력 소자(2)와 제어 IC(1)가 놓여진다. 이때 전력 소자(2)는 MOSFET의 경우 후면(back side) 자체가 드레인으로 사용되기 때문에 도전성의 솔더 접착제(4)에 의해 다이 패드(5)에 부착되며, 반면에 제어 IC(1)는 다이 패드(5)와 전기적으로 분리될 필요가 있기 때문에 절연성 에폭시 접착제(3)에 의해 다이 패드(5)에 부착된다. 이때, 제어 IC(1)를 다이 패드(5)에 부착하는 접착제에는 고형의 절연성 비드(9)가 첨가되어 있다. 이러한 고형의 절연성 비드에 의해 에폭시 접착제의 두께가 정밀하게 조절될 수 있기 때문에 필요로 하는 절연내압을 갖는 두께로 조절이 가능하다.
그러나 이러한 구성에서는 비드의 재료로서 고온에서 높은 절연내압을 갖는 물질을 제조하는 것이 어렵고 보이드(void)없는 구형의 비드를 만드는 것이 용이하지 않다는 문제점이 있으며, 또한 비드를 접착제에 혼합하여 제공하는 경우 반도체 제조업체에서는 비드를 검사할 수 없다는 문제점이 있다.
한편, 도 3은 세라믹 패드를 이용한 반도체 패키지로서 제어 IC(1)를 다이 패드(5)에 부착하기 전에 세라믹 패드(6)를 세라믹 패드용 접착제(7)를 이용하여 다이 패드(5)에 먼저 부착한다. 세라믹 패드(6)는 Al2O3과 같은 세라믹물질로 이루어진 얇은 박판으로 만들어진다. 이와 같이 세라믹 패드를 이용하여 제어 IC(1)를 다이 패드(5)와 절연시키므로 충분한 절연내압을 확보할 수 있다.
그러나 이러한 구성에서는 세라믹 패드의 제조원가가 비싸고 두께가 얇아야 하기 때문에 외부충격에 의해 쉽게 깨지는 문제점이 있다.
따라서 본 발명의 목적은 충분한 절연내압을 보장할 수 있고, 낮은 제조비용으로 생산해낼 수 있으며, 기존의 생산설비를 그대로 이용하여 제조할 수 있는 반도체 패키지 구조를 제공하는데 있다.
본 발명의 다른 목적은 EMC 패드를 이용하여 상기 구조의 반도체 패키지를 제조하는 방법을 제공하는데 있다.
본 발명의 일측면에 따르면, 다이 패드상에 도전성 접착제를 개재하여 부착된 적어도 하나의 제 1 반도체 칩과, 다이 패드상에 제 1 절연성 접착제를 개재하여 부착된 적어도 하나의 에폭시 몰딩 컴파운드 패드와, 에폭시 몰딩 컴파운드 패드상에 제 2 절연성 접착제를 개재하여 부착된 제 2 반도체 칩을 포함하는 반도체 패키지 구조가 개시된다.
바람직하게, 제 1 반도체 칩은 MOSFET이고, 제 1 및 제 2 절연성 접착제는 에폭시를 포함한다. 또한 바람직하게, 에폭시 몰딩 컴파운드 패드의 크기는 제 2 반도체 칩보다 더 크며, 더욱 바람직하게 사방으로 1 ㎜ 정도 더 크게 형성된다.
본 발명의 다른 측면에 따르면, 소정량의 에폭시 몰딩 컴파운드 타블렛을 프리베이크하는 단계와, 다이를 이용하여 타블렛을 가압하여 소정 두께의 에폭시 몰딩 컴파운드 패드 원형을 성형하는 단계와, 에폭시 몰딩 컴파운드 패드 원형을 냉각시키는 단계와, 에폭시 몰딩 컴파운드 패드 원형의 두께 및 내부에 보이드 생성여부를 검사하는 단계와, 에폭시 몰딩 컴파운드 패드 원형을 구성재료간의 완전반응이 이루어지도록 경화시키는 단계와; 에폭시 몰딩 컴파운드 패드 원형을 소정의 크기로 소오잉하는 단계를 포함하는 에폭시 몰딩 컴파운드 패드의 제조방법이 개시된다.
바람직하게 타블렛의 성형조건은 170℃의 온도에서 1분정도이며, 성형단계를 4∼5회 진행할 때마다 다이 표면에 왁스가 도포된다.
또한 냉각은 에폭시 몰딩 컴파운드 패드 원형의 상하부를 가압하면서 이루어지는 것이 바람직하다.
바람직하게, 소오잉단계 전에 에폭시 몰딩 컴파운드 패드 원형의 이면에 익스팬딩 테이프를 부착하는 단계가 더 포함된다.
또한 바람직하게 경화는 170℃ 전후로 3시간 진행된다.
한편, 에폭시 몰딩 컴파운드 패드 원형은 제어 IC의 크기보다 크게 소오잉되는 것이 바람직하며, 에폭시 몰딩 컴파운드 패드 원형의 두께는 0.3 ㎜이고, 직경은 100㎜이다.
이하 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 4는 본 발명에 의한 반도체 패키지의 단면도이다. 도시된 바와 같이, 리드프레임의 다이 패드(5) 위에는 MOSFET 또는 바이폴라 TR 등과 같은 전력 소자(2)가 실장되고 타측에는 EMC 패드(6)를 개재하여 제어 IC(1)가 실장된다.
이를 구체적으로 설명하면, MOSFET(2)은 도전성의 솔더 접착제(4)에 의해 다이 패드(5)상의 일측에 부착되어 있다. EMC수지를 몰딩하여 얇은 두께, 예를 들어 0.3 ㎜정도로 제작된 EMC 패드(6)가 EMC 패드용 접착제(8)를 이용하여 다이 패드(5)상의 타측에 부착되어 있다. 이때 EMC 패드(6)의 크기는 제어 IC(1)보다 약간 더 크며, EMC 패드용 접착제(8)는 통상 에폭시 또는 폴리이미드계의 절연성 접착제이다. 또한 제어 IC(1)는 에폭시 절연성 접착제(3)를 개재하여 EMC 패드(6)상에 부착된다. 이후 MOSFET(2)과 제어 IC(1)는 와이어(10)로 본딩되며 몰딩 및 트리밍 공정을 거쳐 반도체 패키지가 완성된다.
도 5a에는 본 발명에 따른 반도체 패키지를 제조하는 방법을 나타내는 플로우 챠트가 도시되어 있고, 도 5b에는 본 발명의 반도체 패키지를 제조하는데 사용되는 EMC 패드를 제조하는 방법을 나타내는 플로우 챠트가 도시되어 있다.
도 5a를 참조하면, 먼저 리드프레임의 다이 패드(5)상의 일측에 전력 소자, 예를 들어 MOSFET(2)을 도전성의 솔더 접착제(4)를 이용하여 부착한다(S10).
이어 다이 패드(5)상의 타측에 EMC 패드(6)를 절연성 접착제(8), 예를 들어 에폭시 또는 폴리이미드계의 접착제를 이용하여 부착한다(S20). 이때 EMC 패드(6)는 이미 다른 공정을 통하여 제조되어 있는 상태로서 기존의 다이본더(die bonder)를 이용하여 다이 패드상으로 이송하여 부착한다. EMC 패드(6)를 제조하는 방법에 대해서는 후술한다.
EMC 패드(6)를 부착한 후에는 제어 IC(1)는 에폭시 절연성 접착제(3)를 개재하여 EMC 패드(6)상에 부착한다(S30).
이후 MOSFET(2)와 제어 IC(1)를 와이어(10)를 이용하여 본딩하고(S40), 전체를 에폭시 수지로 몰딩하고(S50), 트리밍하여(S60) 반도체 패키지를 완성한다.
한편, 도 5b 및 도 6을 참조하여 본 발명의 반도체 패키지를 제조하는데 사용되는 EMC 패드를 제조하는 방법을 설명한다.
먼저 원하는 두께 및 직경의 EMC 패드 원형을 만들기 위해 상기 두께 및 직경을 고려한 소정량의 타블렛(tablet)을 전자레인지등을 이용하여 약 1분정도 프리베이크한다(S120). 이때 타블렛의 중량은, 예를 들어, 직경 100㎜, 두께 0.3 ㎜로 EMC 패드 원형을 제조할 경우에는 대략 3.2∼3.8 그램이 적절하다. 또한 바람직하게 타블렛은 다이 어태치시에 픽업을 용이하게 하기 위해 흰색 착색제를 사용할 수 있다.
이어 타블렛을 금형의 하부다이(14)위에 올려놓고 상부다이(11)를 가압하여 소정의 형상으로, 예를 들어, 본 발명의 실시예에 의하면 웨이퍼와 같은 형상으로 성형한다(S122). 도 6에 도시된 것처럼 히터(14)가 내장된 하부다이(14)의 중앙에는 가동다이(19)가 스프링(16)에 의해 지지되어 평시에는 가동다이(19)의 표면과 하부다이(14)의 표면이 일치하며, 타블렛을 놓고 가압하게 되면 가동다이(19)가 하부로 밀려나면서 가동다이(19) 표면과 하부다이(14) 측면으로 이루어지는 타블렛 삽입용 그루우브(15)가 형성되고 타블렛은 이 그루우브에 삽입된다. 가압을 해제하게 되면, 스프링(16)에 의해 가동다이(19)가 상부로 이동하므로서 EMC 패드 원형이 하부다이(14) 밖으로 인출된다. 미설명 부호 17, 18은 각각 상부다이 및 하부다이 고정용 베이스이고, 20은 포스트, 13은 상부다이내에 내장된 히터이다. 이때 성형조건은 일례로 170℃의 온도에서 1분정도이다. 이때, 상하부 다이(11, 14)를 자주 개폐하게 되면 EMC 패드가 다이에 부착되는 현상이 발생하므로 4∼5회의 작업후에는 다이 표면에 왁스를 도포하는 것이 바람직하다.
다음에 EMC 패드 원형을 냉각시키는데 이때, EMC 패드 원형이 냉각되면서 휨(warpage)이 발생하기 때문에 이를 방지하기 위해서는 EMC 패드 원형의 상하부를 가압하면서 냉각하는 것이 바람직하다(S124).
이어 형성된 EMC 패드 원형의 두께가 균일한지 또는 EMC 패드 원형내에 보이드가 생성되었는지를 검사한다(S126). 제작되는 EMC 패드 원형의 두께는 바람직하게 0.3 ㎜정도이고, 직경은 100㎜정도이다.
다음에 EMC 패드 원형을 EMC의 구성재료간의 완전반응이 이루어지도록 170℃ 전후로 3시간 정도 경화시킨다(S128).
이어 EMC 패드 원형이면에 웨이퍼와 같은 형상의 익스팬딩 테이프(expanding tape)를 부착한 후, EMC 패드 원형을 소정의 크기로 소오잉한다(S130). 이때, 소오잉되는 EMC 패드의 크기는 제어 IC보다 약간 크게 한다.
이와 같이 제작된 EMC 패드에 대해 신뢰성검사를 한 결과, HTRB(High Temp. Reverse Bias) 테스트에서 패키지에 800 V의 전압을 걸고 온도를 125 ℃에서 500 시간을 방치한 경우 절연 파괴가 전혀 발생하지 않았다.
이와 같이 제작된 EMC 패드(6)는 상기한 바와 같이 패키지를 조립하는 공정중에 다이 패드로 이송되어 부착된다.
도 1은 종래의 반도체 패키지의 일실시예에 따른 단면도이고,
도 2는 종래의 반도체 패키지의 다른 실시예에 따른 단면도이고,
도 3은 종래의 반도체 패키지의 또 다른 실시예에 따른 단면도이고,
도 4는 본 발명에 따른 반도체 패키지의 단면도이고,
도 5a는 본 발명의 반도체 패키지를 제조하기 위한 순서를 나타내는 플로우 챠트이고,
도 5b는 본 발명의 에폭시 몰딩 컴파운드 패드를 제작하기 위한 순서를 나타내는 플로우챠트이고,
도 6은 본 발명의 에폭시 몰딩 컴파운드 플레이트를 제작하기 위한 장치를 나타내는 구조도이다.
상기한 바와 같이, 본 발명에 따르면 반도체 패키지의 다이 패드상에 제어 IC를 EMC 패드를 개재하여 부착함으로서 두께가 얇아도 충분한 절연내압을 보장할 수 있고, 낮은 제조비용으로 생산해낼 수 있다. 또한, 기존의 생산설비를 그대로 이용하여 제조할 수 있다. 또한 탄성력을 가지고 있어 두께가 얇아도 쉽게 깨지지 않는 이점을 갖는다.

Claims (15)

  1. 반도체 패키지 구조에 있어서, 다이 패드상에 도전성 접착제를 개재하여 부착된 적어도 하나의 제 1 반도체 칩과; 상기 다이 패드상에 제 1 절연성 접착제를 개재하여 부착된 적어도 하나의 에폭시 몰딩 컴파운드 패드와; 상기 에폭시 몰딩 컴파운드 패드상에 제 2 절연성 접착제를 개재하여 부착된 제 2 반도체 칩을 포함하는 반도체 패키지 구조.
  2. 제 1 항에 있어서, 상기 제 1 반도체 칩은 MOSFET을 포함하는 반도체 패키지 구조.
  3. 제 1 항에 있어서, 상기 제 1 및 제 2 절연성 접착제는 에폭시를 포함하는 반도체 패키지 구조.
  4. 제 1 항에 있어서, 상기 에폭시 몰딩 컴파운드 패드의 크기는 상기 제 2 반도체 칩보다 더 큰 반도체 패키지 구조.
  5. 제 4 항에 있어서, 상기 에폭시 몰딩 컴파운드 패드는 상기 제 2 반도체 칩보다 사방으로 1 ㎜ 더 큰 반도체 패키지 구조.
  6. 소정량의 에폭시 몰딩 컴파운드 타블렛을 프리베이크하는 단계와; 다이를 이용하여 상기 타블렛을 가압하여 소정 두께의 에폭시 몰딩 컴파운드 패드 원형을 성형하는 단계와; 상기 에폭시 몰딩 컴파운드 패드 원형을 냉각시키는 단계와; 상기 에폭시 몰딩 컴파운드 패드 원형의 두께 및 내부에 보이드 생성여부를 검사하는 단계와; 상기 에폭시 몰딩 컴파운드 패드 원형을 구성재료간의 완전반응이 이루어지도록 경화시키는 단계와; 에폭시 몰딩 컴파운드 패드 원형을 소정의 크기로 소오잉하는 단계를 포함하는 에폭시 몰딩 컴파운드 패드의 제조방법.
  7. 제 6 항에 있어서, 상기 프리베이크는 1분동안 진행되는 에폭시 몰딩 컴파운드 패드의 제조방법.
  8. 제 6 항에 있어서, 상기 성형단계는 170℃의 온도에서 1분동안 진행되는 에폭시 몰딩 컴파운드 패드의 제조방법.
  9. 제 6 항에 있어서, 상기 성형단계를 4∼5회 진행할 때마다 상기 다이 표면에 왁스를 도포하는 에폭시 몰딩 컴파운드 패드의 제조방법.
  10. 제 6 항에 있어서, 상기 냉각은 에폭시 몰딩 컴파운드 패드 원형의 상하부를 가압하면서 이루어지는 에폭시 몰딩 컴파운드 패드의 제조방법.
  11. 제 6 항에 있어서, 상기 경화단계는 170℃ 전후로 3시간동안 진행되는 에폭시 몰딩 컴파운드 패드의 제조방법.
  12. 제 6 항에 있어서, 상기 소오잉단계 전에 상기 에폭시 몰딩 컴파운드 패드 원형의 이면에 익스팬딩 테이프를 부착하는 단계를 더 포함하는 에폭시 몰딩 컴파운드 패드의 제조방법.
  13. 제 12 항에 있어서, 상기 에폭시 몰딩 컴파운드 패드 원형은 제어 IC의 크기보다 크게 소오잉되는 에폭시 몰딩 컴파운드 패드의 제조방법.
  14. 제 6 항에 있어서, 상기 에폭시 몰딩 컴파운드 패드 원형의 두께는 0.3 ㎜이고, 직경은 100㎜인 에폭시 몰딩 컴파운드 패드의 제조방법.
  15. 제 6 항에 있어서, 상기 소정량의 타블렛은 직경 100㎜, 두께 0.3 ㎜로 상기 에폭시 몰딩 컴파운드 패드 원형을 제조할 경우에는 3.2∼3.8 그램인 에폭시 몰딩 컴파운드 패드의 제조방법.
KR1019970024800A 1997-06-16 1997-06-16 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법 KR100239750B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019970024800A KR100239750B1 (ko) 1997-06-16 1997-06-16 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법
JP34547897A JP3729628B2 (ja) 1997-06-16 1997-12-15 エポキシモールディングコンパウンドパッドの製造方法
TW87105206A TW469606B (en) 1997-06-16 1998-04-07 Semiconductor package structures using epoxy molding compound pads and a method for fabricating the epoxy molding compound pads
US09/090,861 US6025651A (en) 1997-06-16 1998-06-05 Semiconductor package structures using epoxy molding compound pads and a method for fabricating the epoxy molding compound pads

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970024800A KR100239750B1 (ko) 1997-06-16 1997-06-16 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법

Publications (2)

Publication Number Publication Date
KR19990001456A KR19990001456A (ko) 1999-01-15
KR100239750B1 true KR100239750B1 (ko) 2000-01-15

Family

ID=19509640

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970024800A KR100239750B1 (ko) 1997-06-16 1997-06-16 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법

Country Status (4)

Country Link
US (1) US6025651A (ko)
JP (1) JP3729628B2 (ko)
KR (1) KR100239750B1 (ko)
TW (1) TW469606B (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169331B1 (en) 1998-08-28 2001-01-02 Micron Technology, Inc. Apparatus for electrically coupling bond pads of a microelectronic device
US6437446B1 (en) * 2000-03-16 2002-08-20 Oki Electric Industry Co., Ltd. Semiconductor device having first and second chips
KR100400028B1 (ko) * 2001-05-10 2003-09-29 페어차일드코리아반도체 주식회사 칩-온-칩 구조의 전력용 반도체소자
US6765806B1 (en) * 2001-06-12 2004-07-20 Lsi Logic Corporation Composition with EMC shielding characteristics
US7071783B2 (en) * 2002-07-19 2006-07-04 Micro Mobio Corporation Temperature-compensated power sensing circuit for power amplifiers
US6774718B2 (en) * 2002-07-19 2004-08-10 Micro Mobio Inc. Power amplifier module for wireless communication devices
US7493094B2 (en) * 2005-01-19 2009-02-17 Micro Mobio Corporation Multi-mode power amplifier module for wireless communication devices
US20040232982A1 (en) * 2002-07-19 2004-11-25 Ikuroh Ichitsubo RF front-end module for wireless communication devices
DE10313868B4 (de) * 2003-03-21 2009-11-19 Siemens Ag Katheter zur magnetischen Navigation
US20050205986A1 (en) * 2004-03-18 2005-09-22 Ikuroh Ichitsubo Module with integrated active substrate and passive substrate
US20100253435A1 (en) * 2004-03-18 2010-10-07 Ikuroh Ichitsubo Rf power amplifier circuit utilizing bondwires in impedance matching
CN100346460C (zh) * 2004-03-19 2007-10-31 洲磊科技股份有限公司 形成晶粒封装保护层的方法
US7254371B2 (en) 2004-08-16 2007-08-07 Micro-Mobio, Inc. Multi-port multi-band RF switch
US7262677B2 (en) * 2004-10-25 2007-08-28 Micro-Mobio, Inc. Frequency filtering circuit for wireless communication devices
US7221225B2 (en) 2004-12-03 2007-05-22 Micro-Mobio Dual band power amplifier module for wireless communication devices
US7084702B1 (en) * 2005-01-19 2006-08-01 Micro Mobio Corp. Multi-band power amplifier module for wireless communication devices
US7548111B2 (en) * 2005-01-19 2009-06-16 Micro Mobio Corporation Miniature dual band power amplifier with reserved pins
US7769355B2 (en) * 2005-01-19 2010-08-03 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US7580687B2 (en) * 2005-01-19 2009-08-25 Micro Mobio Corporation System-in-package wireless communication device comprising prepackaged power amplifier
US20070063982A1 (en) * 2005-09-19 2007-03-22 Tran Bao Q Integrated rendering of sound and image on a display
US7477204B2 (en) * 2005-12-30 2009-01-13 Micro-Mobio, Inc. Printed circuit board based smart antenna
US7477108B2 (en) * 2006-07-14 2009-01-13 Micro Mobio, Inc. Thermally distributed integrated power amplifier module
KR101221807B1 (ko) * 2006-12-29 2013-01-14 페어차일드코리아반도체 주식회사 전력 소자 패키지
US7741904B2 (en) * 2008-01-14 2010-06-22 Micro Mobio Corporation Efficient integrated linear amplifier module
US9088258B2 (en) * 2008-01-14 2015-07-21 Micro Mobio Corporation RF power amplifier with linearity control
US11036262B1 (en) 2008-01-14 2021-06-15 Micro Mobio Corporation Radio frequency power amplifier with adjacent channel leakage correction circuit
US20090257208A1 (en) * 2008-04-10 2009-10-15 Zlatko Filipovic Compact packaging for power amplifier module
US8253496B2 (en) * 2008-10-31 2012-08-28 Micro Mobio Corporation Linear RF power amplifier with frequency-selectable impedance matching
US7808312B2 (en) * 2008-10-31 2010-10-05 Micro Mobio Corporation Broadband RF linear amplifier
US8219145B2 (en) * 2009-09-03 2012-07-10 Micro Mobio Corporation Universal radio card for wireless devices
US8189713B2 (en) * 2010-01-18 2012-05-29 Micro Mobio Corporation Matrix power amplifiers for high speed wireless applications
US10938360B1 (en) 2011-10-26 2021-03-02 Micro Mobio Corporation Multimode multiband wireless device with broadband power amplifier
JP6227226B2 (ja) * 2012-05-11 2017-11-08 株式会社デンソー 半導体装置
JP6291792B2 (ja) * 2013-10-30 2018-03-14 富士電機株式会社 半導体装置およびその製造方法
MY176347A (en) * 2015-05-14 2020-07-29 Chee Yang Ng A lead frame for selective soldering
US11515617B1 (en) 2019-04-03 2022-11-29 Micro Mobio Corporation Radio frequency active antenna system in a package
CN117136434A (zh) * 2021-04-16 2023-11-28 罗姆股份有限公司 半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832406A (ja) * 1994-05-12 1996-02-02 Hitachi Ltd 電圧制御フィルタ回路及び信号処理用半導体集積回路装置並びにそれを用いた信号読み取りシステム
JP3297254B2 (ja) * 1995-07-05 2002-07-02 株式会社東芝 半導体パッケージおよびその製造方法
US5790377A (en) * 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip

Also Published As

Publication number Publication date
TW469606B (en) 2001-12-21
JP3729628B2 (ja) 2005-12-21
US6025651A (en) 2000-02-15
JPH1117105A (ja) 1999-01-22
KR19990001456A (ko) 1999-01-15

Similar Documents

Publication Publication Date Title
KR100239750B1 (ko) 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법
US5173766A (en) Semiconductor device package and method of making such a package
US5221642A (en) Lead-on-chip integrated circuit fabrication method
US6329220B1 (en) Packages for semiconductor die
US4957882A (en) Method for manufacturing semiconductor device
US20040046256A1 (en) Semiconductor device and method of manufacturing semiconductor device including semiconductor elements mounted on base plate
JP2001326236A (ja) 半導体装置の製造方法
US7371618B2 (en) Method of manufacturing wafer-level chip-size package and molding apparatus used in the method
US5583371A (en) Resin-sealed semiconductor device capable of improving in heat radiation characteristics of resin-sealed semiconductor elements
KR19980070074A (ko) 반도체 장치의 제조방법
US4999319A (en) Method of manufacturing semiconductor device having package structure
KR20080083024A (ko) 통기 공간을 갖는 컴플라이언트 단자 탑재부 및 그 제조방법
US6124152A (en) Method for fabricating cob type semiconductor package
US20030122236A1 (en) Semiconductor device having multi-chip package structure
US20090189292A1 (en) Integrated Circuit, Semiconductor Module and Method for Manufacturing a Semiconductor Module
US6812125B1 (en) Substrate for semiconductor packaging
KR19980084770A (ko) 멀티칩 패키지의 에폭시 몰딩 컴파운드 플레이트 제조방법
JPH09129823A (ja) 半導体装置
JP2932995B2 (ja) 半導体装置の製造方法と半導体素子実装用基板保持具
KR19990005192A (ko) 절연테이프를 이용한 반도체 패키지 구조
JP2011228540A (ja) 半導体装置およびその製造方法
JPS6258655B2 (ko)
KR0138213B1 (ko) 볼 그리드 어레이 패키지
KR100845921B1 (ko) 가열되는 동안 열경화성 수지를 포팅할 수 있는 반도체 패키지의 제조를 위한 장치 및 방법
JP2002313994A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120925

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee