JP3729628B2 - エポキシモールディングコンパウンドパッドの製造方法 - Google Patents
エポキシモールディングコンパウンドパッドの製造方法 Download PDFInfo
- Publication number
- JP3729628B2 JP3729628B2 JP34547897A JP34547897A JP3729628B2 JP 3729628 B2 JP3729628 B2 JP 3729628B2 JP 34547897 A JP34547897 A JP 34547897A JP 34547897 A JP34547897 A JP 34547897A JP 3729628 B2 JP3729628 B2 JP 3729628B2
- Authority
- JP
- Japan
- Prior art keywords
- pad
- molding compound
- epoxy molding
- prototype
- emc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229920006336 epoxy molding compound Polymers 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 238000000034 method Methods 0.000 claims description 19
- 239000004593 Epoxy Substances 0.000 claims description 7
- 238000000465 moulding Methods 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- 238000001816 cooling Methods 0.000 claims description 4
- 239000000470 constituent Substances 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 238000009958 sewing Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 description 27
- 239000000853 adhesive Substances 0.000 description 22
- 230000001070 adhesive effect Effects 0.000 description 22
- 239000000919 ceramic Substances 0.000 description 9
- 239000011324 bead Substances 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- 229920006332 epoxy adhesive Polymers 0.000 description 4
- 238000009966 trimming Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
- H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73257—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
- H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
【発明の属する技術分野】
本発明は、半導体パッケージ(Package)構造に係り、より詳細にはMOSFETと制御ICが一つで統合された半導体パッケージで制御ICをEMC(Epoxy Molding Compound)パッド(Pad)を介在してリードフレーム(Lead Frame)に付着した半導体パッケージ構造とエポキシモールディングコンパウンドパッドを製造する方法に関するものである。
【0002】
【従来の技術】
電子製品の軽量薄形化によって半導体の部品数を減少させた高密度の実装パッケージの開発が進行されている。SMPS(Switched Mode Power Supply)もその中で一つの方法として、動作時の電力量と発熱量が多い半導体素子、即ち、パワートランジスタ(Power Transistor)で使用されるMOSFETとこれを制御するためのICを一つのパッケージに統合させて密封する。
【0003】
これのためには、スイッチング素子(MOSFET)と制御ICがパッケージ内のワイヤボンディング(Wire Bonding)でコミュニケーション(Communication)されて、周辺部品の機能を制御ICに挿入するように設計を補完して、スイッチング素子と制御ICが一つのパッケージ内に搭載されるようにパッケージを開発する必要がある。
【0004】
特にパッケージ開発において、制御ICはスイッチング素子であるMOSFETのドレイン(Drain)との短絡を防止するため絶縁接着剤を使用しなければならない。
従来このような絶縁性接着剤の絶縁耐圧を向上させるため多様な方法が提案されてきた。
【0005】
図4,5,6は、各々、本願発明者により出願された従来の半導体パッケージの実施例を示す断面図である。
図4を参照すると、まず、ウェハ(Wafer)状態でウェハの後面に、窒化膜(SixNy: 図示せず)、例えば、Si3N4を2〜5ミクロン程度の厚さで塗布する。通常1回塗布時ごと1ミクロン程度の厚さを持つから、所望する厚さになるように塗布回数を加減する。
【0006】
次に、前記ウェハを個別制御IC1で切断した後、ダイパッド(Die Pad)5上にMOSFET2をソルダ(Solder)接着剤4で付着して制御IC1を絶縁エポキシ接着剤3を利用して付着した状態で、MOSFET2と制御IC1との間と、MOSFET2とインナリード(Inner Lead)との間及び制御IC1とインナリードとの間に金属ワイヤでワイヤボンディングした後、モールディング及びトリミング(Trimming)工程を経てパッケージを完成する。
【0007】
図5を参照すると、リードフレームのダイパッド5上にはMOSFET2またはバイポーラ(Bipolar: TR)等のような電力素子と制御IC1が位置される。この時、電力素子がMOSFET2の場合、後面自体をドレインとして使用するから、導電性のソルダ接着剤4によりダイパッド5に付着されて、反面、制御IC1はダイパッド5と電気的に分離される必要があるから絶縁性エポキシ接着剤3によりダイパッド5に付着される。
【0008】
また、制御IC1をダイパッド5に付着する接着剤は、固形の絶縁性ビード
(Bead)9が添加されて、固形の絶縁性ビード9によりエポキシ接着剤3の厚さが精密に調節されるから必要とする絶縁耐圧を持つ厚さで調節可能である。
図6の実施の形態は、セラミックパッド(Ceramic Pad)を利用した半導体パッケージで、制御IC1をダイパッド5に付着する前にセラミックパッド6をセラミックパッド用接着剤7を利用してダイパッド5に付着する。この時、セラミックパッド6は、A1203のようなセラミック物質になった薄板で製作される。
前記セラミックパッド6を利用して制御IC1を、ダイパッド5と絶縁させることにより充分な絶縁耐圧が確保できる。
【0009】
【発明が解決しようとする課題】
しかし, 図4の実施形態のようにウェハ後面に絶縁物質を塗布する構成では、塗布膜を厚く形成できず、チップをソーイングする場合、チップの側面に絶縁物質が付着されて絶縁耐圧が脆弱になる問題点があった。
また、図5のような構成では、ビードの材料として高温で高い絶縁耐圧を持
つ物質を製造するかボイドがない球形ビードの製作が困難であり、ビードを接
着剤に混合して提供する場合半導体製造業体ではビードが検査できないという問題点があった。
【0010】
また、図6のような構成では、セラミックパッドの製造原価が高価であり、厚さが薄いから外部衝撃により破損しやすい問題点があった。
したがって、本発明の目的は、充分な絶縁耐圧が保持でき、既存の生産設備をそのまま利用して製造することにより低い製造費用で生産できる半導体パッケージ構造を提供することにある。
本発明の他の目的は、EMCパッドを利用して前記のような構造の半導体パッケージを製造する方法を提供することにある。
【0011】
【課題を解決するための手段】
前記の目的を達成するための本発明による特徴によると, ダイパッド上に導電性接着剤を介在して付着された少なくとも一つ以上の第1半導体チップと、ダイパッド上に第1絶縁性接着剤を介在して付着された少なくとも一つ以上のエポキシモールディングコンパウンドパッドと、エポキシモールディングコンパウンドパッド上に第2絶縁性接着剤を介在して付着された第2半導体チップとを含む半導体パッケージ構造が開示される。
【0012】
好ましくは、第1半導体チップはMOSFETであり、第1及び第2絶縁性接着剤はエポキシを含み、エポキシモールディングコンパウンドパッドの大きさは第2半導体チップより大きい。より好ましくは、エポキシモールディングコンパウンドパッドの大きさは第2半導体チップより四方に1mm程度さらに大きく形成される。
【0013】
本発明の他の特徴によると、所定量のエポキシモールディングコンパウンドタブレットをプリベーク(PreーBake)する段階と、ダイを利用してタブレットを加圧して所定厚さのエポキシモールディングコンパウンドパッド原型を成形する段階と、エポキシモールディングコンパウンドパッド原型を冷却させる段階と、エポキシモールディングコンパウンドパッド原型の厚さと内部にボイドが生成されたかを検査する段階と、構成材料間の完全反応が行われるようにエポキシモールディングコンパウンドパッド原型を硬化させる段階と、エポキシモールディングコンパウンドパッド原型を所定大きさでソーイングする段階とを含むエポキシモールディングコンパウンドパッドの製造方法が開示される。
【0014】
好ましくは、タブレットの成形条件は170℃の温度で1分間行われて、成形段階を4〜5回進行する時ごとにダイ表面にワックス(Wax)が塗布される。
また、冷却はエポキシモールディングコンパウンドパッド原型の上下部を加圧しながら行われることが好ましい。
好ましくは、ソーイング段階の前にエポキシモールディングコンパウンドパッド原型の裏面にエキスパンディングテープを付着する段階がさらに包含されて、より好ましくは、硬化は170℃前後で3時間にわたって進行される。
【0015】
一方、エポキシモールディングコンパウンドパッド原型は、制御ICの大きさより大きくソーイングされて、直径が100mm、 厚さが0.3mmである前記エポキシモールディングコンパウンドパッド原型を製造する場合、前記所定量のタブレットの重さは、3.2〜3.8gであることが好ましい。
【0016】
【発明の実施の形態】
以下、 添附図面を参照して本発明による好ましい一実施の形態について詳細に説明する。
図1は、本発明による半導体パッケージを示す断面図である。
図示されるように、 リードフレームのダイパッド5上の一側にはMOSFETまたはバイポーラトランジスタ等のような電力素子が実装させて、他方側にはEMCパッド6’を介在して制御IC1が実装される。
【0017】
これを具体的に説明すると、MOSFET2は、導電性ソルダ接着剤4によりダイパッド5上の一側に付着されて、EMC樹脂をモールディングして、薄い、例えば、0.3mm程度で製作されたEMCパッド6’かEMCパッド用接着剤7’を用いてダイパッド5上の他側に付着されている。この時、EMCパッド6’の大きさは制御IC1より多少大きく、EMCパッド用接着剤7’は通常エポキシまたはポリイミド系の絶縁性接着剤である。また、制御IC1は、エポキシ絶縁性接着剤3を介在してEMCパッド6上に付着される。以後、MOSFET2と制御IC1は、ワイヤ10でボンディングされてモールディング及びトリミング工程を経て半導体パッケージが完成される。
【0018】
図2(a)は、本発明による半導体パッケージを製造する方法を示すフローチャート、図2(b)は、本発明による半導体パッケージを製造するため使用されるEMCパッドを製造する方法を示すフローチャート、図3は本発明によるエポキシモールディングコンパウンドプレートを製作するための装置を示す構造図である。
図2(a)を参照すると、リードフレームのダイパッド5上の一側に電力素子、例えば、MOSFET2を導電性のソルダ接着剤4を利用して付着して(S10)、ダイパッド5上の他側にEMCパッド6’を絶縁性接着剤7’、例えば、エポキシまたはポリイミード係の接着剤を利用して付着する(S20)。この時、EMCパッド6’は他の工程を通して製造された状態で既存のダイボンダー(Die Bonder)を利用してダイパッド5上に移送して付着する。EMCパッド6’を製造する方法については後述する。
【0019】
次に、制御IC1をエポキシ絶縁性接着剤3を介在してEMCパッド6’上に付着した後(S30)、MOSFET2と制御IC1をワイヤ10を利用してボンディングして(S40)、全体をエポキシ樹脂でモールディングして(S50)、トリミングして(S60)半導体パッケージを完成する。
以下、図2(b)及び図3を参照して本発明の半導体パッケージを製造するため使用されるEMCパッドを製造する方法について説明する。
まず、所望する厚さ及び直径のEMCパッド原型を製作するため前記厚さ及び直径を考慮した所定量のタブレット(Tablet)を電子レンジ等を利用して約1分程度プリベークする(S120)。この時、タブレットの重量は、例えば、直径100mm、厚さ0.3mmで、EMCパッド原型を製造する場合には約3.2〜3.8gが適切である。
【0020】
また、好ましくは、タブレットはダイアタッチ(Die Attach)時にピックアップ(Pick Up)を容易にするため白色着色剤が使用できる。
次に、タブレットを金型の下部ダイ12上に位置させて上部ダイ11を加圧して所定の形状で、例えば、本発明の実施の形態によるとウェハと同一な形状で成形する(S122)。
【0021】
図3に図示されるように、ヒーター(Heater)14が内蔵された下部ダイ12の中央には、可動ダイ19がスプリング(Spring)16により支持されて、平時には可動ダイ19の表面と下部ダイ12の表面が一致して、タブレットを位置させて加圧すると可動ダイ19が下部に押されて可動ダイ19の表面と下部ダイ12の側面とでなるタブレット挿入用溝15が形成されてタブレットは前記溝に挿入される。また、加圧を解除するとスプリング16により可動ダイ19が上部に移動してEMCパッド原型が下部ダイ12の外側に引出される。未説明符号17,18は、各々、上部ダイ及び下部ダイ固定用ベース(Base)、符号20は支持台を、符号13は上部ダイ内に内蔵されたヒーターを示す。この時、成形条件は170℃の温度で1分程度にわたって行われる。上下部ダイ11・12を頻繁に開閉するとEMCパッド6’がダイに付着される現象が発生するから、4〜5回の作業後にはダイ表面にワックスを塗布することが好ましい。
【0022】
次に、EMCパッド原型を冷却させる(S124)。この時、EMCパッド原型が冷却されながら曲げる(Warpage)ことを防止するためEMCパッド原型の上下部を加圧しながら冷却する。
次に、形成されたEMCパッド原型の厚さが均一であるか、または、EMCパッド原型内にボイドが生成されたかを検査する(S126)。好ましくは、製作するEMCパッド原型の厚さは0.3mm、直径は100mm程度である。
【0023】
次に、EMCパッド原型をEMCの構成材料間の完全反応が行われるように170℃前後の温度で3時間程度硬化させる(S128)。
次に、EMCパッド原型の裏面にウェハのような形状のエキスパンディングテープ(Expanding Tape)を付着した後、EMCパッド原型を所定大きさでソーイングする(S130)。この時、ソーイングされるEMCパッドは制御ICの大きさより多少大きくする。
【0024】
このように製作されたEMCパッド6’に対して信頼性検査を実施した結果、HTRB(High Temp. Reverse Bias)テストで、パッケージに800Vの電圧を印加して125℃温度で500時間放置した場合でも、絶縁破壊は全く発生しなかった。
以上のように製作されたEMCパッド6’は、前記パッケージを組立する工程中にダイパッド5に移送されて付着される。
【0025】
【発明の効果】
以上のように本発明によると, 半導体パッケージのダイパッド上にEMCパッドを介在して制御ICを付着することにより、薄くても充分な絶縁耐圧が保蔵でき、破損されない利点がある。また、従来と同じ既存の生産設備をそのまま利用して製造することにより製造費用が低減される効果がある。
【図面の簡単な説明】
【図1】 本発明の一実施の形態として示した半導体パッケージを示す断面図である。
【図2】 図2は、本発明の一実施の形態として示した半導体パッケージを製造するための手順を示すフローチャートとエポキシモールディングコンパウンドパッドを製作するための手順を示すフローチャートとを示すものである。
【図3】 本発明のエポキシモールディングコンパウンドプレートを製作するための装置を示す構造図である。
【図4】 従来の半導体パッケージを示す断面図である。
【図5】 従来の半導体パッケージの他の例を示す断面図である。
【図6】 従来の半導体パッケージの他の例を示す断面図である。
【符号の説明】
1 制御IC
2 MOSFET
3 絶縁性エポキシ接着剤
4 導電性ソルダ接着剤
5 ダイパッド
6 セラミックパッド
6’EMCパッド
7 セラミックパッド用接着剤
7’EMCパッド用接着剤
9 絶縁性ビード
10 ワイヤ
11 上部ダイ
12 下部ダイ
14 ヒーター
15 タブレット挿入用溝
16 スプリング
19 可動ダイ
Claims (10)
- 所定量のエポキシモールディングコンパウンドタブレットをプリベークする段階と、
ダイを利用して前記タブレットを加圧して所定厚さのエポキシモールディングコンパウンドパッド原型を成形する段階と、
前記エポキシモールディングコンパウンドパッド原型を冷却させる段階と、
前記エポキシモールディングコンパウンドパッド原型の厚さと内部にボイドが生成されたかを検査する段階と、
構成材料間の完全反応が行われるように前記エポキシモールディングコンパウンドパッド原型を硬化させる段階と、
前記エポキシモールディングコンパウンドパッド原型を所定大きさでソーイングする段階とを含むことを特徴とするエポキシモールディングコンパウンドパッドの製造方法。 - 前記プリベークは, 1分間進行されることを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
- 前記成形段階は、170℃の温度で1分間進行されることを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
- 前記成形段階は、4〜5回進行する時ごと前記ダイ表面にワックスを塗布することを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
- 前記冷却は、エポキシモールディングコンパウンドパッド原型の上下部を加圧しながら行われることを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
- 前記硬化段階は, 170℃の温度で3時間にわたって進行されることを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
- 前記ソーイング段階の前に前記エポキシモールディングコンパウンドパッド原型の裏面にエキスパンディングテープを付着する段階をさらに含むことを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
- 前記エポキシモールディングコンパウンドパッド原型は、制御ICの大きさより大きくソーイングされることを特徴とする請求項7記載のエポキシモールディングコンパウンドパッドの製造方法。
- 前記エポキシモールディングコンパウンドパッド原型の厚さは0.3mmであり、直径は100mmであることを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
- 重さ3.2〜3.8gの前記所定量のタブレットを用いて、直径が100mm , 厚さが0.3mmである前記エポキシモールディングコンパウンドパッド原型を製造することを特徴とする請求項1記載のエポキシモールディングコンパウンドパッドの製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR199724800 | 1997-06-10 | ||
KR1019970024800A KR100239750B1 (ko) | 1997-06-16 | 1997-06-16 | 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1117105A JPH1117105A (ja) | 1999-01-22 |
JP3729628B2 true JP3729628B2 (ja) | 2005-12-21 |
Family
ID=19509640
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34547897A Expired - Fee Related JP3729628B2 (ja) | 1997-06-16 | 1997-12-15 | エポキシモールディングコンパウンドパッドの製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6025651A (ja) |
JP (1) | JP3729628B2 (ja) |
KR (1) | KR100239750B1 (ja) |
TW (1) | TW469606B (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6169331B1 (en) | 1998-08-28 | 2001-01-02 | Micron Technology, Inc. | Apparatus for electrically coupling bond pads of a microelectronic device |
US6437446B1 (en) * | 2000-03-16 | 2002-08-20 | Oki Electric Industry Co., Ltd. | Semiconductor device having first and second chips |
KR100400028B1 (ko) * | 2001-05-10 | 2003-09-29 | 페어차일드코리아반도체 주식회사 | 칩-온-칩 구조의 전력용 반도체소자 |
US6765806B1 (en) * | 2001-06-12 | 2004-07-20 | Lsi Logic Corporation | Composition with EMC shielding characteristics |
US20040232982A1 (en) * | 2002-07-19 | 2004-11-25 | Ikuroh Ichitsubo | RF front-end module for wireless communication devices |
US7493094B2 (en) * | 2005-01-19 | 2009-02-17 | Micro Mobio Corporation | Multi-mode power amplifier module for wireless communication devices |
US6774718B2 (en) * | 2002-07-19 | 2004-08-10 | Micro Mobio Inc. | Power amplifier module for wireless communication devices |
US7071783B2 (en) * | 2002-07-19 | 2006-07-04 | Micro Mobio Corporation | Temperature-compensated power sensing circuit for power amplifiers |
DE10313868B4 (de) * | 2003-03-21 | 2009-11-19 | Siemens Ag | Katheter zur magnetischen Navigation |
US20050205986A1 (en) * | 2004-03-18 | 2005-09-22 | Ikuroh Ichitsubo | Module with integrated active substrate and passive substrate |
US20100253435A1 (en) * | 2004-03-18 | 2010-10-07 | Ikuroh Ichitsubo | Rf power amplifier circuit utilizing bondwires in impedance matching |
CN100346460C (zh) * | 2004-03-19 | 2007-10-31 | 洲磊科技股份有限公司 | 形成晶粒封装保护层的方法 |
US7254371B2 (en) | 2004-08-16 | 2007-08-07 | Micro-Mobio, Inc. | Multi-port multi-band RF switch |
US7262677B2 (en) * | 2004-10-25 | 2007-08-28 | Micro-Mobio, Inc. | Frequency filtering circuit for wireless communication devices |
US7221225B2 (en) | 2004-12-03 | 2007-05-22 | Micro-Mobio | Dual band power amplifier module for wireless communication devices |
US7769355B2 (en) * | 2005-01-19 | 2010-08-03 | Micro Mobio Corporation | System-in-package wireless communication device comprising prepackaged power amplifier |
US7084702B1 (en) * | 2005-01-19 | 2006-08-01 | Micro Mobio Corp. | Multi-band power amplifier module for wireless communication devices |
US7548111B2 (en) * | 2005-01-19 | 2009-06-16 | Micro Mobio Corporation | Miniature dual band power amplifier with reserved pins |
US7580687B2 (en) * | 2005-01-19 | 2009-08-25 | Micro Mobio Corporation | System-in-package wireless communication device comprising prepackaged power amplifier |
US20070063982A1 (en) * | 2005-09-19 | 2007-03-22 | Tran Bao Q | Integrated rendering of sound and image on a display |
US7477204B2 (en) * | 2005-12-30 | 2009-01-13 | Micro-Mobio, Inc. | Printed circuit board based smart antenna |
US7477108B2 (en) * | 2006-07-14 | 2009-01-13 | Micro Mobio, Inc. | Thermally distributed integrated power amplifier module |
KR101221807B1 (ko) * | 2006-12-29 | 2013-01-14 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 |
US11036262B1 (en) | 2008-01-14 | 2021-06-15 | Micro Mobio Corporation | Radio frequency power amplifier with adjacent channel leakage correction circuit |
US7741904B2 (en) * | 2008-01-14 | 2010-06-22 | Micro Mobio Corporation | Efficient integrated linear amplifier module |
US9088258B2 (en) * | 2008-01-14 | 2015-07-21 | Micro Mobio Corporation | RF power amplifier with linearity control |
US20090257208A1 (en) * | 2008-04-10 | 2009-10-15 | Zlatko Filipovic | Compact packaging for power amplifier module |
US8253496B2 (en) * | 2008-10-31 | 2012-08-28 | Micro Mobio Corporation | Linear RF power amplifier with frequency-selectable impedance matching |
US7808312B2 (en) * | 2008-10-31 | 2010-10-05 | Micro Mobio Corporation | Broadband RF linear amplifier |
US8219145B2 (en) * | 2009-09-03 | 2012-07-10 | Micro Mobio Corporation | Universal radio card for wireless devices |
US8189713B2 (en) * | 2010-01-18 | 2012-05-29 | Micro Mobio Corporation | Matrix power amplifiers for high speed wireless applications |
US10938360B1 (en) | 2011-10-26 | 2021-03-02 | Micro Mobio Corporation | Multimode multiband wireless device with broadband power amplifier |
JP6227226B2 (ja) * | 2012-05-11 | 2017-11-08 | 株式会社デンソー | 半導体装置 |
JP6291792B2 (ja) * | 2013-10-30 | 2018-03-14 | 富士電機株式会社 | 半導体装置およびその製造方法 |
MY176347A (en) * | 2015-05-14 | 2020-07-29 | Chee Yang Ng | A lead frame for selective soldering |
US11515617B1 (en) | 2019-04-03 | 2022-11-29 | Micro Mobio Corporation | Radio frequency active antenna system in a package |
JPWO2022220013A1 (ja) * | 2021-04-16 | 2022-10-20 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0832406A (ja) * | 1994-05-12 | 1996-02-02 | Hitachi Ltd | 電圧制御フィルタ回路及び信号処理用半導体集積回路装置並びにそれを用いた信号読み取りシステム |
JP3297254B2 (ja) * | 1995-07-05 | 2002-07-02 | 株式会社東芝 | 半導体パッケージおよびその製造方法 |
US5790377A (en) * | 1996-09-12 | 1998-08-04 | Packard Hughes Interconnect Company | Integral copper column with solder bump flip chip |
-
1997
- 1997-06-16 KR KR1019970024800A patent/KR100239750B1/ko not_active IP Right Cessation
- 1997-12-15 JP JP34547897A patent/JP3729628B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-07 TW TW87105206A patent/TW469606B/zh not_active IP Right Cessation
- 1998-06-05 US US09/090,861 patent/US6025651A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100239750B1 (ko) | 2000-01-15 |
JPH1117105A (ja) | 1999-01-22 |
US6025651A (en) | 2000-02-15 |
TW469606B (en) | 2001-12-21 |
KR19990001456A (ko) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3729628B2 (ja) | エポキシモールディングコンパウンドパッドの製造方法 | |
US7371618B2 (en) | Method of manufacturing wafer-level chip-size package and molding apparatus used in the method | |
JPH10275880A (ja) | チップサイズパッケージ半導体 | |
JP2008060585A (ja) | 半導体チップの順応性インターフェースを形成する方法 | |
JP2001326236A (ja) | 半導体装置の製造方法 | |
KR20010082698A (ko) | 범프 부품 실장체의 제조방법 및 그 제조장치 | |
JP2001308220A (ja) | 半導体パッケージ及びその製造方法 | |
JP3326382B2 (ja) | 半導体装置の製造方法 | |
JP2001203227A (ja) | 樹脂封止方法及び樹脂封止装置 | |
JP2001308146A (ja) | チップキャリアに半導体チップを取り付けるための装置 | |
JPH0964244A (ja) | 半導体装置およびその製造方法 | |
TW565898B (en) | Method for producing a package for semiconductor chips | |
JP3149631B2 (ja) | 半導体装置及びその実装装置及びその実装方法 | |
JP3022910B2 (ja) | 半導体装置の製造方法 | |
US6716671B2 (en) | Methods of making microelectronic assemblies using compressed resilient layer | |
US20040157359A1 (en) | Method for planarizing bumped die | |
JPH10125705A (ja) | 半導体装置の製造方法及び半導体装置 | |
JP2932995B2 (ja) | 半導体装置の製造方法と半導体素子実装用基板保持具 | |
JP3357301B2 (ja) | 半導体パッケージ、その製造方法及び搬送フレーム | |
JP3393708B2 (ja) | 半導体パッケージの製造方法 | |
JP3287233B2 (ja) | 半導体装置の製造方法 | |
JPH10209194A (ja) | 半導体装置、その製造方法およびそれに用いる樹脂モールド工程装置 | |
JP2001007488A (ja) | 半導体装置の実装構造及びその実装方法 | |
JPH11224883A (ja) | 樹脂封止半導体装置の製造方法および樹脂封止半導体装置 | |
KR19980084770A (ko) | 멀티칩 패키지의 에폭시 몰딩 컴파운드 플레이트 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041224 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050111 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050411 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050708 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050913 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051004 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091014 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101014 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111014 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121014 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131014 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |